JPH10209858A - チャージポンプ回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 応答特性のよいＰＬＬ動作をするチャージポ
ンプ回路を提供する。 【解決手段】 一方の電源ＶDDと出力端子Ｄｏとの間に
位置する第１のスイッチ素子Ｐ１と、他方の電源ＧNDと
前記出力端子Ｄｏとの間に位置する第２のスイッチ素子
Ｎ１とを有し、２つの入力信号ｆｐ，ｆｒによって、出
力端子Ｄｏにおける電流の流入、流出を制御してなるチ
ャージポンプ回路において、前記第１のスイッチ素子Ｐ
１を含んでなる第１のカレントミラー回路２と、定電流
を発生させる第１の定電流部３と、前記第２のスイッチ
素子Ｎ１を含んでなる第２のカレントミラー回路４と、
電流を制御する第３のカレントミラー回路５と、定電流
を取り込むと共に、他方の入力信号ｆｒにより制御さ
れ、前記第３のカレントミラー回路５に流すための定電
流を発生させる第２の定電流部６とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話等に用い
られるＰＬＬ（フェーズ・ロックド・ループ）周波数シ
ンセサイザを構成するチャージポンプ回路に関する。Ｐ
ＬＬ周波数シンセサイザにおけるチャージポンプ回路
は、比較周波数を基準周波数に同期させるための重要な
信号を出力するものであるため、安定した電圧−電流特
性を得ることで、入力信号に対して応答性の良いＰＬＬ
動作を可能にすることが求められている。

【０００２】

【従来の技術】図６は、ＰＬＬ周波数シンセサイザの基
本構成を示すブロック図である。周波数シンセサイザ
は、図６に示すように比較周波数ｆｐを入力するプリス
ケーラ回路２１、基準周波数ｆｒとプリスケーラ回路２
１からの信号を入力する分周器２２、位相比較器２３、
チャージポンプ回路２４、ローパスフィルタ（ＬＰＦ）
２５、電圧制御発振器（ＶＣＯ）２６とを備えている。

【０００３】上記プリスケーラ回路２１は、比較周波数
ｆｐを所定単位の周波数まで高速に分周するものであ
り、分周器２２は、基準信号ｆｒとプリスケーラ回路２
１からの信号を分周するものである。また、位相比較器
２３は、分周器２２にて分周された各信号の位相を比較
し、その位相差に応じた信号を出力するものであり、チ
ャージポンプ回路２４は、位相比較器２３より出力され
た２値論理「Ｈ」「Ｌ」の位相差信号を３値論理「Ｈ」
「Ｚ」「Ｌ」に変換し、位相差に比例した電流を流入或
いは流出させるための回路である。

【０００４】更に、ＬＰＦ２５は、位相出力の高周波成
分を除去し、直流成分のみをＶＣＯ２６に伝えるもので
あり、ＶＣＯ２６は、制御電圧によって発振周波数を変
えるための回路である。本発明は、このようなＰＬＬ周
波数シンセサイザにおけるチャージポンプ回路を対象と
するものであり、その基本構成を図７に示す。

【０００５】図７に示すチャージポンプ回路２４は、Ｍ
ＯＳトランジスタを用いる最も代表的な構成のものであ
り、位相差に応じて位相比較器２３（図６参照）より出
力される信号ｆｐ，ｆｒを入力するＰＭＯＳトランジス
タＰ２１，ＮＭＯＳトランジスタＮ２１を備えている。
動作原理としては、基準信号ｆｒと比較信号ｆｐの立ち
上がりを検出し、その位相差に比例したパルスを出力す
るものである。

【０００６】即ち、比較信号ｆｐが遅れている時（ｆｒ
＞ｆｐ）には、ＰＭＯＳトランジスタＰ２１がオン状態
となり、ＶＣＯ２６（図６参照）の制御電圧を上昇させ
る。また、比較信号ｆｐが進んでいる時（ｆｒ＜ｆｐ）
には、ＮＭＯＳトランジスタＮ２１がオン状態となり、
ＶＣＯ２６の制御電圧を下降させるように動作する。こ
のようなチャージポンプ回路２４における電圧−電流特
性を図８に示す。

【０００７】図８（ａ）は、ＰＭＯＳトランジスタＰ２
１のオン状態におけるＶOH−ＩOH特性、図８（ｂ）は、
ＮＭＯＳトランジタＮ２１のオン状態におけるＶOL−Ｉ
OL特性であり、Ａ，Ｂ，Ｃは、電源電圧ＶDDを、２．７
Ｖ，３．０Ｖ，５．５Ｖと変化させた場合の特性をそれ
ぞれ示している。ＶＣＯ２６（図６参照）の動作電圧
は、図８（ａ）（ｂ）に点線にてその範囲を示すよう
に、０．５Ｖ〜２．５Ｖ程度であるが、チャージポンプ
回路２４においては、この範囲内で電流変化が大きいこ
とがわかる。

【０００８】例えば、図８（ａ）の電源ＶDD＝３．０Ｖ
の特性Ｂでは、電圧ＶOH＝０．５Ｖ〜２．５Ｖの範囲に
おいて、電流ＩOH＝−１２．５ｍＡ〜−５．０ｍＡと変
動が大きい。また、ＭＯＳトランジスタのオンオフ動作
のしきい値となるＶDD／２付近における電流が電源電圧
ＶDDの違いにより大きく異なっている。即ち、図８
（ａ）のＡ，Ｂ，ＣのＶDD／２の電流値を見ると、−
８．８ｍＡ，−１１．２ｍＡ，−３４．８ｍＡとその電
流差が大きくなっている。

【０００９】以上の特性を有することにより、チャージ
ポンプ回路２４に入力される信号の位相差に対して、流
れる電流がばらつくことになるため、結果的にＰＬＬ周
波数シンセサイザにおける同期時間が長くなる。具体的
な説明は省略するが、図８（ｂ）に示すＶOL−ＩOL特性
でも同様のことが言える。

【００１０】以上説明したチャージポンプ回路２４の特
性は、回路を構成するＭＯＳトランジスタＰ２１，Ｎ２
１自体の特性に依存するものであるため、本回路構成で
は特性を変えることはできない。そこで、ＭＯＳトラン
ジスタ自体の特性に依存することのない定電流構成のチ
ャージポンプ回路が考えられている。

【００１１】従来の定電流構成のチャージポンプ回路を
図９に示す。このチャージポンプ回路は、ＰＭＯＳトラ
ンジスタＰ２１、ＮＭＯＳトランジスタＮ２１がそれぞ
れゲート同士が接続されることでカレントミラーとされ
るＰＭＯＳトランジスタＰ２２、ＮＭＯＳトランジスタ
Ｎ２２を備えると共に、抵抗Ｒ２１，Ｒ２２を介して基
準信号ｆｐ、比較信号ｆｒが入力されるＮＭＯＳトラン
ジスタＮ２３とＰＭＯＳトランジスタＰ２３とを有して
いる。

【００１２】このような構成によれば、ＰＭＯＳトラン
ジスタＰ２１がオンした時に電源電圧ＶDDから出力端子
に流れる電流、及びＮＭＯＳトランジスタＮ２１がオン
した時に出力端子側より接地電源へ流れる電流をそれぞ
れカレントミラー部の定電流によって制御することがで
きる。そのため、図７のチャージポンプ回路２４のよう
に出力部におけるＭＯＳトランジスタ自体の特性のみに
依存されることはない。

【００１３】

【発明が解決しようとする課題】上述したように、図９
に示す定電流型のチャージポンプ回路によれば、カレン
トミラー部に流れる定電流により、出力部分の電流を制
御できることから、図８に示すようなＭＯＳトランジス
タそのものの特性となることはなく、安定した定電流を
得ることができれば、その特性は良好となる。

【００１４】しかしながら、定電流は抵抗Ｒ２１，Ｒ２
２及びＮＭＯＳトランジスタＮ２３とＰＭＯＳトランジ
スタＰ２３のオン抵抗により、決定されることとなるた
め、電源電圧ＶDDによりＮＭＯＳトランジスタＮ２３と
ＰＭＯＳトランジスタＰ２３の抵抗が変動するすること
があれば、結果的に出力電流は、電源電圧ＶDDに対する
依存性が大きく、安定した電圧−電流特性を得ることは
できない。

【００１５】本発明は、上記課題を解決して、安定した
電圧−電流特性を得ることで、応答性の良いＰＬＬ動作
を可能にするチャージポンプ回路を提供することを目的
としている。

【００１６】

【課題を解決するための手段】上記課題を解決するため
の本発明は、一方の電源ＶDDと出力端子Ｄｏとの間に位
置する第１のスイッチ素子Ｐ１と、他方の電源ＧNDと前
記出力端子Ｄｏとの間に位置する第２のスイッチ素子Ｎ
１とを有し、２つの入力信号ｆｐ，ｆｒによって、出力
端子Ｄｏにおける電流の流入、流出を制御してなるチャ
ージポンプ回路において、前記第１のスイッチ素子Ｐ１
を含んでなる第１のカレントミラー回路２と、定電流を
取り込むと共に、一方の入力信号ｆｐにより制御され、
前記第１のカレントミラー回路２に流すための定電流を
発生させる第１の定電流部３と、前記第２のスイッチ素
子Ｎ１を含んでなる第２のカレントミラー回路４と、前
記一方の電源ＶDD側に接続され、前記第２のカレントミ
ラー回路４に流す電流を制御する第３のカレントミラー
回路５と、定電流を取り込むと共に、他方の入力信号ｆ
ｒにより制御され、前記第３のカレントミラー回路５に
流すための定電流を発生させる第２の定電流部６とを備
えてなることを特徴としている。

【００１７】上記本発明のチャージポンプ回路によれ
ば、定電流が供給される定電流部３，６で、カレントミ
ラー回路２，４に流すための定電流を発生させ、この定
電流によって、出力部に対して流入、流出する電流値を
制御しているため、ＭＯＳトランジスタ自体の特性に影
響されることなく、安定した電圧−電流特性を得ること
が可能となり、入力信号に対して応答性の良いＰＬＬ動
作を実現することができる。

【００１８】

【実施の形態】以下、本発明の実施例を図面を参照しな
がら詳細に説明する。図１は、本発明のチャージポンプ
回路の第一実施例を説明するための回路図である。本実
施例のチャージポンプ回路１は、高電位側のカレントミ
ラー回路２と、定電流部３、及び低電位側のカレントミ
ラー回路４、５と、定電流部６、更に各カレントミラー
回路２，４，５のオンオフ制御を行うＭＯＳトランジス
タＰ３，Ｎ３，Ｐ６とから構成されている。

【００１９】上記カレントミラー回路２は、ソース電極
が電源ＶDDにそれぞれ接続され、ゲート電極同士が短絡
状態にされる一対のＰＭＯＳトランジスタＰ１，Ｐ２か
らなり、このゲート電極が、位相比較器（図６参照）よ
り入力される基準信号ｆｐで制御されるＰＭＯＳトラン
ジスタＰ３を介して電源ＶDDに接続されている。また、
定電流部３は、ベース電極に定電流が供給され、コレク
タ電極がＰＭＯＳトランジスタＰ２，Ｐ３のドレイン電
極に接続されるＮＰＮ型バイポーラトランジスタＢ１
と、このトランジスタＢ１のエミッタ電極に接続される
抵抗Ｒ１、及びゲート電極に基準信号ｆｐが入力され、
抵抗Ｒ１と接地電源ＧNDとの間に位置するＮＭＯＳトラ
ンジスタＮ４とから構成されている。

【００２０】一方、低電位側のカレントミラー回路４
は、ソース電極が接地電源ＧNDにそれぞれ接続され、ゲ
ート電極同士が短絡状態にされる一対のＮＭＯＳトラン
ジスタＮ１，Ｎ２からなり、このゲート電極が、位相比
較器（図６参照）より入力される比較信号ｆｒの反転信
号ｆｒバーで制御されるＮＭＯＳトランジスタＮ３を介
して電源ＧNDに接続されている。

【００２１】また、カレントミラー回路５は、ソース電
極が電源ＶDDにそれぞれ接続され、ゲート電極同士が短
絡状態にされる一対のＰＭＯＳトランジスタＰ４，Ｐ５
からなり、このゲート電極が、位相比較器（図６参照）
より入力される比較信号ｆｒで制御されるＰＭＯＳトラ
ンジスタＰ６を介して電源ＶDDに接続されている。更
に、定電流部６は、ベース電極に定電流が供給され、コ
レクタ電極がＰＭＯＳトランジスタＰ５，Ｐ６のドレイ
ン電極に接続されるＮＰＮ型バイポーラトランジスタＢ
２と、このトランジスタＢ２のエミッタ電極に接続され
る抵抗Ｒ２、及びゲート電極に比較信号ｆｒが入力さ
れ、抵抗Ｒ２と接地電極ＧNDとの間に位置するＮＭＯＳ
トランジスタＮ５とから構成されている。

【００２２】このようなチャージポンプ回路１におい
て、例えば高電位側を見ると、定電流源からバイポーラ
トランジスタＢ１のベースに定電流を供給し、ＮＭＯＳ
トランジスタＮ４のオンオフ動作により、定電流部３に
必要な電流を発生させ、これと定倍率の電流をカレント
ミラー回路２により、出力端子Ｄｏに流すようにしてい
る。

【００２３】以上のように、ＮＰＮ型のバイポーラトラ
ンジスタＢ１に定電流を供給して、必要な定電流を発生
させているため、定電流部３には電源電圧に依存しない
安定した電流が流れる。図２は、図１のチャージポンプ
回路１の出力部における電圧−電流特性を電源電圧ＶDD
を振った３パターンＡ，Ｂ，Ｃについて示すもので、図
２（ａ）が高電位側、図２（ｂ）が低電位側の特性であ
る。

【００２４】図２（ａ）に示すように、チャージポンプ
回路の出力信号をＬＰＦを介して入力するＶＣＯの動作
電圧である０．５Ｖ〜２．５Ｖの範囲（点線で規定する
範囲）において、ほぼ安定している。また、ＭＯＳトラ
ンジスタのオンオフ動作のしきい値となるＶDD／２にお
ける電流値も−４．８ｍＡ〜−６．１ｍＡとばらつきは
少ない。

【００２５】低電位側は、高電位電源ＶDDに接続される
カレントミラー回路５が必要となっているが、前述した
高電位側と同様に定電流をＮＰＮ型バイポーラトランジ
スタＢ２に供給して、定電流部に必要な定電流を発生さ
せていることから、同様な効果が得られる。このこと
は、図２（ｂ）に示す特性からも明らかである。この結
果、位相比較器から本チャージポンプ回路１に入力され
る基準信号ｆｐ及び比較信号ｆｒに対応する正確な信号
の出力が可能となり、応答性良く位相を同期させること
ができる。

【００２６】次に、本発明の第二実施例を図３、図４を
参照しながら説明する。図３は、本発明のチャージポン
プ回路の第二実施例を説明するための回路図であり、図
４は、図３のチャージポンプ回路１の出力部における電
圧−電流特性を示す図である。本実施例において、第一
実施例と同一部分には、同一符号を示している。

【００２７】本実施例のチャージポンプ回路７は、高電
位側のカレントミラー回路２と、定電流部８、及び低電
位側のカレントミラー回路４、５と、定電流部９、更に
各カレントミラー回路２，４，５のオンオフ制御を行う
ＭＯＳトランジスタＰ３，Ｎ３，Ｐ６とから構成されて
いる。第一実施例と異なるのは、定電流部８、９の構成
であり、第一実施例より更に良好な電圧−電流特性を得
ることのできる構成としている。

【００２８】即ち、定電流部８について説明すると、バ
イポーラトランジスタＢ１と接地電源ＧNDとの間には、
抵抗Ｒ１のみを設けて、バイポーラトランジスタＢ１の
ベース電極側に、２つのＮＭＯＳトランジスタＮ６、Ｎ
７を設けている。上記ＮＭＯＳトランジスタＮ７は、バ
イポーラトランジスタＢ１と定電流源との間に接続さ
れ、ゲート電極が基準信号ｆｐにより制御されるもので
あり、ＮＭＯＳトランジスタＮ６は、バイポーラトラン
ジスタＢ１と接地電源ＧNDとの間に接続され、ゲート電
極が基準信号ｆｐの反転信号ｆｐバーにより制御される
ものである。

【００２９】このような定電流部８の動作としては、基
準信号ｆｐがローレベルの時に、ＮＭＯＳトランジスタ
Ｎ７がオン、ＮＭＯＳトランジスタＮ６がオフ状態にな
り、バイポーラトランジスタＢ１のベース電極に定電流
が供給される。従って、第一実施例の定電流部３がＮＭ
ＯＳトランジスタＮ４のオン抵抗によって電流値が変動
する可能性があるのに対して、本実施例ではバイポーラ
トランジスタＢ１のコレクタ電極−エミッタ電極間に流
れる電流は、常に安定することになる。

【００３０】このことは、図４の特性図からも理解でき
る。図４（ａ）によれば、ＶＣＯの動作電圧である０．
５Ｖ〜２．５Ｖの範囲（点線で規定する範囲）で安定し
ていると共に、ＭＯＳトランジスタのオンオフ動作のし
きい値となるＶDD／２における電流値も−４．８ｍＡ〜
−５．９ｍＡと、第一実施例よりもばらつきが少ないこ
とがわかる。

【００３１】尚、特性図において、電流値が安定してい
る部分において、僅かに値が変化していること、また電
源電圧ＶDDの違いで差がでていることは、定電流源から
供給される電流値にばらつきが生ずることに起因するも
のである。仮に完全に安定した電流を供給することが可
能であれば、理論的には電流値の変化及びばらつきは発
生しない。

【００３２】一方、定電流部９についても、同様にバイ
ポーラトランジスタＢ２と抵抗Ｒ２、２つのＮＭＯＳト
ランジスタＮ８、Ｎ９とから構成されており、図４
（ｂ）の特性図からもわかるように、前述した定電流部
８と同様な効果を有するものである。次に、本発明の第
三実施例を図５を参照しながら説明する。

【００３３】本実施例は、第二実施例の変形例であり、
同一部分には、同一符号を付している。本実施例のチャ
ージポンプ回路１０は、出力部に流れる電流値の切替え
を行えるようにするものであり、図５に示すように、高
電位電源ＶDD側の定電流部８に対して電流値切替回路１
１が、接地電源ＧND側の定電流部９に対して電流値切替
回路１２がそれぞれ並列に接続されている。

【００３４】これら電流値切替回路１１、１２は、定電
流部８、９と同様な構成であり、図示しない制御信号に
よって制御されるものである。まず、電流値切替回路１
１は、定電流部８のバイポーラトランジスタＢ１とコレ
クタ電極同士が接続されるＮＰＮ型バイポーラトランジ
スタＢ３と、そのエミッタ電極と接地電源ＧNDとの間に
位置する抵抗Ｒ３、及びバイポーラトランジスタＢ３の
ベース電極側に、２つのＮＭＯＳトランジスタＮ１０、
Ｎ１１を備えている。

【００３５】そして、上記ＮＭＯＳトランジスタＮ１１
は、バイポーラトランジスタＢ１と定電流源との間に接
続され、ゲート電極が基準信号ｆｐにより制御されるも
のであり、ＮＭＯＳトランジスタＮ１０は、バイポーラ
トランジスタＢ１と接地電源ＧNDとの間に接続され、ゲ
ート電極が基準信号ｆｐの反転信号ｆｐバーにより制御
されるものである。

【００３６】但し、ＮＭＯＳトランジスタＮ１１のゲー
ト電極への入力信号ｆｐ、及びＮＭＯＳトランジスタＮ
１０のゲート電極への入力信号ｆｐバーは、図示せぬ制
御信号により、その供給と停止を制御されている。即
ち、電流値切替回路１１のＮＭＯＳトランジスタＮ１１
のゲート電極、及びＮＭＯＳトランジスタＮ１０のゲー
ト電極へ入力信号ｆｐ、及び入力信号ｆｐバーを供給状
態にすることで、出力部に流れる電流値を切替ることが
できる。

【００３７】例えば、定電流部８のバイポーラトランジ
スタＢ１と、電流値切替回路１１のバイポーラトランジ
スタＢ３が１ｍＡを流す同一サイズ、且つカレントミラ
ー回路２を構成するＰＭＯＳトランジスタＰ１、Ｐ２が
同一サイズであれば、ＮＭＯＳトランジスタＮ１０、Ｎ
１１への入力信号ｆｐ、ｆｐの供給、停止により、２ｍ
Ａと１ｍＡとの電流値切替えができる。

【００３８】定電流部８と電流値切替回路１１のバイポ
ーラトランジスタＢ１、Ｂ３のサイズ比を変える、また
は電流値切替回路１１におけるバイポーラトランジスタ
Ｂ３の段数を増やすことにより、切換えられる電流値を
変えることができる。また、接地電源ＧND側の電流値切
替回路１２は、定電流部９のバイポーラトランジスタＢ
２とコレクタ電極同士が接続されるＮＰＮ型バイポーラ
トランジスタＢ４と、そのエミッタ電極と接地電源ＧND
との間に位置する抵抗Ｒ４、及びバイポーラトランジス
タＢ４のベース電極側に、２つのＮＭＯＳトランジスタ
Ｎ１２、Ｎ１３を備えている。

【００３９】そして、上記ＮＭＯＳトランジスタＮ１３
は、バイポーラトランジスタＢ４と定電流源との間に接
続され、ゲート電極が基準信号ｆｒにより制御されるも
のであり、ＮＭＯＳトランジスタＮ１２は、バイポーラ
トランジスタＢ４と接地電源ＧNDとの間に接続され、ゲ
ート電極が基準信号ｆｒの反転信号ｆｒバーにより制御
されるものである。

【００４０】前述した電流値切替回路１１と同様、ＮＭ
ＯＳトランジスタＮ１３のゲート電極への入力信号ｆ
ｒ、及びＮＭＯＳトランジスタＮ１２のゲート電極への
入力信号ｆｒバーは、図示せぬ制御信号により、その供
給と停止を制御されている。電流値切替えの動作は、前
述と同様であるため、省略する。尚、特に説明しなかっ
たが、第一実施例においても、電源ＶDD側の定電流部３
の抵抗Ｒ１とＮＭＯＳトランジスタＮ４（図１参照）に
対して、同様の回路を並列接続して、ＮＭＯＳトランジ
スタのゲート電極への入力信号の供給、停止を制御する
ことにより、出力部の電流値を切替えることが可能とな
る。勿論、接地電源ＧND側の定電流部６についても同様
である。

【００４１】

【発明の効果】以上説明した本発明のチャージポンプ回
路によれば、定電流が供給される定電流部で、カレント
ミラー回路に流すための定電流を発生させ、この定電流
によって、出力部に対して流入、流出する電流値を制御
しているため、ＭＯＳトランジスタ自体の特性に影響さ
れることなく、安定した電圧−電流特性を得ることがで
きる。

【００４２】従って、入力信号に対して、応答性良く必
要な出力信号を得ることのできるチャージポンプ回路を
実現することができ、その結果、同期時間の速いＰＬＬ
動作が可能となる。

【図面の簡単な説明】

【図１】本発明の第一実施例を説明するための回路図で
ある。

【図２】本発明の第一実施例における電圧−電流特性図
である。

【図３】本発明の第二実施例を説明するための回路図で
ある。

【図４】本発明の第二実施例における電圧−電流特性図
である。

【図５】本発明の第三実施例を説明するための回路図で
ある。

【図６】ＰＬＬ周波数シンセサイザの基本構成を示すブ
ロック図である。

【図７】チャージポンプ回路の基本構成を示す回路図で
ある。

【図８】基本構成のチャージポンプ回路の電圧−電流特
性図である。

【図９】定電流構成による従来のチャージポンプ回路で
ある。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 一方の電源（ＶDD）と出力端子（Ｄｏ）
   との間に位置する第１のスイッチ素子（Ｐ１）と、他方
   の電源（ＧND）と前記出力端子（Ｄｏ）との間に位置す
   る第２のスイッチ素子（Ｎ１）とを有し、２つの入力信
   号（ｆｐ，ｆｒ）によって、出力端子（Ｄｏ）における
   電流の流入、流出を制御してなるチャージポンプ回路に
   おいて、 前記第１のスイッチ素子（Ｐ１）を含んでなる第１のカ
   レントミラー回路（２）と、 定電流を取り込むと共に、一方の入力信号（ｆｐ）によ
   り制御され、前記第１のカレントミラー回路（２）に流
   すための定電流を発生させる第１の定電流部（３）と、 前記第２のスイッチ素子（Ｎ１）を含んでなる第２のカ
   レントミラー回路（４）と、 前記一方の電源（ＶDD）側に接続され、前記第２のカレ
   ントミラー回路（４）に流す電流を制御する第３のカレ
   ントミラー回路（５）と、 定電流を取り込むと共に、他方の入力信号（ｆｒ）によ
   り制御され、前記第３のカレントミラー回路（５）に流
   すための定電流を発生させる第２の定電流部（６）とを
   備えてなることを特徴とするチャージポンプ回路。
2. 【請求項２】 前記第１〜第３のカレントミラー回路
   （２，４，５）は、それぞれ前記２つの入力信号（ｆ
   ｐ，ｆｒ）に基づいて動作するスイッチ素子（Ｐ３，Ｎ
   ３，Ｐ６）により制御されることを特徴とする請求項１
   記載のチャージポンプ回路。
3. 【請求項３】 前記第１，第２の定電流部（３，６）
   は、それぞれベース電極に入力される外部からの定電流
   によって、コレクタ電極−エミッタ電極間に所定の電流
   を流すＮＰＮ型バイポーラトランジスタ（Ｂ１，Ｂ２）
   を備えてなることを特徴とする請求項１〜２記載のチャ
   ージポンプ回路。
4. 【請求項４】 前記第１のカレントミラー回路（２）
   は、ゲート同士が接続されると共に、ソース電極がそれ
   ぞれ一方の高電位電源（ＶDD）に接続され、定倍率の電
   流を流す一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）と
   からなり、 前記第２のカレントミラー回路（４）は、ゲート同士が
   接続されると共に、ソース電極がそれぞれ低電位電源
   （ＧND）に接続され、定倍率の電流を流す一対のＮＭＯ
   Ｓトランジスタ（Ｎ１，Ｎ２）とからなり、 前記第３のカレントミラー回路（５）は、ゲート同士が
   接続されると共に、ソース電極がそれぞれ高電位電源
   （ＶDD）に接続され、定倍率の電流を流す一対のＰＭＯ
   Ｓトランジスタ（Ｐ４，Ｐ５）とからなることを特徴と
   する請求項１〜３記載のチャージポンプ回路。
5. 【請求項５】 前記第１のカレントミラー回路（２）を
   制御するスイッチ素子は、ゲート電極に一方の入力信号
   （ｆｐ）が入力され、ソース電極が高電位電源（ＶDD）
   に、ドレイン電極が前記一対のＰＭＯＳトランジスタ
   （Ｐ１，Ｐ２）のゲート電極に接続されるＰＭＯＳトラ
   ンジスタ（Ｐ３）であり、 前記第２のカレントミラー回路（４）を制御するスイッ
   チ素子は、ゲート電極に他方の入力信号（ｆｒ）の反転
   信号が入力され、ソース電極が低電位電源（ＧND）に、
   ドレイン電極が前記一対のＮＭＯＳトランジスタ（Ｎ
   １，Ｎ２）のゲート電極に接続されるＮＭＯＳトランジ
   スタ（Ｎ３）であり、 前記第３のカレントミラー回路（５）を制御するスイッ
   チ素子は、ゲート電極に他方の入力信号（ｆｒ）が入力
   され、ソース電極が高電位電源（ＶDD）に、ドレイン電
   極が前記一対のＰＭＯＳトランジスタ（Ｐ４，Ｐ５）の
   ゲート電極に接続されるＰＭＯＳトランジスタ（Ｐ６）
   であることを特徴とする請求項２〜４記載のチャージポ
   ンプ回路。
6. 【請求項６】 前記第１の定電流部（３）を構成するＮ
   ＰＮ型バイポーラトランジスタ（Ｂ１）のエミッタ電極
   は、所定値の抵抗（Ｒ１）と、一方の入力信号（ｆｐ）
   により制御されるＮＭＯＳトランジスタ（Ｎ４）とを介
   して低電位電源（ＧND）に接続されており、 前記第２の定電流部（６）を構成するＮＰＮ型バイポー
   ラトランジスタ（Ｂ２）のエミッタ電極は、所定値の抵
   抗（Ｒ２）と、他方の入力信号（ｆｒ）により制御され
   るＮＭＯＳトランジスタ（Ｎ５）とを介して低電位電源
   （ＧND）に接続されていることを特徴とする請求項３〜
   ５記載のチャージポンプ回路。
7. 【請求項７】 所定値の抵抗と、制御信号により必要に
   応じて前記一方の入力信号（ｆｐ）がゲートに入力され
   るＮＭＯＳトランジスタとの直列回路で構成される電流
   値切換回路が、前記第１の定電流部（３）を構成するＮ
   ＰＮ型バイポーラトランジスタ（Ｂ１）のエミッタ電極
   と低電位電源（ＧND）との間に位置する前記抵抗（Ｒ
   １）とＮＭＯＳトランジスタ（Ｎ４）に対して並列接続
   され、 所定値の抵抗と、制御信号により必要に応じて前記他方
   の入力信号（ｆｒ）がゲートに入力されるＮＭＯＳトラ
   ンジスタとの直列回路で構成される電流値切換回路が、
   前記第２の定電流部（６）を構成するＮＰＮ型バイポー
   ラトランジスタ（Ｂ２）のエミッタ電極と低電位電源
   （ＧND）との間に位置する前記抵抗（Ｒ２）とＮＭＯＳ
   トランジスタ（Ｎ５）に対して並列接続されていること
   を特徴とする請求項６記載のチャージポンプ回路。
8. 【請求項８】 前記第１の定電流部（８）を構成するＮ
   ＰＮ型バイポーラトランジスタ（Ｂ１）と該ＮＰＮ型バ
   イポーラトランジスタ（Ｂ１）のベースに定電流を供給
   する定電流源との間には、一方の入力信号（ｆｐ）によ
   り制御されるＮＭＯＳトランジスタ（Ｎ７）が設けら
   れ、 前記第２の定電流部（９）を構成するＮＰＮ型バイポー
   ラトランジスタ（Ｂ２）と該ＮＰＮ型バイポーラトラン
   ジスタ（Ｂ１）のベースに定電流を供給する定電流源と
   の間には、他方の入力信号（ｆｒ）により制御されるＮ
   ＭＯＳトランジスタ（Ｎ９）が設けられていることを特
   徴とする請求項３〜５記載のチャージポンプ回路。
9. 【請求項９】 前記第１の定電流部（８）を構成するＮ
   ＰＮ型バイポーラトランジスタ（Ｂ１）のエミッタ電極
   と低電位電源（ＧND）との間には、所定値の抵抗（Ｒ
   １）が備えられると共に、一方の入力信号（ｆｐ）の反
   転信号（ｆｐバー）により制御され、前記ＮＰＮ型バイ
   ポーラトランジスタ（Ｂ１）のベース電極を低電位にす
   るＮＭＯＳトランジスタ（Ｎ６）を有し、 前記第２の定電流部（９）を構成するＮＰＮ型バイポー
   ラトランジスタ（Ｂ２）のエミッタ電極と低電位電源
   （ＧND）との間には、所定値の抵抗（Ｒ２）が備えられ
   ると共に、他方の入力信号（ｆｒ）の反転信号（ｆｒバ
   ー）により制御され、前記ＮＰＮ型バイポーラトランジ
   スタ（Ｂ２）のベース電極を低電位にするＮＭＯＳトラ
   ンジスタ（Ｎ８）を有することを特徴とする請求項８記
   載のチャージポンプ回路。
10. 【請求項１０】 ベース電極への定電流供給により所定
    の電流をコレクタ電極−エミッタ電極間に流すＮＰＮ型
    バイポーラトランジスタ（Ｂ３）と、一方の入力信号
    （ｆｐ）により制御されるＮＭＯＳトランジスタ（Ｎ１
    １）とからなる電流値切換回路（１１）が、前記ＮＰＮ
    型バイポーラトランジスタ（Ｂ１）とＮＭＯＳトランジ
    スタ（Ｎ７）とで構成される第１の定電流部（８）に対
    して並列接続され、 ベース電極への定電流供給により所定の電流をコレクタ
    電極−エミッタ電極間に流すＮＰＮ型バイポーラトラン
    ジスタ（Ｂ４）と、他方の入力信号（ｆｐ）により制御
    されるＮＭＯＳトランジスタ（Ｎ１３）とからなる電流
    値切換回路（１２）が、前記ＮＰＮ型バイポーラトラン
    ジスタ（Ｂ２）とＮＭＯＳトランジスタ（Ｎ９）とで構
    成される第２の定電流部（９）に対して並列接続される
    ことを特徴とする請求項８〜９記載のチャージポンプ回
    路。