JP3562189B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP3562189B2 JP3562189B2 JP00575997A JP575997A JP3562189B2 JP 3562189 B2 JP3562189 B2 JP 3562189B2 JP 00575997 A JP00575997 A JP 00575997A JP 575997 A JP575997 A JP 575997A JP 3562189 B2 JP3562189 B2 JP 3562189B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- constant current
- power supply
- mirror circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、携帯電話等に用いられるPLL(フェーズ・ロックド・ループ)周波数シンセサイザを構成するチャージポンプ回路に関する。
PLL周波数シンセサイザにおけるチャージポンプ回路は、比較周波数を基準周波数に同期させるための重要な信号を出力するものであるため、安定した電圧−電流特性を得ることで、入力信号に対して応答性の良いPLL動作を可能にすることが求められている。
【0002】
【従来の技術】
図6は、PLL周波数シンセサイザの基本構成を示すブロック図である。
周波数シンセサイザは、図6に示すように比較周波数fpを入力するプリスケーラ回路21、基準周波数frとプリスケーラ回路21からの信号を入力する分周器22、位相比較器23、チャージポンプ回路24、ローパスフィルタ(LPF)25、電圧制御発振器(VCO)26とを備えている。
【0003】
上記プリスケーラ回路21は、比較周波数fpを所定単位の周波数まで高速に分周するものであり、分周器22は、基準信号frとプリスケーラ回路21からの信号を分周するものである。
また、位相比較器23は、分周器22にて分周された各信号の位相を比較し、その位相差に応じた信号を出力するものであり、チャージポンプ回路24は、位相比較器23より出力された2値論理「H」「L」の位相差信号を3値論理「H」「Z」「L」に変換し、位相差に比例した電流を流入或いは流出させるための回路である。
【0004】
更に、LPF25は、位相出力の高周波成分を除去し、直流成分のみをVCO26に伝えるものであり、VCO26は、制御電圧によって発振周波数を変えるための回路である。
本発明は、このようなPLL周波数シンセサイザにおけるチャージポンプ回路を対象とするものであり、その基本構成を図7に示す。
【0005】
図7に示すチャージポンプ回路24は、MOSトランジスタを用いる最も代表的な構成のものであり、位相差に応じて位相比較器23(図6参照)より出力される信号fp,frを入力するPMOSトランジスタP21,NMOSトランジスタN21を備えている。
動作原理としては、基準信号frと比較信号fpの立ち上がりを検出し、その位相差に比例したパルスを出力するものである。
【0006】
即ち、比較信号fpが遅れている時(fr>fp)には、PMOSトランジスタP21がオン状態となり、VCO26(図6参照)の制御電圧を上昇させる。また、比較信号fpが進んでいる時(fr<fp)には、NMOSトランジスタN21がオン状態となり、VCO26の制御電圧を下降させるように動作する。このようなチャージポンプ回路24における電圧−電流特性を図8に示す。
【0007】
図8(a)は、PMOSトランジスタP21のオン状態におけるVOH−IOH特性、図8(b)は、NMOSトランジタN21のオン状態におけるVOL−IOL特性であり、A,B,Cは、電源電圧VDDを、2.7V,3.0V,5.5Vと変化させた場合の特性をそれぞれ示している。
VCO26(図6参照)の動作電圧は、図8(a)(b)に点線にてその範囲を示すように、0.5V〜2.5V程度であるが、チャージポンプ回路24においては、この範囲内で電流変化が大きいことがわかる。
【0008】
例えば、図8(a)の電源VDD=3.0Vの特性Bでは、電圧VOH=0.5V〜2.5Vの範囲において、電流IOH=−12.5mA〜−5.0mAと変動が大きい。
また、MOSトランジスタのオンオフ動作のしきい値となるVDD/2付近における電流が電源電圧VDDの違いにより大きく異なっている。即ち、図8(a)のA,B,CのVDD/2の電流値を見ると、−8.8mA,−11.2mA,−34.8mAとその電流差が大きくなっている。
【0009】
以上の特性を有することにより、チャージポンプ回路24に入力される信号の位相差に対して、流れる電流がばらつくことになるため、結果的にPLL周波数シンセサイザにおける同期時間が長くなる。
具体的な説明は省略するが、図8(b)に示すVOL−IOL特性でも同様のことが言える。
【0010】
以上説明したチャージポンプ回路24の特性は、回路を構成するMOSトランジスタP21,N21自体の特性に依存するものであるため、本回路構成では特性を変えることはできない。
そこで、MOSトランジスタ自体の特性に依存することのない定電流構成のチャージポンプ回路が考えられている。
【0011】
従来の定電流構成のチャージポンプ回路を図9に示す。
このチャージポンプ回路は、PMOSトランジスタP21、NMOSトランジスタN21がそれぞれゲート同士が接続されることでカレントミラーとされるPMOSトランジスタP22、NMOSトランジスタN22を備えると共に、抵抗R21,R22を介して基準信号fp、比較信号frが入力されるNMOSトランジスタN23とPMOSトランジスタP23とを有している。
【0012】
このような構成によれば、PMOSトランジスタP21がオンした時に電源電圧VDDから出力端子に流れる電流、及びNMOSトランジスタN21がオンした時に出力端子側より接地電源へ流れる電流をそれぞれカレントミラー部の定電流によって制御することができる。
そのため、図7のチャージポンプ回路24のように出力部におけるMOSトランジスタ自体の特性のみに依存されることはない。
【0013】
【発明が解決しようとする課題】
上述したように、図9に示す定電流型のチャージポンプ回路によれば、カレントミラー部に流れる定電流により、出力部分の電流を制御できることから、図8に示すようなMOSトランジスタそのものの特性となることはなく、安定した定電流を得ることができれば、その特性は良好となる。
【0014】
しかしながら、定電流は抵抗R21,R22及びNMOSトランジスタN23とPMOSトランジスタP23のオン抵抗により、決定されることとなるため、電源電圧VDDによりNMOSトランジスタN23とPMOSトランジスタP23の抵抗が変動するすることがあれば、結果的に出力電流は、電源電圧VDDに対する依存性が大きく、安定した電圧−電流特性を得ることはできない。
【0015】
本発明は、上記課題を解決して、安定した電圧−電流特性を得ることで、応答性の良いPLL動作を可能にするチャージポンプ回路を提供することを目的としている。
【0016】
【課題を解決するための手段】
上記課題を解決するための本発明は、2つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、一方の電源と前記出力端子との間に位置する第1のスイッチ素子と、他方の電源と前記出力端子との間に位置する第2のスイッチ素子と、前記第1のスイッチ素子を含んでなる第1のカレントミラー回路と、一方の入力信号により制御され、前記第1のカレントミラー回路に流すための定電流を発生させる第1の定電流部と、前記第2のスイッチ素子を含んでなる第2のカレントミラー回路と、前記一方の電源側に接続され、前記第2のカレントミラー回路に流す電流を制御する第3のカレントミラー回路と、他方の入力信号により制御され、前記第3のカレントミラー回路に流すための定電流を発生させる第2の定電流部とを備え、前記第1のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ一方の高電位電源に接続され、定倍率の電流を流す一対のPMOSトランジスタとからなり、前記第2のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ低電位電源に接続され、定倍率の電流を流す一対のNMOSトランジスタとからなり、前記第3のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ高電位電源に接続され、定倍率の電流を流す一対のPMOSトランジスタとからなり、前記第1のカレントミラー回路を制御するスイッチ素子は、ゲート電極に一方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のPMOSトランジスタのゲート電極に接続されるPMOSトランジスタであり、前記第2のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号の反転信号が入力され、ソース電極が低電位電源に、ドレイン電極が前記一対のNMOSトランジスタのゲート電極に接続されるNMOSトランジスタであり、前記第3のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のPMOSトランジスタのゲート電極に接続されるPMOSトランジスタであることを特徴としている。
【0017】
上記本発明のチャージポンプ回路によれば、定電流が供給される定電流部3,6で、カレントミラー回路2,4に流すための定電流を発生させ、この定電流によって、出力部に対して流入、流出する電流値を制御しているため、MOSトランジスタ自体の特性に影響されることなく、安定した電圧−電流特性を得ることが可能となり、入力信号に対して応答性の良いPLL動作を実現することができる。
【0018】
【実施の形態】
以下、本発明の実施例を図面を参照しながら詳細に説明する。
図1は、本発明のチャージポンプ回路の第一実施例を説明するための回路図である。
本実施例のチャージポンプ回路1は、高電位側のカレントミラー回路2と、定電流部3、及び低電位側のカレントミラー回路4、5と、定電流部6、更に各カレントミラー回路2,4,5のオンオフ制御を行うMOSトランジスタP3,N3,P6とから構成されている。
【0019】
上記カレントミラー回路2は、ソース電極が電源VDDにそれぞれ接続され、ゲート電極同士が短絡状態にされる一対のPMOSトランジスタP1,P2からなり、このゲート電極が、位相比較器(図6参照)より入力される基準信号fpで制御されるPMOSトランジスタP3を介して電源VDDに接続されている。
また、定電流部3は、ベース電極に定電流が供給され、コレクタ電極がPMOSトランジスタP2,P3のドレイン電極に接続されるNPN型バイポーラトランジスタB1と、このトランジスタB1のエミッタ電極に接続される抵抗R1、及びゲート電極に基準信号fpが入力され、抵抗R1と接地電源GNDとの間に位置するNMOSトランジスタN4とから構成されている。
【0020】
一方、低電位側のカレントミラー回路4は、ソース電極が接地電源GNDにそれぞれ接続され、ゲート電極同士が短絡状態にされる一対のNMOSトランジスタN1,N2からなり、このゲート電極が、位相比較器(図6参照)より入力される比較信号frの反転信号frバーで制御されるNMOSトランジスタN3を介して電源GNDに接続されている。
【0021】
また、カレントミラー回路5は、ソース電極が電源VDDにそれぞれ接続され、ゲート電極同士が短絡状態にされる一対のPMOSトランジスタP4,P5からなり、このゲート電極が、位相比較器(図6参照)より入力される比較信号frで制御されるPMOSトランジスタP6を介して電源VDDに接続されている。
更に、定電流部6は、ベース電極に定電流が供給され、コレクタ電極がPMOSトランジスタP5,P6のドレイン電極に接続されるNPN型バイポーラトランジスタB2と、このトランジスタB2のエミッタ電極に接続される抵抗R2、及びゲート電極に比較信号frが入力され、抵抗R2と接地電極GNDとの間に位置するNMOSトランジスタN5とから構成されている。
【0022】
このようなチャージポンプ回路1において、例えば高電位側を見ると、定電流源からバイポーラトランジスタB1のベースに定電流を供給し、NMOSトランジスタN4のオンオフ動作により、定電流部3に必要な電流を発生させ、これと定倍率の電流をカレントミラー回路2により、出力端子Doに流すようにしている。
【0023】
以上のように、NPN型のバイポーラトランジスタB1に定電流を供給して、必要な定電流を発生させているため、定電流部3には電源電圧に依存しない安定した電流が流れる。
図2は、図1のチャージポンプ回路1の出力部における電圧−電流特性を電源電圧VDDを振った3パターンA,B,Cについて示すもので、図2(a)が高電位側、図2(b)が低電位側の特性である。
【0024】
図2(a)に示すように、チャージポンプ回路の出力信号をLPFを介して入力するVCOの動作電圧である0.5V〜2.5Vの範囲(点線で規定する範囲)において、ほぼ安定している。
また、MOSトランジスタのオンオフ動作のしきい値となるVDD/2における電流値も−4.8mA〜−6.1mAとばらつきは少ない。
【0025】
低電位側は、高電位電源VDDに接続されるカレントミラー回路5が必要となっているが、前述した高電位側と同様に定電流をNPN型バイポーラトランジスタB2に供給して、定電流部に必要な定電流を発生させていることから、同様な効果が得られる。このことは、図2(b)に示す特性からも明らかである。
この結果、位相比較器から本チャージポンプ回路1に入力される基準信号fp及び比較信号frに対応する正確な信号の出力が可能となり、応答性良く位相を同期させることができる。
【0026】
次に、本発明の第二実施例を図3、図4を参照しながら説明する。
図3は、本発明のチャージポンプ回路の第二実施例を説明するための回路図であり、図4は、図3のチャージポンプ回路1の出力部における電圧−電流特性を示す図である。
本実施例において、第一実施例と同一部分には、同一符号を示している。
【0027】
本実施例のチャージポンプ回路7は、高電位側のカレントミラー回路2と、定電流部8、及び低電位側のカレントミラー回路4、5と、定電流部9、更に各カレントミラー回路2,4,5のオンオフ制御を行うMOSトランジスタP3,N3,P6とから構成されている。
第一実施例と異なるのは、定電流部8、9の構成であり、第一実施例より更に良好な電圧−電流特性を得ることのできる構成としている。
【0028】
即ち、定電流部8について説明すると、バイポーラトランジスタB1と接地電源GNDとの間には、抵抗R1のみを設けて、バイポーラトランジスタB1のベース電極側に、2つのNMOSトランジスタN6、N7を設けている。
上記NMOSトランジスタN7は、バイポーラトランジスタB1と定電流源との間に接続され、ゲート電極が基準信号fpにより制御されるものであり、NMOSトランジスタN6は、バイポーラトランジスタB1と接地電源GNDとの間に接続され、ゲート電極が基準信号fpの反転信号fpバーにより制御されるものである。
【0029】
このような定電流部8の動作としては、基準信号fpがローレベルの時に、NMOSトランジスタN7がオン、NMOSトランジスタN6がオフ状態になり、バイポーラトランジスタB1のベース電極に定電流が供給される。
従って、第一実施例の定電流部3がNMOSトランジスタN4のオン抵抗によって電流値が変動する可能性があるのに対して、本実施例ではバイポーラトランジスタB1のコレクタ電極−エミッタ電極間に流れる電流は、常に安定することになる。
【0030】
このことは、図4の特性図からも理解できる。
図4(a)によれば、VCOの動作電圧である0.5V〜2.5Vの範囲(点線で規定する範囲)で安定していると共に、MOSトランジスタのオンオフ動作のしきい値となるVDD/2における電流値も−4.8mA〜−5.9mAと、第一実施例よりもばらつきが少ないことがわかる。
【0031】
尚、特性図において、電流値が安定している部分において、僅かに値が変化していること、また電源電圧VDDの違いで差がでていることは、定電流源から供給される電流値にばらつきが生ずることに起因するものである。仮に完全に安定した電流を供給することが可能であれば、理論的には電流値の変化及びばらつきは発生しない。
【0032】
一方、定電流部9についても、同様にバイポーラトランジスタB2と抵抗R2、2つのNMOSトランジスタN8、N9とから構成されており、図4(b)の特性図からもわかるように、前述した定電流部8と同様な効果を有するものである。
次に、本発明の第三実施例を図5を参照しながら説明する。
【0033】
本実施例は、第二実施例の変形例であり、同一部分には、同一符号を付している。
本実施例のチャージポンプ回路10は、出力部に流れる電流値の切替えを行えるようにするものであり、図5に示すように、高電位電源VDD側の定電流部8に対して電流値切替回路11が、接地電源GND側の定電流部9に対して電流値切替回路12がそれぞれ並列に接続されている。
【0034】
これら電流値切替回路11、12は、定電流部8、9と同様な構成であり、図示しない制御信号によって制御されるものである。
まず、電流値切替回路11は、定電流部8のバイポーラトランジスタB1とコレクタ電極同士が接続されるNPN型バイポーラトランジスタB3と、そのエミッタ電極と接地電源GNDとの間に位置する抵抗R3、及びバイポーラトランジスタB3のベース電極側に、2つのNMOSトランジスタN10、N11を備えている。
【0035】
そして、上記NMOSトランジスタN11は、バイポーラトランジスタB1と定電流源との間に接続され、ゲート電極が基準信号fpにより制御されるものであり、NMOSトランジスタN10は、バイポーラトランジスタB1と接地電源GNDとの間に接続され、ゲート電極が基準信号fpの反転信号fpバーにより制御されるものである。
【0036】
但し、NMOSトランジスタN11のゲート電極への入力信号fp、及びNMOSトランジスタN10のゲート電極への入力信号fpバーは、図示せぬ制御信号により、その供給と停止を制御されている。
即ち、電流値切替回路11のNMOSトランジスタN11のゲート電極、及びNMOSトランジスタN10のゲート電極へ入力信号fp、及び入力信号fpバーを供給状態にすることで、出力部に流れる電流値を切替ることができる。
【0037】
例えば、定電流部8のバイポーラトランジスタB1と、電流値切替回路11のバイポーラトランジスタB3が1mAを流す同一サイズ、且つカレントミラー回路2を構成するPMOSトランジスタP1、P2が同一サイズであれば、NMOSトランジスタN10、N11への入力信号fp、fpの供給、停止により、2mAと1mAとの電流値切替えができる。
【0038】
定電流部8と電流値切替回路11のバイポーラトランジスタB1、B3のサイズ比を変える、または電流値切替回路11におけるバイポーラトランジスタB3の段数を増やすことにより、切換えられる電流値を変えることができる。
また、接地電源GND側の電流値切替回路12は、定電流部9のバイポーラトランジスタB2とコレクタ電極同士が接続されるNPN型バイポーラトランジスタB4と、そのエミッタ電極と接地電源GNDとの間に位置する抵抗R4、及びバイポーラトランジスタB4のベース電極側に、2つのNMOSトランジスタN12、N13を備えている。
【0039】
そして、上記NMOSトランジスタN13は、バイポーラトランジスタB4と定電流源との間に接続され、ゲート電極が基準信号frにより制御されるものであり、NMOSトランジスタN12は、バイポーラトランジスタB4と接地電源GNDとの間に接続され、ゲート電極が基準信号frの反転信号frバーにより制御されるものである。
【0040】
前述した電流値切替回路11と同様、NMOSトランジスタN13のゲート電極への入力信号fr、及びNMOSトランジスタN12のゲート電極への入力信号frバーは、図示せぬ制御信号により、その供給と停止を制御されている。
電流値切替えの動作は、前述と同様であるため、省略する。
尚、特に説明しなかったが、第一実施例においても、電源VDD側の定電流部3の抵抗R1とNMOSトランジスタN4(図1参照)に対して、同様の回路を並列接続して、NMOSトランジスタのゲート電極への入力信号の供給、停止を制御することにより、出力部の電流値を切替えることが可能となる。勿論、接地電源GND側の定電流部6についても同様である。
【0041】
【発明の効果】
以上説明した本発明のチャージポンプ回路によれば、定電流が供給される定電流部で、カレントミラー回路に流すための定電流を発生させ、この定電流によって、出力部に対して流入、流出する電流値を制御しているため、MOSトランジスタ自体の特性に影響されることなく、安定した電圧−電流特性を得ることができる。
【0042】
従って、入力信号に対して、応答性良く必要な出力信号を得ることのできるチャージポンプ回路を実現することができ、その結果、同期時間の速いPLL動作が可能となる。
【図面の簡単な説明】
【図1】本発明の第一実施例を説明するための回路図である。
【図2】本発明の第一実施例における電圧−電流特性図である。
【図3】本発明の第二実施例を説明するための回路図である。
【図4】本発明の第二実施例における電圧−電流特性図である。
【図5】本発明の第三実施例を説明するための回路図である。
【図6】PLL周波数シンセサイザの基本構成を示すブロック図である。
【図7】チャージポンプ回路の基本構成を示す回路図である。
【図8】基本構成のチャージポンプ回路の電圧−電流特性図である。
【図9】定電流構成による従来のチャージポンプ回路である。
Claims (7)
- 2つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、
一方の電源と前記出力端子との間に位置する第1のスイッチ素子と、
他方の電源と前記出力端子との間に位置する第2のスイッチ素子と、
前記第1のスイッチ素子を含んでなる第1のカレントミラー回路と、
一方の入力信号により制御され、前記第1のカレントミラー回路に流すための定電流を発生させる第1の定電流部と、
前記第2のスイッチ素子を含んでなる第2のカレントミラー回路と、
前記一方の電源側に接続され、前記第2のカレントミラー回路に流す電流を制御する第3のカレントミラー回路と、
他方の入力信号により制御され、前記第3のカレントミラー回路に流すための定電流を発生させる第2の定電流部と
を備え、
前記第1のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ一方の高電位電源に接続され、定倍率の電流を流す一対のPMOSトランジスタとからなり、
前記第2のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ低電位電源に接続され、定倍率の電流を流す一対のNMOSトランジスタとからなり、
前記第3のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ高電位電源に接続され、定倍率の電流を流す一対のPMOSトランジスタとからなり、
前記第1のカレントミラー回路を制御するスイッチ素子は、ゲート電極に一方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のPMOSトランジスタのゲート電極に接続されるPMOSトランジスタであり、
前記第2のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号の反転信号が入力され、ソース電極が低電位電源に、ドレイン電極が前記一対のNMOSトランジスタのゲート電極に接続されるNMOSトランジスタであり、
前記第3のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のPMOSトランジスタのゲート電極に接続されるPMOSトランジスタであることを
特徴とするチャージポンプ回路。 - 2つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、
一方の電源と前記出力端子との間に位置する第1のスイッチ素子と、
他方の電源と前記出力端子との間に位置する第2のスイッチ素子と、
前記第1のスイッチ素子を含んでなる第1のカレントミラー回路と、
一方の入力信号により制御され、前記第1のカレントミラー回路に流すための定電流を発生させる第1の定電流部と、
前記第2のスイッチ素子を含んでなる第2のカレントミラー回路と、
前記一方の電源側に接続され、前記第2のカレントミラー回路に流す電流を制御する第3のカレントミラー回路と、
他方の入力信号により制御され、前記第3のカレントミラー回路に流すための定電流を発生させる第2の定電流部と
を備え、
前記第1,第2の定電流部は、それぞれベース電極に入力される外部からの定電流によって、コレクタ電極−エミッタ電極間に所定の電流を流すNPN型バイポーラトランジス タを備えており、
前記第1の定電流部を構成するNPN型バイポーラトランジスタのエミッタ電極は、所定値の抵抗と、一方の入力信号により制御されるNMOSトランジスタとを介して低電位電源に接続されており、
前記第2の定電流部を構成するNPN型バイポーラトランジスタのエミッタ電極は、所定値の抵抗と、他方の入力信号により制御されるNMOSトランジスタとを介して低電位電源に接続されていること
を特徴とするのチャージポンプ回路。 - 前記所定値の抵抗と、制御信号により必要に応じて前記一方の入力信号がゲートに入力されるNMOSトランジスタとの直列回路で構成される電流値切換回路が、前記第1の定電流部を構成するNPN型バイポーラトランジスタのエミッタ電極と低電位電源との間に位置する前記抵抗とNMOSトランジスタに対して並列接続され、
前記所定値の抵抗と、制御信号により必要に応じて前記他方の入力信号がゲートに入力されるNMOSトランジスタとの直列回路で構成される電流値切換回路が、前記第2の定電流部を構成するNPN型バイポーラトランジスタのエミッタ電極と低電位電源との間に位置する前記抵抗とNMOSトランジスタに対して並列接続されていること
を特徴とする請求項2記載のチャージポンプ回路。 - 2つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、
一方の電源と前記出力端子との間に位置する第1のスイッチ素子と、
他方の電源と前記出力端子との間に位置する第2のスイッチ素子と、
前記第1のスイッチ素子を含んでなる第1のカレントミラー回路と、
一方の入力信号により制御され、前記第1のカレントミラー回路に流すための定電流を発生させる第1の定電流部と、
前記第2のスイッチ素子を含んでなる第2のカレントミラー回路と、
前記一方の電源側に接続され、前記第2のカレントミラー回路に流す電流を制御する第3のカレントミラー回路と、
他方の入力信号により制御され、前記第3のカレントミラー回路に流すための定電流を発生させる第2の定電流部と
を備え、
前記第1,第2の定電流部は、それぞれベース電極に入力される外部からの定電流によって、コレクタ電極−エミッタ電極間に所定の電流を流すNPN型バイポーラトランジスタを備えており、
前記第1の定電流部を構成するNPN型バイポーラトランジスタと該NPN型バイポーラトランジスタのベースに定電流を供給する定電流源との間には、一方の入力信号により制御されるNMOSトランジスタが設けられ、
前記第2の定電流部を構成するNPN型バイポーラトランジスタと該NPN型バイポーラトランジスタのベースに定電流を供給する定電流源との間には、他方の入力信号により制御されるNMOSトランジスタが設けられていること
を特徴とするチャージポンプ回路。 - 前記第1の定電流部を構成するNPN型バイポーラトランジスタのエミッタ電極と低電位電源との間には、所定値の抵抗が備えられると共に、一方の入力信号の反転信号により制御され、前記NPN型バイポーラトランジスタのベース電極を低電位にするNMOSトランジスタを有し、
前記第2の定電流部を構成するNPN型バイポーラトランジスタのエミッタ電極と低電位電源との間には、所定値の抵抗が備えられると共に、他方の入力信号の反転信号により制御され、前記NPN型バイポーラトランジスタのベース電極を低電位にするNMOSト ランジスタを有すること
を特徴とする請求項4に記載のチャージポンプ回路。 - ベース電極への定電流供給により所定の電流をコレクタ電極−エミッタ電極間に流すNPN型バイポーラトランジスタと、一方の入力信号により制御されるNMOSトランジスタとからなる電流値切換回路が、前記NPN型バイポーラトランジスタとNMOSトランジスタとで構成される第1の定電流部に対して並列接続され、
ベース電極への定電流供給により所定の電流をコレクタ電極−エミッタ電極間
に流すNPN型バイポーラトランジスタと、他方の入力信号により制御されるNMOSトランジスタとからなる電流値切換回路が、前記NPN型バイポーラトランジスタとNMOSトランジスタとで構成される第2の定電流部に対して並列接続されることを
特徴とする請求項4又は請求項5に記載のチャージポンプ回路。 - 前記第1、第2及び第3のカレントミラー回路は、それぞれ前記2つの入力信号に基づいて動作するスイッチ素子により制御されること
を特徴とする請求項1乃至請求項6に記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00575997A JP3562189B2 (ja) | 1997-01-16 | 1997-01-16 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00575997A JP3562189B2 (ja) | 1997-01-16 | 1997-01-16 | チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209858A JPH10209858A (ja) | 1998-08-07 |
JP3562189B2 true JP3562189B2 (ja) | 2004-09-08 |
Family
ID=11620060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00575997A Expired - Fee Related JP3562189B2 (ja) | 1997-01-16 | 1997-01-16 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562189B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4480547B2 (ja) | 2004-11-05 | 2010-06-16 | パナソニック株式会社 | チャージポンプ回路 |
JP4504930B2 (ja) * | 2006-01-30 | 2010-07-14 | パナソニック株式会社 | チャージポンプ回路 |
-
1997
- 1997-01-16 JP JP00575997A patent/JP3562189B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10209858A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100341943B1 (ko) | 전하 펌프 및 그것을 구비한 시스템 | |
US6768387B1 (en) | Voltage controlled oscillator and PLL circuit using the same | |
US7719331B2 (en) | PLL circuit | |
JP2000269808A (ja) | Pll回路 | |
KR102463655B1 (ko) | Cmos 회로들을 사용하여 정밀하고 pvt-안정적인 시간 지연 또는 주파수를 생성하는 방법 | |
US6107889A (en) | Phase locked loop charge pump circuit | |
US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
KR100499960B1 (ko) | 위상 동기 루프의 챠지 펌프 회로 | |
WO2005093952A1 (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
US20020024329A1 (en) | Boot-strapped current switch | |
JP2001251186A (ja) | Pll回路 | |
JP2000134092A (ja) | 位相同期ループ回路および電圧制御型発振器 | |
JP2001274682A (ja) | フェーズロックドループ回路 | |
KR100388068B1 (ko) | 압전 수정을 가진 발진 회로 | |
JP3562189B2 (ja) | チャージポンプ回路 | |
KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
US7050524B2 (en) | Half-rate clock and data recovery circuit | |
KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
US7504891B1 (en) | Initialization circuit for a phase-locked loop | |
JP2007295561A (ja) | フェーズロックループ用制御可能な電流源 | |
JP3928834B2 (ja) | Pll回路 | |
JP4148357B2 (ja) | 発振器およびpll回路 | |
KR100233275B1 (ko) | 위상 동기 루프의 차아지 펌프 | |
JP2611542B2 (ja) | 可変分周回路 | |
JP4062495B2 (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |