KR101805138B1

KR101805138B1 - 차지-리사이클링 회로들

Info

Publication number: KR101805138B1
Application number: KR1020167029186A
Authority: KR
Inventors: 세예드 모흐모우드레자 사아다트; 춘레이 쉬; 청창 창
Original assignee: 퀄컴 인코포레이티드
Priority date: 2014-04-24
Filing date: 2015-04-23
Publication date: 2017-12-05
Also published as: CN106233600B; KR20160146715A; EP3134793A1; BR112016024705A2; US9525337B2; CN106233600A; US20150311783A1; JP2017514445A; JP6215492B2; WO2015164660A1

Abstract

일 실시예에서, 회로는 제 1 입력 전압에 결합되는 제 1 부하 회로를 포함한다. 전류 싱킹 회로는 제 1 부하 회로의 출력부에 결합된다. 제 2 부하 회로는 접지에 결합된다. 전류 소싱 회로는 제 2 부하 회로의 출력부와 제 2 입력 전압 사이에 결합된다. 차지-리사이클링 회로는, 전류 소싱 회로를 통과하는 전류를 감소시키기 위해, 제 1 부하 회로의 출력부과 제 2 부하 회로의 출력부 사이에 결합되어 전류를 전류 싱킹 회로로부터 전류 소싱 회로의 출력부로 제공한다. 차지-리사이클링 회로는 차지 펌프일 수 있다.

Description

차지-리사이클링 회로들{CHARGE-RECYCLING CIRCUITS}

[0001] 본 출원은, 2014년 4월 24일에 출원되고 명칭이 "CHARGE-RECYCLING CIRCUITS"인 미국 출원 번호 제14/260,592호를 우선권으로 주장하며, 상기 출원의 내용은 그 전체가 모든 목적들을 위해서 인용에 의해 본원에 포함된다.

[0002] 본 출원은, 2014년 4월 24일에 출원되고 명칭이 "CHARGE PUMPS HAVING VARIABLE GAIN AND VARIABLE FREQUENCY"인 미국 특허 출원 제14/260,658호, 2014년 4월 24일에 출원되고 명칭이 "CHARGE-RECYCLING CIRCUITS INCLUDING SWITCHING POWER STAGES WITH FLOATING RAILS"인 미국 특허 출원 제14/260,733호와 관련되며, 상기 출원들은 그 전체가 본원에 인용에 의해 포함된다.

[0003] 본 개시물은 차지-리사이클링 회로(charge-recycling circuit)들에 관한 것이며, 보다 구체적으로, 차지 펌프들을 이용하는 차지-리사이클링 회로들에 관한 것이다.

[0004] 본 명세서에서 달리 지시되지 않는 한, 본 섹션에서 설명된 접근법들은 본 섹션에 포함됨으로써 선행 기술인 것으로 인정되지 않는다.

[0005] 레귤레이터는 종종 동일 시스템 내에서 전류를 부하들로 소싱하고 싱킹하는 데에 사용된다. 예를 들어, LDO(low dropout regulator)는 제 1 캐소코드 회로의 노드 상에서 전압을 생성하기 위해서 사용될 수 있고, 다른 LDO는 다른 캐스코드 회로의 노드 상에서 (예를 들어, 동일한 집적 회로 상에서) 다른 전압을 생성하기 위해서 사용될 수 있다. 각각의 LDO를 통과하는 전류는 에너지의 손실과 효율 감소를 초래한다. 에너지 손실은 또한 레귤레이터 및 시스템의 작동 온도를 증가시킨다.

[0006] 본 개시물은 차지 펌프들을 이용하는 차지-리사이클링 회로들을 설명한다.

[0007] 일 실시예에서, 회로는 제 1 입력 전압에 결합되는 제 1 부하 회로를 포함한다. 전류 싱킹(sinking) 회로는 제 1 부하 회로의 출력부에 결합된다. 제 2 부하 회로는 접지에 결합된다. 전류 소싱(sourcing) 회로는 제 2 부하 회로의 출력부와 제 2 입력 전압 사이에 결합된다. 차지-리사이클링 회로는, 전류 소싱 회로를 통과하는 전류를 감소시키기 위해서, 제 1 부하 회로의 출력부와 제 2 부하 회로의 출력부 사이에 결합되어 전류를 전류 싱킹 회로로부터 전류 소싱 회로의 출력부로 제공한다.

[0008] 일 실시예에서, 차지-리사이클링 회로는 차지 펌프이다.

[0009] 일 실시예에서, 차지-리사이클링 회로는, 제 1 부하 회로를 통과하는 전류와 대략 동일한 전류를 전류 싱킹 회로로부터 전류 소싱 회로의 출력부로 제공한다.

[0010] 일 실시예에서, 회로는 전류 싱킹 회로 및 전류 소싱 회로의 각각의 출력부들에 결합되는 게이트들을 갖는 캐스코드 디바이스들을 포함하는 스위칭 레귤레이터를 더 포함한다.

[0011] 일 실시예에서, 회로는 제 1 입력 전압과 접지 사이에 직렬로 결합되는, 제 1 스위칭 트랜지스터, 제 1 캐스코드 트랜지스터, 제 2 캐스코드 트랜지스터, 및 제 2 스위칭 트랜지스터를 포함하는 스위칭 레귤레이터를 더 포함한다. 제 1 스위칭 트랜지스터는 제 1 부하 회로에 결합되는 게이트를 갖는다. 제 1 캐스코드 트랜지스터는 전류 소싱 회로에 결합되는 게이트를 갖는다. 제 2 캐스코드 트랜지스터는 전류 싱킹 회로에 결합되는 게이트를 갖는다. 제 2 스위칭 트랜지스터는 제 2 부하 회로에 결합되는 게이트를 갖는다.

[0012] 일 실시예에서, 차지-리사이클링 회로는 제 1 입력 전압에 기초하는 가변 이득을 갖는다.

[0013] 일 실시예에서, 전류 소싱 회로는 로우 드롭아웃 레귤레이터이고, 전류 싱킹 회로는 로우 드롭아웃 레귤레이터이다.

[0014] 일 실시예에서, 전압 제어 발진기는 차지-리사이클링의 타이밍을 제어하기 위한 클락 신호를 제공하기 위해 차지-리사이클링 회로에 결합된다.

[0015] 일 실시예에서, 클락 신호는 제 1 입력 전압에 기초한다.

[0016] 다른 실시예에서, 회로는 출력부를 갖는 전류 소싱 회로를 포함한다. 전류 싱킹 회로는 출력부를 갖는다. 제 1 스위치는 제 1 제어 신호가 활성 상태가 되는 것에 대한 응답으로 제 1 전압 신호를 제 1 전력 스위칭 디바이스에 결합시키도록 구성된다. 제 2 스위치는 제 2 제어 신호에 대한 응답으로 제 1 스위칭 디바이스를 전류 소싱 회로의 출력부에 결합시키도록 구성된다. 제 1 제어 신호 및 제 2 제어 신호는 비중첩 신호들이다. 제 3 스위치는 제 1 제어 신호에 대한 응답으로 전류 싱킹 회로의 출력부를 제 2 전력 스위칭 디바이스에 결합시키도록 구성된다. 제 4 스위치는 제 2 제어 신호에 대한 응답으로 제 2 전력 스위칭 디바이스를 접지에 결합시키도록 구성된다. 차지-리사이클링 회로는 전류 소싱 회로의 출력부에 그리고 전류 싱킹 회로의 출력부에 결합된다. 차지-리사이클링 회로는 제 2 제어 신호가 비활성 상태인 것 그리고 제 1 제어 신호가 비활성 상태인 것에 대한 응답으로 전류 소싱 회로로부터 차지를 수신하고, 그리고 제 2 제어 신호가 활성 상태인 것에 대한 응답으로 전류 싱킹 회로로 차지를 제공한다.

[0017] 일 실시예에서, 전류 소싱 회로는 로우 드롭아웃 레귤레이터이고 그리고 전류 싱킹 회로는 로우 드롭아웃 레귤레이터이다.

[0018] 일 실시예에서, 차지-리사이클링 회로는 제 1 전압 신호에 기초하여 조정되는 조정가능한 이득을 갖는다.

[0019] 일 실시예에서, 제 1 전력 스위칭 디바이스의 제 1 단자 및 제 2 단자는 각각 제 1 전압 신호 및 전력 캐스코드 디바이스의 제 1 단자에 결합되고, 제 1 전력 스위칭 디바이스의 게이트는 제 1 스위치 및 제 2 스위치에 결합된다. 제 1 전력 캐스코드 디바이스의 제 2 단자가 출력 단자에 결합되고, 전력 캐스코드 디바이스의 게이트가 전류 소싱 회로의 출력부에 결합된다. 제 2 전력 스위칭 디바이스의 제 1 단자가 접지에 결합되고, 제 2 전력 스위칭 디바이스의 게이트가 제 3 스위치와 제 4 스위치에 결합된다. 제 2 전력 캐스코드 디바이스의 제 1 단자 및 제 2 단자가 각각 출력 단자와 제 2 전력 스위칭 디바이스의 제 2 단자에 결합되고, 제 2 전력 캐스코드 디바이스의 게이트가 전류 싱킹 회로의 출력부에 결합된다.

[0020] 일 실시예에서, 전류 싱킹 회로는 제 2 전압 신호에 결합된다.

[0021] 일 실시예에서, 차지-리사이클링 회로는 제 1 전압 신호 및 제 2 전압 신호에 기초하여 조정되는 조정가능한 이득을 갖는다.

[0022] 또 다른 실시예에서, 방법은 제 1 전류를 제 1 입력 전압으로부터, 제 1 노드에 결합되는 제 1 부하 회로에 제공하는 단계 ―제 1 노드는 제 1 노드 전압임―; 제 2 전류를 제 2 노드로부터, 접지에 결합된 제 2 부하 회로로 제공하는 단계; 제 3 전류를 제 1 노드로부터 전류 싱킹 회로를 통과하여 접지로 싱킹하는 단계; 제 4 전류를 제 2 입력 전압으로부터 제 2 노드로 소싱하는 단계 ―제 2 노드는 제 2 노드 전압이고, 제 2 노드 전압은 제 1 노드 전압보다 더 높음―; 및 제 3 전류를 감소시키기 위해서 차지를 제 1 노드로부터 제 2 노드로 전달하는 단계를 포함한다.

[0023] 일 실시예에서, 차지 펌프는 차지를 제 1 노드로부터 제 2 노드로 전달한다.

[0024] 일 실시예에서, 제 3 전류를 감소시키기 위해, 차지를 제 1 노드로부터 제 2 노드로 전달하는 단계는 제 3 전류를 약 0까지 감소시킨다.

[0025] 일 실시예에서, 방법은 제 1 노드 및 제 2 노드를 스위칭 레귤레이터의 캐스코드 디바이스들의 각각의 게이트들에 결합시키는 단계를 더 포함한다.

[0026] 일 실시예에서, 전달된 차지는 제 1 노드 전압과 제 2 노드 전압 사이의 차에 기초하여 조정된다.

[0027] 다음의 상세한 설명과 첨부된 도면들은 본 개시물의 본질 및 이점들의 보다 나은 이해를 제공한다.

[0028] 다음의 설명 및 특히 도면들과 관련하여, 도시된 특정 사항들은 예시적인 설명의 목적들을 위한 예들을 나타내며, 본 개시물의 원리들 및 개념적 양상들의 설명을 제공하기 위해 제시된다는 것을 강조한다. 이와 관련하여, 본 개시물의 기본적인 이해를 위해 요구되는 것 이상으로 구현 상세들을 보여주기 위한 어떠한 시도도 이루어지지 않는다. 도면들과 함께, 다음의 논의는, 본 개시물에 따른 실시예들이 실시될 수 있는 방법을 당업자에게 명확하게 한다. 첨부 도면들에서:
[0029] 도 1은 일 실시예에 따른 차지-리사이클링 회로를 도시하는 블록도이다.
[0030] 도 2는 다른 실시예에 따른 차지-리사이클링 회로를 도시하는 블록도이다.
[0031] 도 3은 또 다른 실시예에 따른 차지-리사이클링 회로를 도시하는 블록도이다.
[0032] 도 4는, 일 실시예에 따른, 전류를 리사이클링하기 위한 프로세스 흐름을 도시하는 단순화된 다이어그램을 도시한다.

[0033] 다음의 설명에서, 설명의 목적으로, 다수의 예들 및 특정 상세들이 본 개시물의 완전한 이해를 제공하기 위해 설명된다. 그러나, 청구범위에서 표현되는 바와 같은 본 개시물은, 단독으로 또는 아래에 설명되는 다른 특징부들과 조합하여 이러한 예들에서 특징부들 중 일부 또는 전부를 포함할 수 있고, 본원에 설명된 특징부들 및 개념들의 변경들 및 등가물들을 더 포함할 수 있다는 것이 당업자에게 명백할 것이다.

[0034] 도 1은 일 실시예에 따른 차지-리사이클링 회로(100)를 도시하는 블록도이다. 차지-리사이클링 회로(100)는 전류-소싱 회로(102), 전류-싱킹 회로(104), 제 1 부하(107), 제 2 부하(109), 차지-리사이클링 회로(114), 및 전압 제어 발진기(VCO)(116)를 포함한다. 다양한 실시예들에서, 전류-소싱 회로(102)는 LDO(low dropout regulator)(이하 'LDO(102)'로 지칭함)이고 연산 증폭기(122) 및 패스 트랜지스터(124)를 포함할 수 있다. 다양한 실시예들에서, 전류-싱킹 회로(104)는 LDO(low dropout regulator)(이하 'LDO(104)'로 지칭함)이고 연산 증폭기(132) 및 패스 트랜지스터(134)를 포함할 수 있다. 다양한 실시예들에서, 차지-리사이클링 회로(114)는 승압 차지 펌프와 같은 차지 펌프 또는 스위치 캐패시터 회로일 수 있다. 차지-리사이클링 회로(114)는 이하 '차지 펌프(114)'로 지칭된다. 차지 펌프(114)는 차지 펌프(114)를 통해 전달되는 차지의 양의 가변 이득을 갖도록 프로그래밍가능하거나 또는 재구성가능할 수 있다. 제 1 부하(107)는 병렬로 결합되는 저항기(106) 및 캐패시터(110)를 포함할 수 있다. 제 2 부하(109)는 병렬로 결합되는 저항기(108) 및 캐패시터(112)를 포함할 수 있다.

[0035] 차지-리사이클링 회로(100)는 LDO(102)와 LDO(104) 사이에서 전류를 결합시킨다. LDO 출력 전압을 유지하는 것은, 때때로, 통상적으로 LDO(102 또는 104)를 통해 제공되는 추가 전류를 필요로 하여 에너지 손실을 유발할 수 있다. 일 실시예에서, LDO(102 또는 104) 중 하나에 의해 요구되는 전류의 변화가 LDO(102 또는 104)로부터 제공될 수 있으므로, LDO들(102, 104) 중 하나 또는 둘 모두를 통과하는 전류가 감소됨으로써, 전력 손실이 감소된다. 이를 차지-리사이클링이라 지칭한다. 도 1에 도시된 일 실시예에서, 차지 펌프(114)가 전류를 소싱하는 LDO(102)의 출력부와 전류를 싱킹하는 LDO(104)의 출력부 사이에서 결합된다. 일 실시예에서, 차지-리사이클링 회로(100)는, (예를 들어, LDO(102, 104) 중 하나의 양단에서의) 전압 변화를 감지하고, 다른 LDO(102, 104)가 그의 전류를 증가시킬 필요가 없게 하기 위해서(이는 전력 손실을 감소시킴) 더 많은 차지를 다른 LDO(102, 104)의 출력부로 제공하도록 차지 펌프(114)를 재구성하는 피드백 회로를 포함한다. 일 실시예에서, 피드백 회로는 부하(107)와 LDO(104) 사이에서 (전압 VS1로) 공통 노드에 결합되는 감지 저항기(144)를 포함하며, 전압(Vs1)을 나타내는 VCO(116)로의 비교된 전압(Ve)을 제공하는 비교기(142)를 또한 포함한다. 일부 실시예들에서, 피드백 회로는 대신, VOC(116)로 피드백을 제공하기 위해서 (전압 VS2로) LDO(102)의 출력부에 결합되거나 또는 LDO들(102 및 104) 둘 모두의 출력부에 결합된다. VCO(116)는 차지 펌프(114)의 차지 전달을 제어하기 위해 차지 펌프(114)에 하나 또는 그 초과의 클락(CLK) 신호들을 제공한다. 차지 펌프(114)가 전압을 승압시킬 수 있기 때문에, 전류-리사이클링 시스템(100)은 전압(VS1)과 전압(VS2) 간의 큰 전압 차들의 경우에도 그리고 전압(VS2)이 전압(VS1)보다 더 큰 경우에도 차지 전달을 제공한다.

[0036] LDO(104)의 출력부가 차지 펌프(114)를 통해 LDO(102)의 출력부에 결합된다. 각각의 LDO(102, 104)는, 도 2 및 도 3에 도시된 바와 같이, 시스템 내의 상이한 회로 노드들을 위한 기준 전압을 생성할 수 있다. 이 예에서, LDO(104)와 연관되는 제 1 부하(107)로부터의 전류는 LDO(102)와 연관되는 제 2 부하(109)로 차지 펌프(114)를 통해 채널링된다(channeled). 그에 따라, 제 2 부하(109)에 더 많은 전류가 흐를 경우, 추가 전류를 제공하는 LDO(102) 내의 패스 트랜지스터(124)가 아닌 차지 펌프(114)가 추가 전류를 제공할 수 있다. LDO(102) 내 패스 트랜지스터(124)에 의해 생성되는 전력이 감소되기 때문에, 차지-리사이클링 회로(100)의 효율이 개선된다. 일 실시예에서, 차지 펌프(114)는, 부하(107)를 통과하는 전류와 동일하거나 또는 거의 동일한 전류를 부하(109)로 제공한다. 이 예에서, LDO(104)에서 싱킹된 전류는 0과 같거나 거의 0이다.

[0037] 도 2는 일 실시예에 따른 차지-리사이클링 회로(200)를 도시하는 블록도이다. 차지-리사이클링 회로(200)의 일 실시예의 상세사항들이 도 3에 도시된다. 차지-리사이클링 회로(200)는 전력 스테이지(202), 하이 사이드 중간-전압원(244), 및 로우 사이드 중간-전압원(246)을 포함한다. 전력 스테이지(202)는 스위칭 드라이버(210), 하이 사이드 버퍼 회로(214), 및 로우 사이드 버퍼 회로(216)를 포함한다.

[0038] 스위칭 드라이버(210)는 하이 사이드 스위칭 전력 트랜지스터(220), 로우 사이드 스위칭 전력 트랜지스터(222), 하이 사이드 캐스코드 트랜지스터(224), 및 로우 사이드 캐스코드 트랜지스터(226)를 포함한다. 스위칭 드라이버(210)는 벅 컨버터(buck converter)를 위한 스위칭 드라이버일 수 있다. 캐스코드 트랜지스터들(224 및 226)은 각각, 스위칭 전력 트랜지스터(220 및 222) 양단의 전압 강하를 각각 감소시키기 위한 하이 사이드 및 로우 사이드 캐스코드 트랜지스터들이다. 하이 사이드 중간-전압원(244) 및 로우 사이드 중간-전압원(246)은, 각각 하이 사이드 중간-전압(VHS) 및 로우 사이드 중간-전압(VLS)을 대략 일정한 게이트 구동 전압들로서 캐스코드 트랜지스터(224) 및 캐스코드 트랜지스터(226)에 각각 제공한다. 이 예에서, 로우 사이드 중간-전압(VLS)이 하이 사이드 중간-전압 (VHS)보다 더 크다. 일 실시예에서, 하이 사이드 중간-전압원(244)은 LDO(102)일 수 있고, 로우 사이드 중간-전압원(246)은 LDO(104)일 수 있다. 이 예에서, 하이 사이드 중간-전압원(244)의 부하는 하이 사이드 버퍼 회로(214)이다. 추가로, 하이 사이드 중간-전압원(244)은, 하이 사이드 스위칭 전력 트랜지스터(220)에 대해 스위칭 신호들을 생성하는 하이 사이드 드라이버를 위한 로우 공급 전압으로서 사용될 수 있다. 따라서, 하이 사이드 드라이버는 하이 사이드 중간-전압원(244)에 대한 부하이다.

[0039] 유사한 배열이 로우 사이드에 대해 사용된다. 이 예에서, 로우 사이드 중간-전압원(246)의 부하는 로우 사이드 버퍼 회로(216)이다. 추가로, 로우 사이드 중간-전압원(246)은, 로우 사이드 스위칭 전력 트랜지스터(222)에 대해 스위칭 신호들을 생성하는 로우 사이드 드라이버를 위한 로우 공급 전압으로서 사용될 수 있다. 따라서, 하이 사이드 드라이버는 로우 사이드 중간-전압원(246)에 대한 부하이다. 버퍼 회로들(214 및 216)은, 스위칭 드라이버(210)를 구동하기 위한 프리-드라이버 회로들(pre-driver circuits)(미도시)로부터, 각각, 전-전력 스테이지 전압들(pre-power stage voltages)(VpreP 및 VpreN)을 수신한다. (도 2에 도시되지 않고 도 3과 관련하여 설명되는) 스위치들은 하이 사이드 스위칭 전력 트랜지스터(220)와 로우 사이드 스위칭 전력 트랜지스터(222) 간의 차지-리사이클링을 위한 결합을 제공한다.

[0040] 도 3은 일 실시예에 따른 차지-리사이클링 회로(300)를 도시하는 상세 회로이다. 차지-리사이클링 회로(300)는 도 2의 스위칭 레귤레이터(210)를 위해 사용될 수 있다. 차지-리사이클링 회로(300)는 차지 펌프(114), VCO(116), 복수의 스위치들(310, 312, 314, 및 316) 및 복수의 LDO들(344 및 346)을 포함한다.

[0041] 공급 전압(VDD)에 대한 응답으로, VCO(116)는, 이 예에서, 100MHz에서 실행되는 비중첩 클락들인 클락(Φ1)과 클락(Φ2)을 생성한다. 클락(Φ1)과 클락(Φ2)은 차지 펌프(116)의 타이밍과 스위치들(310, 312, 314 및 316)에 대한 제어 신호들을 위해 사용된다.

[0042] LDO(344)는, 하이 사이드 기준 전압(VREF-HS)에 대한 응답으로 하이 사이드 중간-전압(VHS)을 생성한다. LDO(344)는 LDO(244)일 수 있다. LDO(346)는, 로우 사이드 기준 전압(VREF-LS)에 대한 응답으로 로우 사이드 중간-전압(VLS)을 생성한다. LDO(346)는 LDO(246)일 수 있다. LDO(344) 및 LDO(346)의 출력부들(전압들 VHS 및 VLS)이 차지 펌프(114)를 통해 함께 결합된다. 이 예에서, 차지 펌프(114)는 (약 0.4-0.8V 사이의) 하이 사이드 중간-전압(VHS)을 수신하고 로우 사이드 중간-전압(VLS)을 1.2V에 가깝게 유지하기 위해서 로우 사이드 중간-전압(VLS)까지 차지를 출력한다. 이 예에서, 전원(Vdd)과 동일한 입력 전압(Vin)이 1.6 내지 2V로 변할 수 있고, 차지 펌프(114)는, 로우 사이드 중간-전압(VLS)을 1.2V에 가깝게 유지하기 위해서 전원(Vdd)의 값에 기초하여 상이한 이득을 생성하도록 구성된다.

[0043] 입력 전압(Vin)과 하이 사이드 중간-전압(VHS) 사이에 결합되는 스위치들(310 및 312)은 하이 사이드 드라이버 내의 스위치들이다. 로우 사이드 중간-전압(VLS)과 접지 사이에 결합되는 스위치들(314 및 316)은 로우 사이드 드라이버 내의 스위치들이다.

[0044] 하이 사이드 드라이버에서, 스위치(310)는 (예를 들어, 활성 상태 또는 온 상태인) 제 1 제어 신호에 대한 응답으로, 하이 사이드 스위칭 전력 트랜지스터(220) 및 스위치(320)의 게이트를 입력 전압(Vin)에 선택적으로 결합시킨다. 스위치(312)는 (예를 들어, 활성 상태 또는 온 상태인) 제 2 제어 신호에 대한 응답으로, 하이 사이드 스위칭 전력 트랜지스터(220)의 게이트를 LDO(344)의 출력부에 선택적으로 결합시킨다.

[0045] 로우 사이드 드라이버에서, 스위치(316)는 (예를 들어, 활성 상태 또는 온 상태인) 제 2 제어 신호에 대한 응답으로, 로우 사이드 스위칭 전력 트랜지스터(222)의 게이트를 접지에 선택적으로 결합시킨다. 스위치(314)는 (예를 들어, 활성 상태 또는 온 상태인) 제 1 제어 신호에 대한 응답으로, 로우 사이드 스위칭 전력 트랜지스터(222)의 게이트를 LDO(344)의 출력부에 선택적으로 결합시킨다.

[0046] 스위치(310) 및 스위치(314)는 제 1 제어 신호(클락 PΦ1)에 의해 제어된다. 스위치(312) 및 스위치(316)는 제 2 제어 신호(클락 PΦ2)에 의해 제어된다. 스위치들(310 및 314)은 스위치들(312 및 316)이 폐쇄되기 전에 개방되고, 유사하게, 스위치들(312 및 316)은 스위치(310) 및 스위치(314)가 폐쇄되기 전에 개방된다("접속전 채널 단절(break before make)"). 클락(P_Φ1) 동안, 로우 사이드는 온 상태이다. 클락(P_Φ1)이 스위치(310)를 폐쇄하여, 하이 사이드 스위칭 전력 트랜지스터(220)의 게이트를 입력 전압(Vin)까지 풀링(pull)하여 하이 사이드 스위칭 전력 트랜지스터(220)를 턴 오프시키고, 로우 사이드 스위칭 전력 트랜지스터(222)의 게이트를 로우 사이드 중간-전압(VLS)까지 풀링하여 로우 사이드 스위칭 전력 트랜지스터(222)를 턴 온시킨다. 클락(P_Φ2) 동안, 하이 사이드는 온 상태이다. 클락(P_Φ2)이 스위치(312)를 폐쇄하여, 하이 사이드 스위칭 전력 트랜지스터(220)의 게이트를 하이 사이드 중간-전압(VHS)까지 풀링하여 하이 사이드 스위칭 전력 트랜지스터(220)를 턴 온시키고, 스위치(316)를 폐쇄하여, 로우 사이드 스위칭 전력 트랜지스터(222)의 게이트를 접지로 풀링하여 로우 사이드 스위칭 전력 트랜지스터(222)를 턴 오프시킨다.

[0047] 차지 펌프(114)는 스위치 제어 멀티플렉서(340), 복수의 캐패시터들(342), 및 복수의 스위치들(S1I, S2I, S3I, S1G, S2G, S3G, S1O, S2O, S3O, S1X, S2X, 및 S3X)을 포함한다.

[0048] 스위치 제어 멀티플렉서(340)는, 비교기(142)로부터 비교된 전압(Ve)에 대한 응답으로 차지 펌프(114)의 이득을 제어하기 위해 차지 펌프(116)를 스위칭할 제어 신호들을 생성한다.

[0049] 스위치들(S1I, S2I 및 S3I)은, 스위치 제어 멀티플렉서(340)로부터의 대응하는 제어 신호들에 대한 응답으로, 차지를 하이 사이드로부터 캐패시터들(342)로 전달하기 위해, 캐패시터들(342-1 내지 342-3)을 LDO(344)에 의해 제공되는 하이 사이드 중간-전압(VHS)에 각각 선택적으로 결합시킨다.

[0050] 스위치들(S1G, S2G 및 S3G)은, 스위치 제어 멀티플렉서(340)로부터의 대응하는 제어 신호들에 대한 응답으로 캐패시터들(342-1 내지 342-3)을 각각 접지에 선택적으로 결합시킨다.

[0051] 스위치들(S1O, S2O 및 S3O)은, 스위치 제어 멀티플렉서(340)로부터의 대응하는 제어 신호들에 대한 응답으로, 차지를 캐패시터들(342)로부터 로우 사이드로 전달하기 위해, 캐패시터들(342-1 내지 342-3)을 LDO(346)에 의해 제공되는 로우 사이드 중간-전압(VLS)에 각각 선택적으로 결합시킨다.

[0052] 스위치들(S1X, S2X 및 S3X)은, 스위치 제어 멀티플렉서(340)로부터의 대응하는 제어 신호들에 대한 응답으로, 전압을 승압시키고 차지 펌프의 이득을 셋팅하기 위해, 선택된 캐패시터들(342-1 내지 342-3)을 직렬로 하이 사이드 중간-전압(VHS)에 선택적으로 결합시킨다. 3개의 캐패시터들(342)이 도 3에 도시되지만, 차지 펌프(114)의 다른 이득 값들을 제공하기 위해서 다른 개수의 트랜지스터들이 사용될 수 있다.

[0053] 본원에 기재된 스위치들은 하나 또는 그 초과의 트랜지스터들로서 구현될 수있다.

[0054] 도 4는, 일 실시예에 따른, 전류를 리사이클링하기 위한 프로세스 흐름(400)을 도시하는 단순화된 다이어그램을 도시한다. 402에서, 제 1 입력 전압(Vin)으로부터의 제 1 전류가 제 1 부하(107)에 제공된다. 이 예에서, 제 1 부하(107)의 출력 단자는 전압이 Vs1이다. 404에서, 제 2 전류가 제 2 부하(109)의 입력 단자에 제공된다. 이 예에서, 제 2 부하(109)의 입력 단자는 전압이 Vs2이다. 406에서, 제 3 전류는 제 1 부하(107)의 출력 단자로부터 LDO(104)를 통해 접지로 싱킹된다. 408에서, 제 4 전류가, 제 2 입력 전압으로부터 예를 들어, LDO(102)를 통해 제 2 부하(109)의 입력 단자로 소싱된다. 일부 실시예들에서, 전압(Vs2)은 전압(Vs1)보다 더 크다. 일 실시예에서, 제 2 입력 전압은 제 1 입력 전압과 동일하다. 410에서, 제 3 전류를 감소시키기 위해서, 차지가 차지 펌프(114)에 의해 제 1 부하(107)로부터 제 2 부하(109)로 전달된다. 일 실시예에서, 차지를 전달하는 것은 제 3 전류를 대략 0까지 감소시킨다. 이는, 이때, LDO(104)의 패스 트랜지스터(134)를 효과적으로 턴 오프한다.

[0055] 차지 펌프(114)는 전압(Vs1)과 전압(Vs2)에 기초하여 조정되는 조정가능한 이득을 갖는다. 일 실시예에서, 이득은 전압(Vs1)과 전압(Vs2) 사이의 차에 기초하여 결정된다. 일 실시예에서, 이득은 전압(Vs1)과 전압(Vs2)의 비(Vs2/Vs1)에 기초하여 결정된다. 도 3의 차지 펌프(114)의 이득이 1, 2, 3, 및 4의 값들을 갖기 때문에, 이득이 그 비보다 더 높은 제 1 이용가능한 값일 수 있다.

[0056] 상기 설명은, 특정 실시예들의 양상들이 구현될 수 있는 방법의 예들과 함께 본 개시물의 다양한 실시예들을 예시한다. 상기 예들은 단지 실시예들인 것으로 간주되어서는 안 되며, 다음의 청구 범위에 의해 정의되는 바와 같은 특정 실시예들의 유연성과 이점들을 예시하기 위해 제시된다. 상기 개시물과 다음의 청구범위에 기초하여, 다른 배열들, 실시예들, 구현들 및 등가물들은, 청구범위에 의해 정의되는 바와 같이 본 개시물의 범위를 벗어나지 않고 활용될 수 있다.

Claims

회로로서,
제 1 입력 전압에 연결되는 제 1 부하 회로;
상기 제 1 부하 회로의 출력에 연결되는 전류 싱킹(sinking) 회로;
접지에 연결되는 제 2 부하 회로;
제 2 입력 전압과 상기 제 2 부하 회로의 출력 사이에 연결되는 전류 소싱(sourcing) 회로; 및
상기 전류 소싱 회로를 통과하는 전류를 감소시키기 위해, 전류를 상기 전류 싱킹 회로로부터 상기 전류 소싱 회로의 출력에 제공하기 위한, 상기 제 1 부하 회로의 출력과 상기 제 2 부하 회로의 출력 사이에 연결되는 차지-리사이클링 회로(charge-recycling circuit)를 포함하는, 회로.
제 1 항에 있어서,
상기 차지-리사이클링 회로는 차지 펌프인, 회로.
제 1 항에 있어서,
상기 차지-리사이클링 회로는, 상기 제 1 부하 회로를 통과하는 전류와 동일한 전류를 상기 전류 싱킹 회로로부터 상기 전류 소싱 회로의 출력으로 제공하는, 회로.
제 1 항에 있어서,
상기 전류 싱킹 회로 및 상기 전류 소싱 회로의 각각의 출력들에 연결되는 게이트들을 갖는 캐스코드 트랜지스터들을 포함하는 스위칭 레귤레이터(switching regulator)를 더 포함하는, 회로.
제 1 항에 있어서,
상기 제 1 입력 전압과 접지 사이에 직렬로 연결되는, 제 1 스위칭 트랜지스터, 제 1 캐스코드 트랜지스터, 제 2 캐스코드 트랜지스터, 및 제 2 스위칭 트랜지스터를 포함하는 스위칭 레귤레이터를 더 포함하고, 상기 제 1 스위칭 트랜지스터는 상기 제 1 부하 회로에 연결되는 게이트를 갖고, 상기 제 1 캐스코드 트랜지스터는 상기 전류 싱킹 회로에 연결되는 게이트를 갖고, 상기 제 2 캐스코드 트랜지스터는 상기 전류 소싱 회로에 연결되는 게이트를 갖고, 그리고 상기 제 2 스위칭 트랜지스터는 상기 제 2 부하 회로에 연결되는 게이트를 갖는, 회로.
제 1 항에 있어서,
상기 차지-리사이클링 회로는 상기 제 1 입력 전압에 기초하는 가변 이득을 갖는, 회로.
제 1 항에 있어서,
상기 전류 소싱 회로는 로우 드롭아웃 레귤레이터(low dropout regulator)이고 그리고 상기 전류 싱킹 회로는 로우 드롭아웃 레귤레이터인, 회로.
제 1 항에 있어서,
상기 차지-리사이클링 회로의 타이밍을 제어하기 위한 클락 신호를 제공하기 위해 상기 차지-리사이클링 회로에 연결되는 전압 제어 발진기를 더 포함하는, 회로.
제 8 항에 있어서,
상기 클락 신호는 상기 제 1 입력 전압에 기초하는, 회로.
회로로서,
출력을 갖는 전류 소싱 회로;
출력을 갖는 전류 싱킹 회로;
제 1 제어 신호가 활성인 것에 대한 응답으로 제 1 전압 신호를 제 1 전력 스위칭 디바이스에 연결시키도록 구성되는 제 1 스위치;
제 2 제어 신호에 대한 응답으로 상기 제 1 전력 스위칭 디바이스를 상기 전류 싱킹 회로의 출력에 연결시키도록 구성되는 제 2 스위치 ― 상기 제 1 제어 신호 및 상기 제 2 제어 신호는 비중첩 신호들임 ―;
상기 제 1 제어 신호에 대한 응답으로 상기 전류 소싱 회로의 출력을 제 2 전력 스위칭 디바이스에 연결시키도록 구성되는 제 3 스위치;
상기 제 2 제어 신호에 대한 응답으로 상기 제 2 전력 스위칭 디바이스를 접지에 연결시키도록 구성되는 제 4 스위치; 및
상기 전류 소싱 회로의 출력에 그리고 상기 전류 싱킹 회로의 출력에 연결되는 차지-리사이클링 회로를 포함하고,
상기 차지-리사이클링 회로는 상기 제 2 제어 신호가 활성인 것 그리고 상기 제 1 제어 신호가 비활성인 것에 대한 응답으로 상기 전류 싱킹 회로의 출력으로부터 차지를 수신하고, 그리고 상기 제 1 제어 신호가 활성인 것에 대한 응답으로 상기 전류 소싱 회로의 출력에 차지를 제공하는, 회로.
제 10 항에 있어서,
상기 전류 소싱 회로는 로우 드롭아웃 레귤레이터이고 그리고 상기 전류 싱킹 회로는 로우 드롭아웃 레귤레이터인, 회로.
제 10 항에 있어서,
상기 차지-리사이클링 회로는 상기 제 1 전압 신호에 기초하여 조정되는 조정가능한 이득을 갖는, 회로.
제 10 항에 있어서,
상기 제 1 전력 스위칭 디바이스의 제 1 단자 및 제 2 단자는 각각, 상기 제 1 전압 신호와 제 1 전력 캐스코드 트랜지스터의 제 1 단자에 연결되고, 그리고 상기 제 1 전력 스위칭 디바이스의 게이트는 상기 제 1 스위치 및 상기 제 2 스위치에 연결되고,
상기 제 1 전력 캐스코드 트랜지스터의 제 2 단자는 출력 단자에 연결되고, 그리고 상기 제 1 전력 캐스코드 트랜지스터의 게이트는 상기 전류 싱킹 회로의 출력에 연결되고,
상기 제 2 전력 스위칭 디바이스의 제 1 단자는 접지에 연결되고, 그리고 상기 제 2 전력 스위칭 디바이스의 게이트는 상기 제 3 스위치 및 상기 제 4 스위치에 연결되고, 그리고
제 2 전력 캐스코드 트랜지스터의 제 1 단자 및 제 2 단자는 각각, 상기 출력 단자와 상기 제 2 전력 스위칭 디바이스의 제 2 단자에 연결되고, 그리고 상기 제 2 전력 캐스코드 트랜지스터의 게이트는 상기 전류 소싱 회로의 출력에 연결되는, 회로.
제 10 항에 있어서,
상기 전류 싱킹 회로는 제 2 전압 신호에 연결되는, 회로.
제 14 항에 있어서,
상기 차지-리사이클링 회로는 상기 제 1 전압 신호 및 상기 제 2 전압 신호에 기초하여 조정되는 조정가능한 이득을 갖는, 회로.
방법으로서,
제 1 전류를 제 1 입력 전압으로부터, 제 1 노드에 연결되는 제 1 부하 회로에 제공하는 단계 ― 상기 제 1 노드는 제 1 노드 전압을 가짐 ―;
제 2 전류를 제 2 노드로부터, 접지에 연결되는 제 2 부하 회로에 제공하는 단계;
제 3 전류를 상기 제 1 노드로부터 전류 싱킹 회로를 통해 접지로 싱킹하는 단계;
제 4 전류를 제 2 입력 전압으로부터 상기 제 2 노드로 소싱하는 단계 ― 상기 제 2 노드는 제 2 노드 전압을 갖고, 상기 제 2 노드 전압은 상기 제 1 노드 전압보다 더 큼 ―; 및
상기 제 3 전류를 감소시키기 위해서 상기 제 1 노드로부터 상기 제 2 노드에 차지를 전달하는 단계를 포함하는, 방법.
제 16 항에 있어서,
차지 펌프가 상기 제 1 노드로부터 상기 제 2 노드에 상기 차지를 전달하는, 방법.
제 16 항에 있어서,
상기 제 1 노드로부터 상기 제 2 노드에 차지를 전달하는 것은 상기 제 3 전류를 0까지 감소시키기 위한 것인, 방법.
제 16 항에 있어서,
상기 제 1 노드 및 상기 제 2 노드를 스위칭 레귤레이터의 캐스코드 트랜지스터들의 각각의 게이트들에 연결시키는 단계를 더 포함하는, 방법.
제 16 항에 있어서,
상기 전달되는 차지는 상기 제 1 노드 전압과 상기 제 2 노드 전압 사이의 차이에 기초하여 조정되는, 방법.