KR101704609B1 - 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들 - Google Patents

플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들 Download PDF

Info

Publication number
KR101704609B1
KR101704609B1 KR1020167029485A KR20167029485A KR101704609B1 KR 101704609 B1 KR101704609 B1 KR 101704609B1 KR 1020167029485 A KR1020167029485 A KR 1020167029485A KR 20167029485 A KR20167029485 A KR 20167029485A KR 101704609 B1 KR101704609 B1 KR 101704609B1
Authority
KR
South Korea
Prior art keywords
switching transistor
gate
voltage
coupled
switching
Prior art date
Application number
KR1020167029485A
Other languages
English (en)
Other versions
KR20160130511A (ko
Inventor
세예드 모흐모우드레자 사아다트
춘레이 쉬
청창 창
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160130511A publication Critical patent/KR20160130511A/ko
Application granted granted Critical
Publication of KR101704609B1 publication Critical patent/KR101704609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

제 1 스위칭 트랜지스터(106) 및 제 2 스위칭 트랜지스터(108)를 포함하는 회로가 개시된다. 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터는, 입력 전압(VIN)과 접지 사이에서 직렬로 커플링되고 그리고 스위칭 출력을 제공하기 위한 그들 사이의 공통 노드(스위치 노드)를 갖는다. 제 1 스위칭 회로(120)는, 제 1 스위칭 트랜지스터의 게이트(GP)를 입력 전압 및 제 1 중간-레벨 전압 서플라이(VLS)에 선택적으로 커플링시킨다. 제 2 스위칭 회로(118)는, 제 2 스위칭 트랜지스터의 게이트(GN)를 제 2 중간-레벨 전압 서플라이(VHS) 및 접지에 선택적으로 커플링시킨다. 그에 의해, 차지-리사이클링 회로는, 제 1 중간-레벨 전압 서플라이와 제 2 중간-레벨 전압 서플라이 사이에서 차지를 선택적으로 리사이클링하기 위해, 제 1 스위칭 트랜지스터의 게이트, 제 2 스위칭 트랜지스터의 게이트, 제 1 중간-레벨 전압 서플라이, 및 제 2 중간-레벨 전압 서플라이에 연결된다.

Description

플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들{CHARGE-RECYCLING CIRCUITS INCLUDING SWITCHING POWER STAGES WITH FLOATING RAILS}
관련 출원들
[0001] 본 출원은, “CHARGE-RECYCLING CIRCUITS INCLUDING SWITCHING POWER STAGES WITH FLOATING RAILS”이라는 명칭으로 2014년 4월 24일자로 출원된 미국 출원 제 14/260,733호를 우선권으로 주장하며, 상기 출원의 내용은 모든 목적들을 위해 그 전체가 인용에 의해 본원에 통합된다.
[0002] 본 출원은, “CHARGE-RECYCLING CIRCUITS”이라는 명칭으로 2014년 4월 24일자로 출원된 미국 특허 출원 제 14/260,592호 및 “CHARGE PUMPS HAVING VARIABLE GAIN AND VARIABLE FREQUENCY”이라는 명칭으로 2014년 4월 24일자로 출원된 미국 출원 제 14/260,658호에 관련되며, 이들 출원들은 그 전체가 인용에 의해 본원에 통합된다.
[0003] 본 개시내용은 차지-리사이클링(charge-recycling) 회로들에 관한 것으로, 더 상세하게는, 플로팅 레일(floating rail)들을 갖는 스위칭(switching) 전력 스테이지들을 포함하는 차지-리사이클링 회로들에 관한 것이다.
[0004] 본원에서 달리 표시되지 않으면, 본 섹션에서의 포함에 의해 본 섹션에서 설명되는 접근법들이 종래 기술인 것으로 용인되는 것은 아니다.
[0005] 전력 스테이지들은, 스위치-모드(switched-mode) 전력 서플라이(supply)들의 코어 블록들이며, 각각의 동작 단계 동안 전류 및 전력 흐름을 변경하는데 사용될 수 있다. 전력 스테이지의 내부 손실은 전력 스테이지의 중요 설계 파라미터이며, 전체 전력 변환 효율성을 개선하기 위해서는 최소화되어야 한다.
[0006] 스위치들의 오버-드라이브(over-drive) 전압(또는 게이트-소스 전압 VGS)을 최적화하도록 전력 스테이지의 각각의 전력 스위치를 드라이빙(drive)시키기 위해, 조정된 중간-레일(regulated mid-rail)들(보조 레일들)을 사용하는 것이 매우 일반적이다. 중간-레일들은 종종, LDO(low dropout regulator)들을 사용하여 생성 및 조정된다. 그러나, LDO들은, 특히 패스(pass) 디바이스에 걸친 전압 강하가 높은 경우, 불량한 효율성으로 인해 어려움을 겪는다.
[0007] 본 개시내용은, 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들을 설명한다.
[0008] 일 실시예에서, 회로는 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터를 포함한다. 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터는, 입력 전압과 접지 사이에서 직렬로 커플링되고, 스위칭 출력을 제공하기 위한 그들 사이의 공통 노드를 갖는다. 제 1 스위칭 회로는, 제 1 스위칭 트랜지스터의 게이트를 입력 전압 및 제 1 중간-레벨 전압 서플라이에 선택적으로 커플링시킨다. 제 2 스위칭 회로는, 제 2 스위칭 트랜지스터의 게이트를 제 2 중간-레벨 전압 서플라이 및 접지에 선택적으로 커플링시킨다. 차지-리사이클링 회로는, 제 1 중간-레벨 전압 서플라이와 제 2 중간-레벨 전압 서플라이 사이에서 차지를 선택적으로 리사이클링하기 위해, 제 1 스위칭 트랜지스터의 게이트, 제 2 스위칭 트랜지스터의 게이트, 제 1 중간-레벨 전압 서플라이, 및 제 2 중간-레벨 전압 서플라이에 커플링된다.
[0009] 일 실시예에서, 차지-리사이클링 회로는 제 3 스위칭 회로를 포함한다.
[0010] 일 실시예에서, 제 3 스위칭 회로는, 제 1 스위칭 트랜지스터가 턴 온(turn on)되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터 제 2 중간-레벨 전압 서플라이로 차지를 전달하기 위해, 제 1 스위칭 트랜지스터의 게이트와 제 2 중간-레벨 전압 서플라이 사이에 선택적으로 커플링되는 제 1 스위치를 포함한다. 제 1 스위치는 추가로, 제 2 스위칭 트랜지스터가 턴 온되기 이전에 제 2 스위칭 트랜지스터의 게이트로부터 제 1 중간-레벨 전압 서플라이로 차지를 전달하기 위해, 제 2 스위칭 트랜지스터의 게이트와 제 1 중간-레벨 전압 서플라이 사이에 선택적으로 커플링되는 제 2 스위치를 포함한다.
[0011] 일 실시예에서, 차지-리사이클링 회로는 제 4 스위칭 회로를 포함한다.
[0012] 일 실시예에서, 제 3 스위칭 회로는, 제 1 스위칭 트랜지스터가 턴 온(turn on)되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터 제 2 중간-레벨 전압 서플라이로 차지를 전달하기 위해, 제 1 스위칭 트랜지스터의 게이트와 제 2 중간-레벨 전압 서플라이 사이에 선택적으로 커플링되는 제 1 스위치를 포함한다. 제 4 스위칭 회로는, 제 2 스위칭 트랜지스터가 턴 온되기 이전에 제 2 스위칭 트랜지스터의 게이트로부터 제 1 중간-레벨 전압 서플라이로 차지를 전달하기 위해, 제 2 스위칭 트랜지스터의 게이트와 제 1 중간-레벨 전압 서플라이 사이에 선택적으로 커플링되는 제 2 스위치를 포함한다.
[0013] 일 실시예에서, 차지-리사이클링 회로는, 제 1 스위칭 트랜지스터가 턴 온되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터의 차지를 저장하기 위한 차지 펌프(charge pump)를 포함한다.
[0014] 일 실시예에서, 차지 펌프는, 제 2 스위칭 트랜지스터가 턴 온된 동안 그리고 제 1 스위칭 트랜지스터가 턴 온된 동안, 제 2 중간-레벨 전압 서플라이를 부스팅(boost)한다.
[0015] 일 실시예에서, 차지-리사이클링 회로는, 제 1 스위칭 트랜지스터가 턴 온되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터의 차지를 복수의 커패시터들에 저장하는 차지 펌프를 포함한다.
[0016] 일 실시예에서, 복수의 커패시터들은, 제 2 스위칭 트랜지스터가 턴 온된 동안 그리고 제 1 스위칭 트랜지스터가 턴 온된 동안, 제 1 중간-레벨 전압과 제 2 중간-레벨 전압 서플라이의 전압 사이에서 직렬로 구성된다.
[0017] 일 실시예에서, 제 1 중간-레벨 전압 서플라이는 제 2 중간-레벨 전압 서플라이의 전압보다 더 적은 전압을 갖는다.
[0018] 일 실시예에서, 방법은, 제 1 스위칭 트랜지스터의 게이트를 입력 전압 및 제 1 중간-레벨 전압 서플라이에 선택적으로 커플링시키는 단계; 제 2 스위칭 트랜지스터의 게이트를 제 1 중간-레벨 전압 서플라이 및 접지에 선택적으로 커플링시키는 단계 ― 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터는 입력 전압과 접지 사이에서 직렬로 커플링되고, 스위칭 출력을 제공하기 위한 그들 사이의 공통 노드를 가짐 ―; 제 1 스위칭 트랜지스터의 게이트, 제 2 스위칭 트랜지스터의 게이트, 제 1 중간-레벨 전압 서플라이, 및 제 2 중간-레벨 전압 서플라이 사이에서 차지를 선택적으로 리사이클링하는 단계를 포함한다.
[0019] 일 실시예에서, 방법은 추가로, 제 1 스위칭 트랜지스터가 턴 온되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터 제 2 중간-레벨 전압 서플라이로 차지를 전달하기 위해, 제 1 스위칭 트랜지스터의 게이트를 제 2 중간-레벨 전압 서플라이에 선택적으로 커플링시키는 단계를 포함한다.
[0020] 일 실시예에서, 방법은 추가로, 제 2 스위칭 트랜지스터가 턴 온되기 이전에 제 2 스위칭 트랜지스터의 게이트로부터 제 1 중간-레벨 전압 서플라이로 차지를 전달하기 위해, 제 2 스위칭 트랜지스터의 게이트를 제 1 중간-레벨 전압 서플라이에 선택적으로 커플링시키는 단계를 포함한다.
[0021] 일 실시예에서, 방법은 추가로, 제 1 스위칭 트랜지스터가 턴 온되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터의 차지를 저장하는 단계를 포함한다.
[0022] 일 실시예에서, 방법은 추가로, 제 2 스위칭 트랜지스터가 턴 온된 동안 그리고 제 1 스위칭 트랜지스터가 턴 온된 동안, 저장된 차지를 사용하여 제 2 중간-레벨 전압 서플라이를 부스팅하는 단계를 포함한다.
[0023] 일 실시예에서, 방법은 추가로, 제 1 스위칭 트랜지스터가 턴 온되기 이전에 제 1 스위칭 트랜지스터의 게이트로부터의 차지를 복수의 커패시터들에 저장하는 단계를 포함한다.
[0024] 일 실시예에서, 방법은 추가로, 제 2 스위칭 트랜지스터가 턴 온된 동안 그리고 제 1 스위칭 트랜지스터가 턴 온된 동안, 제 1 중간-레벨 전압과 제 2 중간-레벨 전압 서플라이의 전압 사이에서 커패시터들을 직렬로 커플링시키는 단계를 포함한다.
[0025] 일 실시예에서, 방법은 추가로, 제 2 중간-레벨 전압 서플라이의 전압보다 더 적은 전압을 갖는 제 1 중간-레벨 전압 서플라이를 포함한다.
[0026] 다음의 상세한 설명 및 첨부된 도면들은, 본 개시내용의 속성 및 이점들에 대한 더 완전한 이해를 제공한다.
[0027] 후속하는 설명 및 특히 도면들에 대한 설명에 관하여, 도시된 상세한 사항들은 예시적인 설명의 목적들을 위한 예들을 나타내며, 본 개시내용의 개념적 양상들 및 원리들의 설명을 제공하기 위해 제시된다는 것이 강조된다. 이와 관련하여, 본 개시내용의 기본적인 이해를 위해 필요한 것 이상으로 구현 세부사항들을 도시하려는 어떠한 시도도 이루어지지 않는다. 후속하는 설명은, 도면들과 함께, 본 개시에 따른 실시예들이 어떻게 실시될 수도 있는지를 당업자들에게 명백하게 한다. 첨부된 도면들은 다음과 같다.
[0028] 도 1은 실시예에 따른 차지-리사이클링 회로를 예시하는 블록도이다.
[0029] 도 2는 다른 실시예에 따른 차지-리사이클링 회로를 예시하는 블록도이다.
[0030] 도 3은 또 다른 실시예에 따른 차지-리사이클링 회로를 예시하는 블록도이다.
[0031] 도 4는 실시예에 따른, 전류를 리사이클링하기 위한 프로세스 흐름을 예시하는 간략화된 도면을 예시한다.
[0032] 다음의 설명에서, 설명의 목적들을 위해, 본 개시내용의 철저한 이해를 제공하기 위한 다수의 예들 및 특정한 세부사항들이 기재된다. 그러나, 청구항들에서 표현된 바와 같은 본 개시내용은, 이들 예들에서의 특성들 중 일부 또는 그 전부를 단독으로 또는 아래에서 설명되는 다른 특성들과 결합하여 포함할 수도 있고, 본원에 설명된 특성들 및 개념들의 변형들 및 등가물들을 더 포함할 수도 있음이 당업자에게 명백할 것이다.
[0033] 도 1은 실시예에 따른 차지-리사이클링 회로(100)를 예시하는 블록도이다. 차지-리사이클링 회로(100)는, 복수의 LDO(low dropout regulator)들(102 및 104), 하이 사이드(high side) 스위칭 트랜지스터(106), 로우 사이드(low side) 스위칭 트랜지스터(108), 및 복수의 스위치들(110, 112, 114, 116, 118, 및 120)을 포함한다.
[0034] 서플라이 전압 VDD에 대한 응답으로, 전압 제어형 오실레이터(VCO; voltage controlled oscillator)(도시되지 않음) 또는 다른 클록 생성기는, 이러한 예에서는 100 MHz에서 구동하는 비-중첩(non-overlapping) 클록들인 클록
Figure 112016102583651-pct00001
1, 클록
Figure 112016102583651-pct00002
2, 클록
Figure 112016102583651-pct00003
3, 및 클록
Figure 112016102583651-pct00004
4를 생성한다. 도 1에 도시된 바와 같이, 클록
Figure 112016102583651-pct00005
3 및 클록
Figure 112016102583651-pct00006
4는, 클록
Figure 112016102583651-pct00007
1 및 클록
Figure 112016102583651-pct00008
2보다 더 짧은 펄스 폭을 갖는다. 클록
Figure 112016102583651-pct00009
1은 스위치들(110 및 114)에 대한 제어 신호들에 대해 사용된다. 클록
Figure 112016102583651-pct00010
2는 스위치들(112 및 116)에 대한 제어 신호들에 대해 사용된다. 클록
Figure 112016102583651-pct00011
3은 스위치(118)에 대한 제어 신호들에 대해 사용된다. 클록
Figure 112016102583651-pct00012
4는 스위치(120)에 대한 제어 신호들에 대해 사용된다.
[0035] 하이 사이드 스위칭 트랜지스터(106) 및 로우 사이드 스위칭 트랜지스터(108)는 입력 전압 Vin과 접지 사이에서 직렬로 커플링되고, 벅(buck) 변환기와 같은 스위칭 조정기(도시되지 않음)에 대한 스위치 드라이버를 형성한다. 트랜지스터들(106 및 108) 간의 스위치 출력 노드는, 예를 들어, 스위칭 조정기를 제어하기 위한 스위칭 출력 신호를 제공한다. LDO(102)는, 하이 사이드 기준 전압(VREF-HS)에 대한 응답으로 하이 사이드 중간-전압(VHS)을 생성한다. LDO(102)는, 연산 증폭기(operational amplifier)(132) 및 패스 트랜지스터(134)를 포함한다. LDO(104)는, 로우 사이드 기준 전압(VREF-LS)에 대한 응답으로 로우 사이드 중간-전압(VLS)을 생성한다. LDO(104)는, 연산 증폭기(142) 및 패스 트랜지스터(144)를 포함한다.
[0036] 이러한 예에서, 하이 사이드 중간-전압(VHS)은 약 0.4 - 0.8 V 사이에 있고, 로우 사이드 중간-전압(VLS)을 1.2 V에 가깝게 유지하도록 로우 사이드 중간-전압(VLS)에 차지를 출력한다. 이러한 예에서, 입력 전압 Vin은, 1.6 - 2 V에서 변할 수 있는 전력 서플라이 Vdd와 동일하다.
[0037] 입력 전압 Vin과 하이 사이드 중간-전압(VHS) 사이에 커플링되는 스위치들(110 및 112)은, 하이 사이드 스위치에서의 스위치들이다. 로우 사이드 중간 전압(VLS)과 접지 사이에 커플링되는 스위치들(114 및 116)은, 로우 사이드 스위치에서의 스위치들이다.
[0038] 하이 사이드 스위치 상에서, 스위치(110)는, 제 1 제어 신호(클록
Figure 112016102583651-pct00013
1)(예컨대, 액티브(active) 상태 또는 온(on) 상태가 됨)에 대한 응답으로 하이 사이드 스위칭 트랜지스터(106)의 게이트 및 스위치(112)를 입력 전압 Vin에 선택적으로 커플링시킨다. 스위치(112)는, 제 2 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00014
2)에 대한 응답으로 하이 사이드 스위칭 트랜지스터(106)의 게이트를 LDO(102)의 출력에 선택적으로 커플링시킨다.
[0039] 로우 사이드 스위치 상에서, 스위치(116)는, 제 2 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00015
2)에 대한 응답으로 로우 사이드 스위칭 트랜지스터(108)의 게이트를 접지에 선택적으로 커플링시킨다. 스위치(114)는, 제 1 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00016
1)에 대한 응답으로 로우 사이드 스위칭 트랜지스터(108)의 게이트를 LDO(104)의 출력에 선택적으로 커플링시킨다.
[0040] 스위치(118)는, 제 3 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00017
3)에 대한 응답으로, LDO(102)의 출력을 로우 사이드 스위칭 트랜지스터(108)의 게이트에 선택적으로 커플링시킨다. 스위치(120)는, 제 4 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00018
4)에 대한 응답으로, LDO(104)의 출력을 하이 사이드 스위칭 트랜지스터(106)의 게이트에 선택적으로 커플링시킨다.
[0041] 도 1에 도시된 바와 같이, 클록들은, 클록
Figure 112016102583651-pct00019
3, 클록
Figure 112016102583651-pct00020
1, 클록
Figure 112016102583651-pct00021
4, 및 클록
Figure 112016102583651-pct00022
2의 시퀀스로 발생한다. 스위치(118)는 스위치들(110 및 114)이 개방 및 폐쇄되기 이전에 폐쇄 및 개방되고, 스위치(120)는 스위치들(112 및 116)이 개방 및 폐쇄되기 이전에 폐쇄 및 개방되는 그러한 식이다. 클록들의 비-중첩은, 대응하는 스위치들의 폐쇄 및 개방에 대한 “접속전 단절(break before make)”을 제공한다.
[0042] 로우 사이드를 턴 온시키는 것은 2개의 단계들로 이루어진다. 먼저, 로우 사이드 스위칭 트랜지스터(108)의 게이트 상의 전압이 하이 사이드 중간-전압(VHS)으로 풀 업(pull up)되고, 이러한 예에서는 0.6 V이다. 둘째로, 로우 사이드 스위칭 트랜지스터(108)의 게이트 상의 전압이 로우 사이드 중간-전압(VLS)으로 풀 업되고, 이러한 예에서는 1.2 V이다. 클록
Figure 112016102583651-pct00023
3 및 클록
Figure 112016102583651-pct00024
1 동안, 로우 사이드는 온이다. 클록
Figure 112016102583651-pct00025
3은 스위치(118)를 폐쇄하여 로우 사이드 스위칭 트랜지스터(108)의 게이트를 LDO(102)의 출력의 하이 사이드 중간-전압(VHS)(예컨대, 0.6 V)으로 풀 업시킨다. 클록
Figure 112016102583651-pct00026
1은 스위치(114)를 폐쇄하여 로우 사이드 스위칭 트랜지스터(108)의 게이트를 로우 사이드 중간-전압(VLS)(예컨대, 1.2 V)으로 풀링(pull)함으로써 로우 사이드 스위칭 트랜지스터(108)를 턴 온시킨다. 또한, 클록
Figure 112016102583651-pct00027
1은 스위치(110)를 폐쇄하여 하이 사이드 스위칭 트랜지스터(106)의 게이트를 입력 전압 Vin으로 풀링함으로써 하이 사이드 스위칭 트랜지스터(106)를 턴 오프(turn off)시킨다.
[0043] 하이 사이드를 턴 온시키는 것은 2개의 단계들로 이루어진다. 먼저, 하이 사이드 스위칭 트랜지스터(106)의 게이트 상의 전압이 입력 전압 Vin(이러한 예에서는 1.8 V임)으로부터 로우 사이드 중간-전압(VLS)(이러한 예에서는 1.2 V임)으로 풀 다운(pull down)된다. 둘째로, 하이 사이드 스위칭 트랜지스터(106)의 게이트 상의 전압이 하이 사이드 중간-전압(VHS)으로 풀 다운되고, 이러한 예에서는 0.6 V 이다. 클록
Figure 112016102583651-pct00028
4 및 클록
Figure 112016102583651-pct00029
2 동안, 하이 사이드는 온이다. 클록
Figure 112016102583651-pct00030
4는 스위치(120)를 폐쇄하여 하이 사이드 스위칭 트랜지스터(106)의 게이트를 LDO(104)의 출력의 로우 사이드 중간-전압(VLS)(예컨대, 1.2 V)으로 풀 다운시키며, 이러한 예에서는 1.2 V이다. 클록
Figure 112016102583651-pct00031
2는 스위치(112)를 폐쇄하여 하이 사이드 스위칭 트랜지스터(106)의 게이트를 하이 사이드 중간-전압(VHS)(예컨대, 0.6 V)으로 풀 다운시킴으로써 하이 사이드 스위칭 트랜지스터(106)를 턴 온시킨다. 또한, 클록
Figure 112016102583651-pct00032
2는 스위치(116)를 폐쇄하여 로우 사이드 스위칭 트랜지스터(108)의 게이트를 접지로 풀링함으로써 로우 사이드 스위칭 트랜지스터(108)를 턴 오프시킨다.
[0044] 클록
Figure 112016102583651-pct00033
3 및 클록
Figure 112016102583651-pct00034
4 동안, LDO들(102 및 104)에서 소산되었을 차지 및 전류는 리사이클링된다. 이것은, LDO들(102 및 104)의 전력 소모를 감소시키고, 전력 스테이지의 전체 효율성을 증가시킨다.
[0045] 차징-리사이클링 회로(100)는 LDO(102)와 LDO(104) 사이에 전류를 커플링시킨다. LDO 출력 전압을 유지시키는 것은, 때로는 부가적인 전류를 요구할 수 있으며, 이는 통상적으로 LDO(102 또는 104)를 통해 제공되어 에너지 손실을 야기한다. 일 실시예에서, LDO(102 또는 104) 중 하나에 의해 요구되는 전류에서의 변화들은, 스위치들(118 또는 120)에 의해 LDO(102 또는 104)로부터 제공될 수 있음으로써, LDO들(102, 104) 중 하나 또는 둘 모두에 통하는 전류가 감소되며, 그에 의해 전력 손실이 감소된다. 이거은 차지 리사이클링으로서 지칭된다.
[0046] 도 2는 실시예에 따른 차지-리사이클링 회로(200)를 예시하는 블록도이다. 차지-리사이클링 회로(200)는, 스위칭 드라이버(210), 하이 사이드 버퍼 회로(214), 및 로우 사이드 버퍼 회로(216), 하이 사이드 중간-전압 소스(244), 및 로우 사이드 중간-전압 소스(246)를 포함한다.
[0047] 스위칭 드라이버(210)는, 하이 사이드 스위칭 전력 트랜지스터(220), 로우 사이드 스위칭 전력 트랜지스터(228), 하이 사이드 캐스코드(cascode) 트랜지스터(224), 및 로우 사이드 캐스코드 트랜지스터(226)를 포함한다. 스위칭 드라이버(210)는 벅 변환기에 대한 스위칭 드라이버일 수 있다. 캐스코드 트랜지스터들(224 및 226)은 각각, 스위칭 전력 트랜지스터들(220 및 228) 각각에 걸친 전압 강하를 감소시키기 위한 하이 사이드 및 로우 사이드 캐스코드 트랜지스터들이다. 하이 사이드 중간-전압 소스(244) 및 로우 사이드 중간-전압 소스(246)는 각각, 캐스코드 트랜지스터(224) 및 캐스코드 트랜지스터(226) 각각에 대한 대략적으로 일정한 게이트 드라이브 전압들로서, 하이 사이드 중간-전압(VHS) 및 로우 사이드 중간-전압(VLS)을 제공한다. 이러한 예에서, 로우 사이드 중간-전압(VLS)은 하이 사이드 중간-전압(VHS)보다 더 크다. 일 실시예에서, 하이 사이드 중간-전압 소스(244)는 LDO(102)일 수 있고, 로우 사이드 중간-전압 소스(246)는 LDO(104)일 수 있다. 이러한 예에서, 하이 사이드 중간-전압 소스(244)의 로드(load)는 하이 사이드 버퍼 회로(214)이다. 부가적으로, 하이 사이드 중간-전압 소스(244)는 하이 사이드 드라이버에 대한 낮은 서플라이 전압으로서 사용될 수 있는데, 이는 하이 사이드 스위칭 전력 트랜지스터(220)에 대한 스위칭 신호들을 생성한다. 따라서, 하이 사이드 드라이버는 하이 사이드 중간-전압 소스(244)에 대한 로드이다.
[0048] 유사한 어레인지먼트가 로우 사이드에 대해 사용된다. 이러한 예에서, 로우 사이드 중간-전압 소스(246)의 로드는 로우 사이드 버퍼 회로(216)이다. 부가적으로, 로우 사이드 중간-전압 소스(246)는 로우 사이드 드라이버에 대한 낮은 서플라이 전압으로서 사용될 수 있는데, 이는 로우 사이드 스위칭 전력 트랜지스터(228)에 대한 스위칭 신호들을 생성한다. 따라서, 로우 사이드 드라이버는 로우 사이드 중간-전압 소스(246)에 대한 로드이다. 버퍼 회로들(214 및 216)은, 스위칭 드라이버(210)를 드라이빙하기 위한 사전-드라이버 회로(pre-driver circuit)들(도시되지 않음)로부터 사전-전력 스테이지 전압(pre-power stage voltage)들 VpreP 및 VpreN을 각각 수신한다. 스위치들(도 2에 도시되지 않으며, 도 1 및 도 3과 함께 설명됨)은, 하이 사이드 스위칭 전력 트랜지스터(220)와 로우 사이드 스위칭 전력 트랜지스터(228) 사이에 차지 리사이클링을 위한 커플링을 제공한다.
[0049] 도 3은 실시예에 따른 차지-리사이클링 회로(300)를 예시하는 상세한 회로이다. 차지-리사이클링 회로(300)는, LDO(low dropout regulator)들(102 및 104), 하이 사이드 스위칭 트랜지스터(106), 로우 사이드 스위칭 트랜지스터(108), 복수의 스위치들(110, 112, 114, 및 116), 및 차지 펌프(302)를 포함한다. 차지 펌프(302)는, 복수의 커패시터들(312-1 및 312-2) 및 복수의 스위치들(314-1, 314-2, 316-1, 316-2, 318-1 및 318-2)을 포함한다.
[0050] 차지-리사이클링 회로(300)는 도 2의 스위칭 드라이버(210)에 대해 사용될 수 있다. 차지-리사이클링 회로(300)는 차지-리사이클링 회로(100)와 유사한데, 이는, 전력 스위치 트랜지스터들(106 및 108) 상의 2-레벨(bi-level) 게이트 신호들을 3-레벨(tri-level) 신호들로 변경한다. 몇몇 경우들에서, 3-레벨 게이트 신호들은 스위칭 전환(transition)을 둔화시키며, 몇몇 애플리케이션들에 대해서는 적절하지 않을 수 있다. 하이 사이드를 스위치 온(switch on)하기 이전에, 차지 펌프(302)는, 게이트를 하이 사이드 중간-전압(VHS)으로 디스차징(discharge)하는 동시에 커패시터들(312)을 차징시키기 위해, 하이 사이드 스위칭 트랜지스터(106)의 게이트를 커패시터들(312)에 커플링시킨다.
[0051] 입력 전압 Vin과 하이 사이드 중간-전압(VHS) 사이에 커플링되는 스위치들(110 및 112)은, 하이 사이드 드라이버에서의 스위치들이다. 로우 사이드 중간 전압(VLS)과 접지 사이에 커플링되는 스위치들(114 및 116)은, 로우 사이드 드라이버에서의 스위치들이다.
[0052] 도 3에 도시된 바와 같이, 클록
Figure 112016102583651-pct00035
1은 로우 사이드 스위칭을 제어하고, 클록
Figure 112016102583651-pct00036
2는 하이 사이드 스위칭 동안 로우 사이드 드라이버를 제어한다. 클록
Figure 112016102583651-pct00037
3은 하이 사이드 드라이버의 디스차지를 제어한다. 클록
Figure 112016102583651-pct00038
4는 하이 사이드 스위칭을 제어한다. 로우 사이드 드라이버에 대한 차지 리사이클링 동안, 클록
Figure 112016102583651-pct00039
5 및 클록
Figure 112016102583651-pct00040
3은 차지 전달을 위해 차지 펌프(302)를 제어한다. 클록
Figure 112016102583651-pct00041
1, 클록
Figure 112016102583651-pct00042
2, 클록
Figure 112016102583651-pct00043
3, 클록
Figure 112016102583651-pct00044
4, 및 클록
Figure 112016102583651-pct00045
5는, 스위치들(110, 112, 114, 및 116)에 대한 제어 신호들 및 차지 펌프(302)의 타이밍에 대해 사용된다.
[0053] 하이 사이드 드라이버 상에서, 스위치(110)는, 제 1 제어 신호(클록
Figure 112016102583651-pct00046
1)(예컨대, 액티브 상태 또는 온 상태가 됨)에 대한 응답으로 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트 및 스위치(112)를 입력 전압 Vin에 선택적으로 커플링시킨다. 스위치(112)는, 제 4 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00047
4)에 대한 응답으로 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트를 LDO(102)의 출력에 선택적으로 커플링시킨다.
[0054] 로우 사이드 드라이버 상에서, 스위치(116)는, 제 2 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00048
2)에 대한 응답으로 로우 사이드 스위칭 전력 트랜지스터(108)의 게이트를 접지에 선택적으로 커플링시킨다. 스위치(114)는, 제 1 제어 신호(예컨대, 액티브 상태 또는 온 상태가 됨)(클록
Figure 112016102583651-pct00049
1)에 대한 응답으로 로우 사이드 스위칭 전력 트랜지스터(108)의 게이트를 LDO(104)의 출력에 선택적으로 커플링시킨다.
[0055] 클록
Figure 112016102583651-pct00050
1 동안, 로우 사이드는 온이고 하이 사이드는 오프이다. 클록
Figure 112016102583651-pct00051
1은, 스위치(110)를 폐쇄하여, 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트를 입력 전압 Vin으로 풀링함으로써 하이 사이드 스위칭 전력 트랜지스터(106)를 턴 오프시키고, 로우 사이드 스위칭 전력 트랜지스터(108)의 게이트를 로우 사이드 중간-전압(VLS)으로 풀링함으로써 로우 사이드 스위칭 전력 트랜지스터(108)를 턴 온시킨다.
[0056] 클록
Figure 112016102583651-pct00052
2 동안, 하이 사이드는 온이고 로우 사이드는 오프이다. 클록
Figure 112016102583651-pct00053
2는 스위치(116)를 폐쇄하여 로우 사이드 스위칭 전력 트랜지스터(108)의 게이트를 접지로 풀링함으로써 로우 사이드 스위칭 전력 트랜지스터(108)를 턴 오프시킨다. 위에 언급된 바와 같이, 클록
Figure 112016102583651-pct00054
4로 하이 사이드를 턴 온시키기 이전에, 클록
Figure 112016102583651-pct00055
3이 차지 펌프(302)에 제공되어 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트를 디스차징시킨다. 스위치들(314-1 및 314-2)은 각각, 대응하는 제어 신호들(클록
Figure 112016102583651-pct00056
3)에 대한 응답으로, 커패시터들(312-1 내지 312-2)을 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트에 선택적으로 커플링시킴으로써 게이트를 커패시터들(312)로 디스차징시킨다. 스위치들(316-1 및 316-2)은 각각, 커패시터들(312)의 차징 동안, 대응하는 제어 신호들(클록
Figure 112016102583651-pct00057
3)에 대한 응답으로 커패시터들(312-1 내지 312-2)을 접지에 선택적으로 커플링시킨다. 클록
Figure 112016102583651-pct00058
3은 스위치들(314 및 316)을 개방시킨다. 클록
Figure 112016102583651-pct00059
4는, 클록
Figure 112016102583651-pct00060
2의 지속기간 동안, 스위치(112)를 폐쇄하여 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트를 하이 사이드 중간-전압(VHS)으로 풀링함으로써 하이 사이드 스위칭 전력 트랜지스터(106)를 턴 온시킨다.
[0057] 클록
Figure 112016102583651-pct00061
1 동안, 로우 사이드가 온인 경우, 로우 사이드 드라이버에 차지 리사이클링이 제공되며, 클록
Figure 112016102583651-pct00062
5가 차지 전달을 위해 차지 펌프(302)를 제어한다. 클록
Figure 112016102583651-pct00063
5는, 스위치들(318)을 폐쇄하여 LDO(102)의 출력을 LDO(104)의 출력에 커플링시킴으로써 차지를 커패시터들(312)로부터 로우-사이드 레일(로우 사이드 중간 전압(VLS))에 전달한다. 클록
Figure 112016102583651-pct00064
1 및 클록
Figure 112016102583651-pct00065
5는 로우 사이드 상에서 중첩된다.
[0058] 클록
Figure 112016102583651-pct00066
2 동안, 하이 사이드가 온인 경우, 위에 설명된 바와 같이, 클록
Figure 112016102583651-pct00067
3은 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트 상의 차지를 커패시터들(312)로 디스차징한다. 클록
Figure 112016102583651-pct00068
5는, 스위치들(318)을 폐쇄하여 LDO(102)의 출력을 LDO(104)의 출력에 커플링시킴으로써 차지를 커패시터들(312)로부터 로우-사이드 레일(로우 사이드 중간 전압(VLS))에 전달한다. 클록
Figure 112016102583651-pct00069
4 및 클록
Figure 112016102583651-pct00070
5는 하이 사이드 상에서 중첩된다.
[0059] 다양한 실시예들에서, 로우 사이드 스위칭 동안과 유사한 방식으로 하이 사이드 중간-전압(VHS)의 게이트로부터 차지-리사이클링을 제공하기 위해, 로우 사이드 스위칭 트랜지스터(108)의 게이트와 접지 사이에 스위칭가능 커패시터 회로가 커플링될 수 있다.
[0060] 본원에 설명되는 스위치들은 하나 또는 그 초과의 트랜지스터들로서 구현될 수 있다. 제어기 또는 상태 머신(도시되지 않음)이 본원에 설명되는 스위치들을 제어할 수 있다.
[0061] 차지-리사이클링 회로들(100, 200, 300)의 출력들은 스위칭 조정기들에 커플링될 수 있다.
[0062] 도 4는 실시예에 따른, 전류를 리사이클링하기 위한 프로세스 흐름(400)을 예시하는 간략화된 도면을 예시한다. (402)에서, 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트는, 비-중첩 클록들에 의해 스위치(112)를 통해 하이 사이드 중간-레벨 전압 서플라이(VHS)에 선택적으로 커플링되고 그리고 스위치(110)를 통해 입력 전압 VIN에 선택적으로 커플링된다. (404)에서, 로우 사이드 스위칭 전력 트랜지스터(108)의 게이트는, 비-중첩 클록들에 의해 스위치(116)를 통해 접지에 선택적으로 커플링되고 그리고 스위치(114)를 통해 로우 사이드 중간-레벨 전압 서플라이(VLS)에 선택적으로 커플링된다. (406)에서, 차지는, 하이 사이드 스위칭 전력 트랜지스터(106)의 게이트, 로우 사이드 스위칭 전력 트랜지스터(108)의 게이트, 하이 사이드 중간-레벨 전압 서플라이(VHS), 및 로우 사이드 중간-레벨 전압 서플라이(VLS) 사이에서 선택적으로 리사이클링된다.
[0063] 위의 설명은, 본 개시내용의 다양한 실시예들과 함께 특정한 실시예들의 양상들이 어떻게 구현될 수 있는지의 예들을 예시한다. 위의 예들은, 유일한 실시예들인 것으로 간주되어서는 안되며, 다음의 청구항들에 의해 정의되는 바와 같은 특정한 실시예들의 유연성 및 이점들을 예시하도록 제시된다. 위의 개시내용 및 다음의 청구항들에 기초하여, 다른 어레인지먼트들, 실시예들, 구현들, 및 등가물들이, 청구항들에 의해 정의되는 바와 같은 본 개시내용의 범위를 벗어남이 없이 이용될 수도 있다.

Claims (31)

  1. 회로로서,
    제 1 스위칭 트랜지스터;
    제 2 스위칭 트랜지스터 ― 상기 제 1 스위칭 트랜지스터 및 상기 제 2 스위칭 트랜지스터는, 입력 전압과 접지 사이에 직렬로 커플링되고 그리고 스위칭 출력을 제공하기 위한 상기 제 1 스위칭 트랜지스터와 상기 제 2 스위칭 트랜지스터 사이의 공통 노드를 가짐 ―;
    상기 제 1 스위칭 트랜지스터의 게이트를 상기 입력 전압 및 제 1 중간-레벨 전압 서플라이(mid-level voltage supply)에 선택적으로 커플링시키기 위한 제 1 스위칭 회로;
    상기 제 2 스위칭 트랜지스터의 게이트를 제 2 중간-레벨 전압 서플라이 및 접지에 선택적으로 커플링시키기 위한 제 2 스위칭 회로; 및
    상기 제 1 중간-레벨 전압 서플라이와 상기 제 2 중간-레벨 전압 서플라이 사이에서 차지(charge)를 선택적으로 리사이클링(recycle)하기 위해, 상기 제 1 스위칭 트랜지스터의 게이트, 상기 제 2 스위칭 트랜지스터의 게이트, 상기 제 1 중간-레벨 전압 서플라이, 및 상기 제 2 중간-레벨 전압 서플라이에 커플링되는 차지-리사이클링 회로를 포함하는, 회로.
  2. 제 1 항에 있어서,
    상기 차지-리사이클링 회로는,
    상기 제 1 스위칭 트랜지스터의 게이트 및 상기 제 2 중간-레벨 전압 서플라이를 선택적으로 커플링시키기 위한 제 1 스위치, 및
    상기 제 2 스위칭 트랜지스터의 게이트 및 상기 제 1 중간-레벨 전압 서플라이를 선택적으로 커플링시키기 위한 제 2 스위치
    를 포함하는, 회로.
  3. 제 1 항에 있어서,
    상기 제 1 스위칭 회로는,
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 입력 전압 사이에 커플링되는 제 1 스위치, 및
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 제 1 중간-레벨 전압 서플라이 사이에 커플링되는 제 2 스위치
    를 포함하는, 회로.
  4. 제 1 항에 있어서,
    상기 제 2 스위칭 회로는,
    상기 제 2 스위칭 트랜지스터의 게이트와 접지 사이에 커플링되는 제 1 스위치, 및
    상기 제 2 스위칭 트랜지스터의 게이트와 상기 제 2 중간-레벨 전압 서플라이 사이에 커플링되는 제 2 스위치
    를 포함하는, 회로.
  5. 제 1 항에 있어서,
    제 1 시간 기간 동안, 상기 제 1 스위칭 트랜지스터의 게이트는 상기 입력 전압에 커플링되고 그리고 상기 제 2 스위칭 트랜지스터의 게이트는 상기 제 2 중간-레벨 전압 서플라이에 커플링되고,
    상기 제 1 시간 기간에 후속하는 제 2 시간 기간 동안, 상기 제 1 스위칭 트랜지스터의 게이트는 상기 제 2 중간-레벨 전압 서플라이에 커플링되고,
    상기 제 2 시간 기간에 후속하는 제 3 시간 기간 동안, 상기 제 1 스위칭 트랜지스터의 게이트는 상기 제 1 중간-레벨 전압 서플라이에 커플링되고 그리고 상기 제 2 스위칭 트랜지스터의 게이트는 접지에 커플링되고, 그리고
    상기 제 3 시간 기간에 후속하는 제 4 시간 기간 동안, 상기 제 2 스위칭 트랜지스터의 게이트는 상기 제 1 중간-레벨 전압 서플라이에 커플링되며,
    상기 제 1 중간-레벨 전압 서플라이는 상기 제 2 중간-레벨 전압 서플라이보다 더 작고, 상기 제 1 시간 기간은 상기 제 4 시간 기간에 후속하는, 회로.
  6. 제 1 항에 있어서,
    상기 제 1 스위칭 트랜지스터를 턴 온(turn on)시키는 것은, 복수의 전압들에, 상기 제 1 스위칭 트랜지스터의 게이트를 대응하는 복수의 시간 기간들에 걸쳐 커플링시키는 것을 포함하는, 회로.
  7. 제 1 항에 있어서,
    상기 제 2 스위칭 트랜지스터를 턴 온시키는 것은, 복수의 전압들에, 상기 제 2 스위칭 트랜지스터의 게이트를 대응하는 복수의 시간 기간들에 걸쳐 커플링시키는 것을 포함하는, 회로.
  8. 제 1 항에 있어서,
    상기 제 1 중간-레벨 전압 서플라이는 상기 제 2 중간-레벨 전압 서플라이의 전압보다 더 작은 전압을 갖는, 회로.
  9. 방법으로서,
    제 1 스위칭 트랜지스터의 게이트를 입력 전압 및 제 1 중간-레벨 전압 서플라이에 선택적으로 커플링시키는 단계;
    제 2 스위칭 트랜지스터의 게이트를 제 2 중간-레벨 전압 서플라이 및 접지에 선택적으로 커플링시키는 단계 ― 상기 제 1 스위칭 트랜지스터 및 상기 제 2 스위칭 트랜지스터는, 상기 입력 전압과 접지 사이에 직렬로 커플링되고 그리고 스위칭 출력을 제공하기 위한 상기 제 1 스위칭 트랜지스터와 상기 제 2 스위칭 트랜지스터 사이의 공통 노드를 가짐 ―; 및
    상기 제 1 스위칭 트랜지스터의 게이트, 상기 제 2 스위칭 트랜지스터의 게이트, 상기 제 1 중간-레벨 전압 서플라이, 및 상기 제 2 중간-레벨 전압 서플라이 사이에서 차지를 선택적으로 리사이클링하는 단계를 포함하는, 방법.
  10. 제 9 항에 있어서,
    상기 제 1 스위칭 트랜지스터의 게이트를 상기 제 2 중간-레벨 전압 서플라이에 선택적으로 커플링시키는 단계를 더 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 제 2 스위칭 트랜지스터의 게이트를 상기 제 1 중간-레벨 전압 서플라이에 선택적으로 커플링시키는 단계를 더 포함하는, 방법.
  12. 제 9 항에 있어서,
    제 1 시간 기간 동안, 상기 제 1 스위칭 트랜지스터의 게이트는 상기 입력 전압에 커플링되고 그리고 상기 제 2 스위칭 트랜지스터의 게이트는 상기 제 2 중간-레벨 전압 서플라이에 커플링되고,
    상기 제 1 시간 기간에 후속하는 제 2 시간 기간 동안, 상기 제 1 스위칭 트랜지스터의 게이트는 상기 제 2 중간-레벨 전압 서플라이에 커플링되고,
    상기 제 2 시간 기간에 후속하는 제 3 시간 기간 동안, 상기 제 1 스위칭 트랜지스터의 게이트는 상기 제 1 중간-레벨 전압 서플라이에 커플링되고 그리고 상기 제 2 스위칭 트랜지스터의 게이트는 접지에 커플링되고, 그리고
    상기 제 3 시간 기간에 후속하는 제 4 시간 기간 동안, 상기 제 2 스위칭 트랜지스터의 게이트는 상기 제 1 중간-레벨 전압 서플라이에 커플링되며,
    상기 제 1 중간-레벨 전압 서플라이는 상기 제 2 중간-레벨 전압 서플라이보다 더 작고, 상기 제 1 시간 기간은 상기 제 4 시간 기간에 후속하는, 방법.
  13. 제 9 항에 있어서,
    상기 제 1 스위칭 트랜지스터를 턴 온시키는 것은, 복수의 전압들에, 상기 제 1 스위칭 트랜지스터의 게이트를 대응하는 복수의 시간 기간들에 걸쳐 커플링시키는 것을 포함하는, 방법.
  14. 제 9 항에 있어서,
    상기 제 2 스위칭 트랜지스터를 턴 온시키는 것은, 복수의 전압들에, 상기 제 1 스위칭 트랜지스터의 게이트를 대응하는 복수의 시간 기간들에 걸쳐 커플링시키는 것을 포함하는, 방법.
  15. 제 9 항에 있어서,
    상기 제 1 중간-레벨 전압 서플라이는 상기 제 2 중간-레벨 전압 서플라이의 전압보다 더 작은 전압을 갖는, 방법.
  16. 회로로서,
    제 1 스위칭 트랜지스터;
    제 2 스위칭 트랜지스터 ― 상기 제 1 스위칭 트랜지스터 및 상기 제 2 스위칭 트랜지스터는, 입력 전압 단자와 기준 전압 단자 사이에서 직렬로 구성되고 그리고 상기 제 1 스위칭 트랜지스터와 상기 제 2 스위칭 트랜지스터 사이에 스위칭 노드를 형성함 ―;
    제 1 전압 소스 ― 상기 제 1 스위칭 트랜지스터의 게이트는 상기 입력 전압 단자와 상기 제 1 전압 소스 사이에서 선택적으로 커플링됨 ―;
    제 2 전압 소스 ― 상기 제 2 스위칭 트랜지스터의 게이트는 상기 제 2 전압 소스와 상기 기준 전압 단자 사이에서 선택적으로 커플링됨 ―; 및
    상기 제 1 전압 소스와 상기 제 2 전압 소스 사이에 커플링되고 그리고 상기 제 1 스위칭 트랜지스터의 게이트와 상기 제 2 스위칭 트랜지스터의 게이트 사이에서 차지를 리사이클링하도록 구성되는 복수의 스위치들을 포함하는 차지 리사이클링 회로를 포함하는, 회로.
  17. 제 16 항에 있어서,
    상기 기준 전압 단자는 접지에 커플링되고, 그리고
    상기 제 1 전압 소스 상의 제 1 전압은 상기 제 2 전압 소스 상의 제 2 전압보다 더 작은, 회로.
  18. 제 16 항에 있어서,
    상기 제 1 전압 소스는 제 1 로우 드롭아웃 조정기(low dropout regulator)이고, 상기 제 2 전압 소스는 제 2 로우 드롭아웃 조정기인, 회로.
  19. 제 16 항에 있어서,
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 입력 전압 단자 사이에 커플링되는 제 1 스위치;
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 제 1 전압 소스 사이에 커플링되는 제 2 스위치;
    상기 제 2 스위칭 트랜지스터의 게이트와 상기 기준 전압 단자 사이에 커플링되는 제 3 스위치; 및
    상기 제 2 스위칭 트랜지스터의 게이트와 상기 제 2 전압 소스 사이에 커플링되는 제 4 스위치를 더 포함하며,
    상기 차지 리사이클링 회로는,
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 제 2 전압 소스 사이에 커플링되는 제 5 스위치, 및
    상기 제 2 스위칭 트랜지스터의 게이트와 상기 제 1 전압 소스 사이에 커플링되는 제 6 스위치
    를 포함하는, 회로.
  20. 제 16 항에 있어서,
    상기 차지 리사이클링 회로는 복수의 커패시터들을 더 포함하며,
    상기 복수의 스위치들 및 상기 복수의 커패시터들은 차지 펌프(charge pump)로서 구성되는, 회로.
  21. 제 20 항에 있어서,
    상기 차지 펌프는,
    상기 제 1 전압 소스에 커플링되는 제 1 입력;
    상기 제 1 스위칭 트랜지스터의 게이트에 커플링되는 제 2 입력; 및
    상기 제 2 전압 소스에에 커플링되는 출력
    을 포함하는, 회로.
  22. 제 20 항에 있어서,
    제 1 시간 기간 동안, 상기 복수의 커패시터들은 상기 제 1 스위칭 트랜지스터의 게이트로부터의 차지를 저장하고,
    제 2 시간 기간 동안, 상기 복수의 커패시터들은 상기 제 1 전압 소스 및 상기 제 2 전압 소스로부터 부스트(boost) 전압을 생성하도록 구성되는, 회로.
  23. 제 20 항에 있어서,
    제 1 시간 기간 동안, 상기 제 1 스위칭 트랜지스터는 턴 오프(turn off)되고 그리고 상기 제 2 스위칭 트랜지스터는 턴 온되고, 그리고
    제 2 시간 기간 동안, 상기 제 1 스위칭 트랜지스터는 턴 온되고 그리고 상기 제 2 스위칭 트랜지스터는 턴 오프되며,
    상기 제 2 시간 기간의 제 1 부분 동안, 상기 복수의 스위치들 및 상기 복수의 커패시터들은 상기 제 1 스위칭 트랜지스터의 게이트로부터의 차지를 저장하도록 구성되고,
    상기 제 2 시간 기간의 제 2 부분 동안, 상기 복수의 스위치들 및 상기 복수의 커패시터들은 상기 제 2 전압 소스에 차지를 전달하도록 구성되는, 회로.
  24. 제 23 항에 있어서,
    상기 제 2 시간 기간의 상기 제 1 부분 동안, 상기 복수의 커패시터들은, 상기 제 1 스위칭 트랜지스터의 게이트에 커플링되고 그리고 병렬로 구성되고, 그리고
    상기 제 2 시간 기간의 상기 제 2 부분 동안, 상기 복수의 커패시터들은, 상기 제 1 전압 소스와 상기 제 2 전압 소스 사시에서 직렬로 구성되는, 회로.
  25. 제 16 항에 있어서,
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 입력 전압 단자 사이에 커플링되는 제 1 스위치;
    상기 제 1 스위칭 트랜지스터의 게이트와 상기 제 1 전압 소스 사이에 커플링되는 제 2 스위치;
    상기 제 2 스위칭 트랜지스터의 게이트와 상기 제 2 전압 소스 사이에 커플링되는 제 3 스위치; 및
    상기 제 2 스위칭 트랜지스터의 게이트와 상기 기준 전압 단자 사이에 커플링되는 제 4 스위치를 더 포함하는, 회로.
  26. 제 16 항에 있어서,
    상기 차지 리사이클링 회로는 복수의 커패시터들을 더 포함하며,
    상기 복수의 스위치들 중 제 1 스위치는, 상기 복수의 커패시터들 중 제 1 커패시터의 제 1 단자와 상기 제 1 전압 소스 사이에 커플링되고,
    상기 복수의 스위치들 중 제 2 스위치는, 상기 복수의 커패시터들 중 제 2 커패시터의 제 2 단자와 상기 제 2 전압 소스 사이에 커플링되고,
    상기 커패시터들을 선택적으로 병렬로 구성하기 위해, 복수의 제 1 스위치들은 상기 제 1 커패시터의 상기 제 1 단자를 포함하는 복수의 제 1 단자들을 상기 기준 전압 단자에 커플링시키고 그리고 복수의 제 2 스위치들은 상기 제 2 커패시터의 상기 제 2 단자를 포함하는 복수의 제 2 단자들을 상기 제 1 스위칭 트랜지스터의 게이트에 커플링시키고, 그리고
    상기 커패시터들을 선택적으로 직렬로 구성하기 위해, 하나의 커패시터의 제 2 단자들과 다른 커패시터의 제 1 단자들 사이에 하나 또는 그 초과의 스위치들이 구성되는, 회로.
  27. 제 16 항에 있어서,
    상기 제 1 전압 소스에 커플링되는 게이트를 갖는 제 1 캐스코드(cascode) 트랜지스터 ― 상기 제 1 캐스코드 트랜지스터는 상기 제 1 스위칭 트랜지스터와 상기 스위칭 노드 사이에 구성됨 ―; 및
    상기 제 2 전압 소스에 커플링되는 게이트를 갖는 제 2 캐스코드 트랜지스터를 더 포함하며,
    상기 제 2 캐스코드 트랜지스터는 상기 제 2 스위칭 트랜지스터와 상기 스위칭 노드 사이에 구성되는, 회로.
  28. 제 16 항에 있어서,
    상기 회로는 스위칭 조정기에서 구성되는, 회로.
  29. 회로로서,
    입력 전압을 스위칭 노드에 커플링시키기 위한 제 1 스위칭 트랜지스터 수단;
    상기 스위칭 노드를 기준 전압에 커플링시키기 위한 제 2 스위칭 트랜지스터 수단 ― 상기 제 1 스위칭 트랜지스터 수단 및 상기 제 2 스위칭 트랜지스터 수단은 스위칭 출력을 제공함 ―;
    제 1 전압을 생성하기 위한 수단;
    제 2 전압을 생성하기 위한 수단 ― 상기 제 2 전압은 상기 제 1 전압보다 더 큼 ―;
    상기 제 1 스위칭 트랜지스터 수단의 게이트를 상기 입력 전압과 상기 제 1 전압 사이에 선택적으로 커플링시키기 위한 수단;
    상기 제 2 스위칭 트랜지스터 수단의 게이트를 상기 제 2 전압과 상기 기준 전압 사이에 선택적으로 커플링시키기 위한 수단; 및
    상기 제 1 전압과 상기 제 2 전압 사이에서 차지를 리사이클링하기 위한 수단을 포함하며,
    상기 차지를 리사이클링하기 위한 수단은, 상기 제 1 스위칭 트랜지스터 수단의 게이트와 상기 제 2 스위칭 트랜지스터 수단의 게이트 사이에 커플링되는, 회로.
  30. 제 29 항에 있어서,
    상기 차지를 리사이클링하기 위한 수단은,
    상기 제 1 스위칭 트랜지스터 수단의 게이트를 상기 제 2 전압에 커플링시키기 위한 수단, 및
    상기 제 2 스위칭 트랜지스터 수단의 게이트를 상기 제 1 전압에 커플링시키기 위한 수단
    을 포함하는, 회로.
  31. 제 29 항에 있어서,
    상기 차지를 리사이클링하기 위한 수단은,
    제 1 시간 기간 동안 상기 제 1 스위칭 트랜지스터 수단의 게이트로부터의 차지를 저장하기 위한 수단, 및
    상기 제 1 시간 기간에 후속하는 제 2 시간 기간 동안 상기 제 2 전압을 생성하기 위한 수단에 차지를 전달하기 위한 수단
    을 포함하는, 회로.
KR1020167029485A 2014-04-24 2015-04-23 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들 KR101704609B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/260,733 US9276562B2 (en) 2014-04-24 2014-04-24 Charge-recycling circuits including switching power stages with floating rails
US14/260,733 2014-04-24
PCT/US2015/027387 WO2015164664A1 (en) 2014-04-24 2015-04-23 Charge-recycling circuits including switching power stages with floating rails

Publications (2)

Publication Number Publication Date
KR20160130511A KR20160130511A (ko) 2016-11-11
KR101704609B1 true KR101704609B1 (ko) 2017-02-08

Family

ID=53175148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029485A KR101704609B1 (ko) 2014-04-24 2015-04-23 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들

Country Status (7)

Country Link
US (1) US9276562B2 (ko)
EP (1) EP3134971A1 (ko)
JP (1) JP6366734B2 (ko)
KR (1) KR101704609B1 (ko)
CN (1) CN106233629B (ko)
BR (1) BR112016024700A2 (ko)
WO (1) WO2015164664A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893757B2 (en) * 2016-02-11 2018-02-13 Texas Instruments Incorporated Pulse-shaping LDO provides first and second slew-rate increases in amplitude
WO2018085438A1 (en) * 2016-11-01 2018-05-11 Lion Semiconductor Inc. Charge recycling switched capacitor regulators
US10666146B2 (en) 2018-03-05 2020-05-26 Texas Instruments Incorporated Bidirectional inverting buck-boost converter converting dissipation current into recycling current
FR3082070A1 (fr) * 2018-05-29 2019-12-06 STMicroelecronics (Rousset) SAS Circuit electronique d'alimentation
US10931201B2 (en) 2019-02-04 2021-02-23 Analog Devices International Unlimited Company Dead-time supply voltage compensation
US20240030800A1 (en) * 2020-11-18 2024-01-25 The Regents Of The University Of California Charge recycling circuit and method for dc-dc converters
US20240120837A1 (en) * 2022-10-05 2024-04-11 Psemi Corporation Reduced Gate Drive for Power Converter with Dynamically Switching Ratio
CN116317483B (zh) * 2023-05-15 2023-08-22 成都市易冲半导体有限公司 电荷泵驱动电路及驱动控制系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075748A1 (en) 2001-10-19 2003-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of driving transistors
US20070177412A1 (en) 2006-01-31 2007-08-02 Power-One, Inc. Charge pumped driver for switched mode power supply
US20140021932A1 (en) 2012-07-19 2014-01-23 Jens Ejury Charge Recovery in Power Converter Driver Stages
US20140042998A1 (en) 2012-08-10 2014-02-13 Kabushiki Kaisha Toshiba Dc-dc converter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483486A (en) 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
AU6179398A (en) 1997-02-11 1998-08-26 Foxboro Company, The Charged pump for dividing input voltage and multiplying output current
US6285173B1 (en) * 2000-06-06 2001-09-04 Texas Instruments Incorporated Method to switch MOSFETs using recycled, parasitic energy
KR100536603B1 (ko) 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
US7394298B2 (en) 2004-08-16 2008-07-01 Intel Corporation Stepwise drivers for DC/DC converters
JP2007288935A (ja) * 2006-04-18 2007-11-01 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータ
JP4311687B2 (ja) 2006-10-06 2009-08-12 日本テキサス・インスツルメンツ株式会社 電源回路およびバッテリ装置
US8212400B2 (en) 2008-06-04 2012-07-03 Texas Instruments Incorporated Multi-rail power-supply system
US9651967B2 (en) 2011-11-09 2017-05-16 Nxp B.V. Power supply with integrated voltage clamp and current sink
US9906122B2 (en) 2012-04-03 2018-02-27 Synaptics Incorporated Methods to reduce current spikes in capacitive DC-DC converters employing gain-hopping

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075748A1 (en) 2001-10-19 2003-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of driving transistors
US20070177412A1 (en) 2006-01-31 2007-08-02 Power-One, Inc. Charge pumped driver for switched mode power supply
US20140021932A1 (en) 2012-07-19 2014-01-23 Jens Ejury Charge Recovery in Power Converter Driver Stages
US20140042998A1 (en) 2012-08-10 2014-02-13 Kabushiki Kaisha Toshiba Dc-dc converter

Also Published As

Publication number Publication date
BR112016024700A2 (pt) 2017-08-15
US20150311884A1 (en) 2015-10-29
JP6366734B2 (ja) 2018-08-01
JP2017514443A (ja) 2017-06-01
EP3134971A1 (en) 2017-03-01
WO2015164664A1 (en) 2015-10-29
KR20160130511A (ko) 2016-11-11
CN106233629B (zh) 2018-09-21
US9276562B2 (en) 2016-03-01
CN106233629A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
KR101704609B1 (ko) 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들
US8513937B2 (en) Switching regulator with optimized switch node rise time
EP2036194B1 (en) Three-phase low noise charge pump and method
US9577532B2 (en) Switching regulator circuits and methods
US9444340B2 (en) Circuits and methods for providing current to a load
US9543826B2 (en) Audible noise avoiding circuit and DC-DC boost converter having the same
US9013229B2 (en) Charge pump circuit
JP6215492B2 (ja) 電荷リサイクル回路
US11277129B2 (en) Driver circuitry and operation
CN108336895B (zh) Dc-dc转换器、dc-dc功率转换系统及方法
US20220048069A1 (en) Driver circuitry and operation
US20230412976A1 (en) Driver circuits
JP6031871B2 (ja) Ｄｃｄｃコンバータ
JP2013532458A (ja) 高耐圧反転型チャージポンプ
US9979294B1 (en) DC-DC converter with gate charge re-use
KR101829346B1 (ko) 전압 변환기 및 전압 변환 방법
CN110622403B (zh) 电源电路
KR100946795B1 (ko) 저전력 버퍼를 이용한 스텝다운 ｄｃ-ｄｃ 변환기
US20230068627A1 (en) Multi-level gate driver
US20220368325A1 (en) Driver circuitry and operation
US10566892B1 (en) Power stage overdrive extender for area optimization and operation at low supply voltage
US9775251B2 (en) DC/DC converter control circuit including a plurality of series-connected transistors and a capacitive element coupling nodes of the plurality of series connected transistors
CN116345894A (zh) 具有减少的输出泄漏的双输出dc－dc升压转换器
US20160315590A1 (en) Audio amplifier circuit, audio output device using the same, and electronic device using the same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant