JP6366734B2 - フローティングレールを有する交換電力段を含む電荷再利用回路 - Google Patents

フローティングレールを有する交換電力段を含む電荷再利用回路 Download PDF

Info

Publication number
JP6366734B2
JP6366734B2 JP2016563846A JP2016563846A JP6366734B2 JP 6366734 B2 JP6366734 B2 JP 6366734B2 JP 2016563846 A JP2016563846 A JP 2016563846A JP 2016563846 A JP2016563846 A JP 2016563846A JP 6366734 B2 JP6366734 B2 JP 6366734B2
Authority
JP
Japan
Prior art keywords
switching transistor
gate
voltage source
coupled
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016563846A
Other languages
English (en)
Other versions
JP2017514443A (ja
Inventor
セイエド・マフムードレザ・サアーダット
チュンレイ・シ
チェンチャン・ザーン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017514443A publication Critical patent/JP2017514443A/ja
Application granted granted Critical
Publication of JP6366734B2 publication Critical patent/JP6366734B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

関連出願
本出願は、すべての目的のために内容全体が参照により本明細書に組み込まれる、2014年4月24日に出願した、“CHARGE-RECYCLING CIRCUITS INCLUDING SWITCHING POWER STAGES WITH FLOATING RAILS”と題する米国出願第14/260,733号の優先権を主張する。
本出願は、内容全体が参照により本明細書に組み込まれる、2014年4月24日に出願した、“CHARGE-RECYCLING CIRCUITS”と題する米国特許出願第14/260,592号と、2014年4月24日に出願した、“CHARGE PUMPS HAVING VARIABLE GAIN AND VARIABLE FREQUENCY”と題する米国出願第14/260,658号とに関する。
本開示は、電荷再利用回路に関し、詳細には、フローティングレールを有する交換電力段を含む電荷再利用回路に関する。
本明細書で別段に規定されていない限り、この節で説明する手法は、この節に含まれることにより従来技術と認められるものではない。
電力段は、スイッチモード電源のコアブロックであり、各動作段階の間に電流および電力フローを変化させるために使用される。電力段の内部損失は、電力段の重要な設計パラメータであり、電力変換効率全体を改善するために最小化されるべきである。
スイッチのオーバードライブ電圧(またはゲートソース電圧VGS)を最適化するために電力段の各電力スイッチを駆動するのに調整された中間レール(補助レール)を使用することは極めて一般的である。中間レールは、しばしば、生成されかつ低ドロップアウトレギュレータ(LDO)を使用して調整される。しかしながら、特にパスデバイスにわたる電圧降下が大きいときは、LDOは効率が悪くなる。
本開示は、フローティングレールを有する交換電力段を含む電荷再利用回路について説明する。
一実施形態では、回路は、第1のスイッチングトランジスタおよび第2のスイッチングトランジスタを含む。第1のスイッチングトランジスタおよび第2のスイッチングトランジスタは、入力電圧とグランドとの間に直列に結合され、スイッチング出力を提供するためにそれらの間に共通のノードを有する。第1のスイッチング回路は、第1のスイッチングトランジスタのゲートを入力電圧および第1の中間レベル電圧源に選択結合する。第2のスイッチング回路は、第2のスイッチングトランジスタのゲートを第2の中間レベル電圧源およびグランドに選択的に結合する。電荷再利用回路は、第1の中間レベル電圧源と第2の中間レベル電圧源との間で電荷を選択的に再利用するために、第1のスイッチングトランジスタのゲート、第2のスイッチングトランジスタのゲート、第1の中間レベル電圧源、および第2の中間レベル電圧源に結合される。
一実施形態では、電荷再利用回路は、第3のスイッチング回路を含む。
一実施形態では、第3のスイッチング回路は、第1のスイッチングトランジスタがオンになる前に第1のスイッチングトランジスタのゲートから第2の中間レベル電圧源に電荷を移動させるために第1のスイッチングトランジスタのゲートと第2の中間レベル電圧源との間に選択的に結合される第1のスイッチを含む。第1のスイッチは、第2のスイッチングトランジスタがオンになる前に第2のスイッチングトランジスタのゲートから第1の中間レベル電圧源に電荷を移動させるために第2のスイッチングトランジスタのゲートと第1の中間レベル電圧源との間に選択的に結合される第2のスイッチをさらに含む。
一実施形態では、電荷再利用回路は、第4のスイッチング回路を含む。
一実施形態では、第3のスイッチング回路は、第1のスイッチングトランジスタがオンになる前に第1のスイッチングトランジスタのゲートから第2の中間レベル電圧源に電荷を移動させるために第1のスイッチングトランジスタのゲートと第2の中間レベル電圧源との間に選択的に結合される第1のスイッチを含む。第4のスイッチング回路は、第2のスイッチングトランジスタがオンになる前に第2のスイッチングトランジスタのゲートから第1の中間レベル電圧源に電荷を移動させるために第2のスイッチングトランジスタのゲートと第1の中間レベル電圧源との間に選択的に結合される第2のスイッチを含む。
一実施形態では、電荷再利用回路は、第1のスイッチングトランジスタがオンになる前に第1のスイッチングトランジスタのゲートからの電荷を保存するためのチャージポンプを含む。
一実施形態では、チャージポンプは、第2のスイッチングトランジスタがオンになり、かつ第1のスイッチングトランジスタがオンになる間、第2の中間レベル電圧源を昇圧する。
一実施形態では、電荷再利用回路は、第1のスイッチングトランジスタがオンになる前に複数のキャパシタ内に第1のスイッチングトランジスタのゲートからの電荷を保存するチャージポンプを含む。
一実施形態では、第2のスイッチングトランジスタがオンになり、かつ第1のスイッチングトランジスタがオンになる間、複数のキャパシタが、第1の中間レベル電圧と、第2の中間レベル電圧源の電圧との間に直列に構成される。
一実施形態では、第1の中間レベル電圧源は、第2の中間レベル電圧源の電圧よりも小さい電圧を有する。
一実施形態では、一方法は、第1のスイッチングトランジスタのゲートを入力電圧および第1の中間レベル電圧源に選択的に結合するステップと、第2のスイッチングトランジスタのゲートを第1の中間レベル電圧源およびグランドに選択的に結合するステップであって、第1のスイッチングトランジスタおよび第2のスイッチングトランジスタは、入力電圧とグランドとの間に直列に結合され、スイッチング出力を提供するためにそれらの間に共通のモードを有する、ステップと、第1のスイッチングトランジスタのゲート、第2のスイッチングトランジスタのゲート、第1の中間レベル電圧源、および第2の中間レベル電圧源の間で電荷を選択的に再利用するステップとを含む。
一実施形態では、本方法は、第1のスイッチングトランジスタがオンになる前に第1のスイッチングトランジスタのゲートから第2の中間レベル電圧源に電荷を移動させるために第1のスイッチングトランジスタのゲートを第2の中間レベル電圧源に選択的に結合するステップをさらに含む。
一実施形態では、本方法は、第2のスイッチングトランジスタがオンになる前に第2のスイッチングトランジスタのゲートから第1の中間レベル電圧源に電荷を移動させるために第2のスイッチングトランジスタのゲートを第1の中間レベル電圧源に選択的に結合するステップをさらに含む。
一実施形態では、本方法は、第1のスイッチングトランジスタがオンになる前に第1のスイッチングトランジスタのゲートからの電荷を保存するステップをさらに含む。
一実施形態では、本方法は、第2のスイッチングトランジスタがオンになり、かつ第1のスイッチングトランジスタがオンになる間、保存された電荷を使用して第2の中間レベル電圧源を昇圧するステップをさらに含む。
一実施形態では、本方法は、第1のスイッチングトランジスタがオンになる前に、複数のキャパシタ内に第1のスイッチングトランジスタのゲートからの電荷を保存するステップをさらに含む。
一実施形態では、本方法は、第2のスイッチングトランジスタがオンになり、かつ第1のスイッチングトランジスタがオンになる間、キャパシタを第1の中間レベル電圧と第2の中間レベル電圧源の電圧との間に直列に結合するステップをさらに含む。
一実施形態では、本方法は、第2の中間レベル電圧源の電圧よりも小さい電圧を有する第1の中間レベル電圧源をさらに含む。
以下の詳細な説明および添付の図面は、本開示の性質および利点のより深い理解を提供する。
以下の考察、とりわけ図面に関して、示されている詳細事項は、実例による考察を目的とした例を示したものであり、本開示の原理および概念面の説明を提供するために示されたものであることを強調しておく。この点に関し、本開示の基本的な理解のために必要な限度を超える実施態様の詳細を示すための試みはなされていない。図面と相まって以下の考察をすることにより、当業者には、添付の図面において、本開示による実施形態を実践することができる方法が明らかになるであろう。
一実施形態による電荷再利用回路を示すブロック図である。 別の実施形態による電荷再利用回路を示すブロック図である。 また別の実施形態による電荷再利用回路を示すブロック図である。 一実施形態による、電流を再利用するためのプロセスフローを示す簡略図である。
以下の説明では、説明のために、本開示の完全な理解を提供するための多くの例および特定の詳細が示されている。しかしながら、特許請求の範囲に示されている本開示は、単独で、または以下で説明される他の特徴と組み合せて、これらの例における特徴のうちのいくつかまたはすべてを含むことができること、また、本明細書において説明される特徴および概念の変更態様および等価物をさらに含むことができることは当業者には明らかであろう。
図1は、一実施形態による電荷再利用回路100を示すブロック図である。電荷再利用回路100は、複数の低ドロップアウトレギュレータ(LDO)102および104、ハイサイドスイッチングトランジスタ106、ローサイドスイッチングトランジスタ108、ならびに複数のスイッチ110、112、114、116、118、および120を含む。
供給電圧VDDに応答して、電圧制御発振器(VCO)(図示せず)または他のクロック生成器は、この例では、100MHzで実行される非重複のクロックである、クロックφ1、クロックφ2、クロックφ3、およびクロックφ4を生成する。図1に示すように、クロックφ3およびクロックφ4は、クロックφ1およびクロックφ2よりも短いパルス幅を有する。クロックφ1は、スイッチ110および114に対する制御信号に使用される。クロックφ2は、スイッチ112および116に対する制御信号に使用される。クロックφ3は、スイッチ118に対する制御信号に使用される。クロックφ4は、スイッチ120に対する制御信号に使用される。
ハイサイドスイッチングトランジスタ106およびローサイドスイッチングトランジスタ108は、入力電圧Vinとグランドとの間に直列に結合され、降圧コンバータなどのスイッチングレギュレータ(図示せず)用のスイッチドライバを形成する。トランジスタ106と108との間のスイッチ出力ノードは、たとえば、スイッチングレギュレータを制御するためにスイッチング出力信号を提供する。LDO102は、ハイサイド基準電圧(VREF-HS)に応答してハイサイド中間電圧(VHS)を生成する。LDO102は、演算増幅器132およびパストランジスタ134を含む。LDO104は、ローサイド基準電圧(VREF-LS)に応答してローサイド中間電圧(VHS)を生成する。LDO104は、演算増幅器142およびパストランジスタ144を含む。
この例では、ハイサイド中間電圧(VHS)は、ほぼ0.4Vから0.8Vの間にあり、ローサイド中間電圧(VLS)を1.2V付近に維持するために電荷をローサイド中間電圧(VLS)に出力する。この例では、入力電圧Vinは、1.6Vから2Vまで変化する場合がある電源Vddに等しい。
入力電圧Vinとハイサイド中間電圧(VHS)との間に結合されるスイッチ110および112は、ハイサイドスイッチ内のスイッチである。ローサイド中間電圧(VLS)とグランドとの間に結合されるスイッチ114および116は、ローサイドスイッチ内のスイッチである。
ハイサイドスイッチでは、スイッチ110は、(たとえば、アクティブ状態すなわちオン状態である)第1の制御信号(クロックφ1)に応答してハイサイドスイッチングトランジスタ106のゲートおよびスイッチ112を入力電圧Vinに選択的に結合する。スイッチ112は、(たとえば、アクティブ状態すなわちオン状態である)第2の制御信号(クロックφ2)に応答してハイサイドスイッチングトランジスタ106のゲートをLDO102の出力部に選択的に結合する。
ローサイドスイッチでは、スイッチ116は、(たとえば、アクティブ状態すなわちオン状態である)第2の制御信号(クロックφ2)に応答してローサイドスイッチングトランジスタ108のゲートをグランドに選択的に結合する。スイッチ114は、(たとえば、アクティブ状態すなわちオン状態である)第1の制御信号(クロックφ1)に応答してローサイドスイッチングトランジスタ108のゲートをLDO104の出力部に選択的に結合する。
スイッチ118は、(たとえば、アクティブ状態すなわちオン状態である)第3の制御信号(クロックφ3)に応答してLDO102の出力部をローサイドスイッチングトランジスタ108のゲートに選択的に結合する。スイッチ120は、(たとえば、アクティブ状態すなわちオン状態である)第4の制御信号(クロックφ4)に応答してLDO104の出力部をハイサイドスイッチングトランジスタ106のゲートに選択的に結合する。
図1に示すように、クロックは、クロックφ3、クロックφ1、クロックφ4、およびクロックφ2の順番に発生する。スイッチ118は、スイッチ110および114がオープンおよびクローズする前にクローズおよびオープンし、スイッチ120は、スイッチ112および116がクローズおよびオープンする前にクローズおよびオープンする、などである。非重複のクロックは、対応するスイッチのクローズおよびオープンの「ブレークビフォアメーク(break before make)」を提供する。
ローサイドをオンにすることが2段階で行われる。ローサイドスイッチングトランジスタ108のゲートの電圧は、第1に、この例では0.6Vであるハイサイド中間電圧(VHS)までプルアップされる。第2に、ローサイドスイッチングトランジスタ108のゲートの電圧は、この例では1.2Vであるローサイド中間電圧(VHS)までプルアップされる。クロックφ3およびクロックφ1の間、ローサイドはオンである。クロックφ3は、ローサイドスイッチングトランジスタ108のゲートをLDO102の出力部のハイサイド中間電圧(VHS)(たとえば、0.6V)までプルアップするようにスイッチ118をクローズする。クロックφ1は、ローサイドスイッチングトランジスタ108をオンにするためにローサイドスイッチングトランジスタ108のゲートをローサイド中間電圧(VLS)(たとえば、1.2V)までプルするようにスイッチ114をクローズする。また、クロックφ1は、ハイサイドスイッチングトランジスタ106をオフにするためにハイサイドスイッチングトランジスタ106のゲートを入力電圧Vinまでプルするようにスイッチ110をクローズする。
ハイサイドをオンにすることが2段階で行われる。ハイサイドスイッチングトランジスタ106のゲートの電圧は、第1に、この例では1.8Vである入力電圧Vinから、この例では1.2Vであるローサイド中間電圧(VLS)までプルダウンされる。第2に、ハイサイドスイッチングトランジスタ106のゲートの電圧は、この例では0.6Vであるハイサイド中間電圧(VHS)までプルダウンされる。クロックφ4およびクロックφ2の間、ハイサイドはオンである。クロックφ4は、ハイサイドスイッチングトランジスタ106のゲートを、この例では1.2Vである、LDO104の出力部のローサイド中間電圧(VLS)(たとえば、1.2V)までプルダウンするようにスイッチ120をクローズする。クロックφ2は、ハイサイドスイッチングトランジスタ106をオンにするためにハイサイドスイッチングトランジスタ106のゲートをハイサイド中間電圧(VHS)(たとえば、0.6V)までプルダウンするようにスイッチ112をクローズする。また、クロックφ2は、ローサイドスイッチングトランジスタ108をオフにするためにローサイドスイッチングトランジスタ108のゲートをグランドまでプルするようにスイッチ116をクローズする。
クロックφ3およびクロックφ4の間、LDO102および104において散逸されてきた電荷および電流が再利用される。これにより、LDO102および104の電力消費量が低減され、電力段の総合効率が増加する。
電荷再利用回路100は、LDO102とLDO104との間の電流を結合する。LDO出力電圧を維持するのに、時々、典型的にはエネルギー損失を起こすLDO102または104を介して提供される、追加の電流が必要とされる場合がある。一実施形態では、LDO102または104のうちの1つが必要とする電流の変化は、LDO102、104の1つまたは両方を通る電流が低減され、それによって電力損失を低減するようにスイッチ118または120によってLDO102または104からもたらされる場合がある。これは、電荷再利用と呼ばれる。
図2は、一実施形態による電荷再利用回路200を示すブロック図である。電荷再利用回路200は、スイッチングドライバ210、ハイサイドバッファ回路214、ローサイドバッファ回路216、ハイサイド中間電圧源244、およびローサイド中間電圧源246を含む。
スイッチングドライバ210は、ハイサイドスイッチング電力トランジスタ220、ローサイドスイッチング電力トランジスタ228、ハイサイドカスコードトランジスタ224、およびローサイドカスコードトランジスタ226を含む。スイッチングドライバ210は、降圧コンバータ用のスイッチングドライバとすることができる。カスコードトランジスタ224および226は、それぞれスイッチング電力トランジスタ220および228にわたる電圧降下を低減するための、それぞれハイサイドおよびローサイドのカスコードトランジスタである。ハイサイド中間電圧源244およびローサイド中間電圧源246は、ほぼ一定のゲート駆動電圧として、それぞれハイサイド中間電圧(VHS)およびローサイド中間電圧(VLS)を、それぞれカスコードトランジスタ224およびカスコードトランジスタ226に提供する。この例では、ローサイド中間電圧(VLS)は、ハイサイド中間電圧(VHS)よりも大きい。一実施形態では、ハイサイド中間電圧源244はLDO102とすることができ、ローサイド中間電圧源246はLDO104とすることができる。この例では、ハイサイド中間電圧源244の負荷は、ハイサイドバッファ回路214である。加えて、ハイサイド中間電圧源244は、ハイサイドスイッチング電力トランジスタ220へのスイッチング信号を生成するハイサイドドライバ用の低供給電圧として使用することができる。したがって、ハイサイドドライバは、ハイサイド中間電圧源244に対する負荷である。
ローサイド用に同様の構成が使用される。この例では、ローサイド中間電圧源246の負荷は、ローサイドバッファ回路216である。加えて、ローサイド中間電圧源246は、ローサイドスイッチング電力トランジスタ228へのスイッチング信号を生成するローサイドドライバ用の低供給電圧として使用することができる。したがって、ローサイドドライバは、ローサイド中間電圧源246に対する負荷である。バッファ回路214および216は、スイッチングドライバ210を駆動するためのプリドライバ回路(図示せず)から、プリ電力段電圧VprePおよびVpreNをそれぞれ受け取る。(図2には示されず、図1および図3とともに説明される)スイッチは、ハイサイドスイッチング電力トランジスタ220とローサイドスイッチング電力トランジスタ228との間の電荷再利用のための結合をもたらす。
図3は、一実施形態による電荷再利用回路300を示す詳細な回路である。電荷再利用回路300は、低ドロップアウトレギュレータ(LDO)102および104、ハイサイドスイッチングトランジスタ106、ローサイドスイッチングトランジスタ108、複数のスイッチ110、112、114、および116、ならびにチャージポンプ302を含む。チャージポンプ302は、複数のキャパシタ312-1および312-2と、複数のスイッチ312-1、312-2、314-1、314-2、316-1、316-2、318-1、および318-2とを含む。
電荷再利用回路300は、図2のスイッチングドライバ210用に使用することができる。電荷再利用回路300は、電荷再利用回路100と同様であり、電力スイッチトランジスタ106および108の2レベルゲート信号を3レベル信号に変化させる。場合によっては、3レベルゲート信号は、スイッチング遷移を減速させ、いくつかのアプリケーションには適切でない場合がある。ハイサイドをオンに切り替える前に、チャージポンプ302は、ハイサイドスイッチングトランジスタ106のゲートをハイサイド中間電圧(VHS)まで放電し、同時にキャパシタ312を充電するために、このゲートをキャパシタ312に結合する。
入力電圧Vinとハイサイド中間電圧(VHS)との間に結合されるスイッチ110および112は、ハイサイドドライバ内のスイッチである。ローサイド中間電圧VLSとグランドとの間に結合されるスイッチ114および116は、ローサイドドライバ内のスイッチである。
図3に示すように、クロックφ1は、ローサイドスイッチングを制御し、クロックφ2は、ハイサイドスイッチングの間にローサイドドライバを制御する。クロックφ3は、ハイサイドドライバの放電を制御する。クロックφ4は、ハイサイドスイッチングを制御する。ローサイドドライバでの電荷再利用中に、クロックφ5およびクロックφ3は、電荷移動のためにチャージポンプ302を制御する。クロックφ1、クロックφ2、クロックφ3、クロックφ4、およびφ5は、チャージポンプ302のタイミング用に使用され、スイッチ110、112、114、および116用の信号を制御する。
ハイサイドドライバでは、スイッチ110は、第1の制御信号(たとえば、アクティブ状態すなわちオン状態である)(クロックφ1)に応答してハイサイドスイッチング電力トランジスタ106のゲートおよびスイッチ112を入力電圧Vinに選択的に結合する。スイッチ112は、第4の制御信号(たとえば、アクティブ状態すなわちオン状態である)(クロックφ4)に応答してハイサイドスイッチング電力トランジスタ106のゲートをLDO102の出力部に選択的に結合する。
ローサイドドライバでは、スイッチ116は、第2の制御信号(たとえば、アクティブ状態すなわちオン状態である)(クロックφ2)に応答してローサイドスイッチング電力トランジスタ108のゲートをグランドに選択的に結合する。スイッチ114は、第1の制御信号(たとえば、アクティブ状態すなわちオン状態である)(クロックφ1)に応答してローサイドスイッチング電力トランジスタ108のゲートをLDO104の出力部に選択的に結合する。
クロックφ1の間、ローサイドはオンであり、ハイサイドはオフである。クロックφ1は、ハイサイドスイッチング電力トランジスタ106をオフにするのにハイサイドスイッチング電力トランジスタ106のゲートを入力電圧Vinまでプルし、ローサイドスイッチング電力トランジスタ108をオンにするのにローサイドスイッチング電力トランジスタ108のゲートをローサイド中間電圧(VLS)までプルするためにスイッチ110をクローズする。
クロックφ2の間、ハイサイドはオンであり、ローサイドはオフである。クロックφ2は、ローサイドスイッチング電力トランジスタ108をオフにするためにローサイドスイッチング電力トランジスタ108のゲートをグランドまでプルするようにスイッチ116をクローズする。上述のように、クロックφ4を用いてハイサイドをオンにする前に、ハイサイドスイッチング電力トランジスタ106のゲートを放電するためにクロックφ3がチャージポンプ302に提供される。スイッチ314-1および314-2は、対応する制御信号(クロックφ3)に応答してハイサイドスイッチング電力トランジスタ106のゲートをキャパシタ312に放電するためにキャパシタ312-1および312-2をそれぞれ、このゲートに選択的に結合する。スイッチ316-1および316-2は、キャパシタ312の充電中に対応する制御信号(クロックφ3)に応答してキャパシタ312-1および312-2をそれぞれグランドに選択的に結合する。クロックφ3は、スイッチ314および316をオープンする。クロックφ4は、クロックφ2の持続時間の間、ハイサイドスイッチング電力トランジスタ106をオンにするためにハイサイドスイッチング電力トランジスタ106のゲートをハイサイド中間電圧(VHS)までプルするようにスイッチ112をクローズする。
クロックφ1の間、ローサイドがオンであるとき、電荷移動のためにチャージポンプ302を制御するクロックφ5を用いて電荷再利用がローサイドドライバにもたらされる。クロックφ5は、電荷をキャパシタ312からローサイドレール(ローサイド中間電圧(VLS))に移動させるためにLDO102の出力部をLDO104の出力部に結合するようにスイッチ318をクローズする。クロックφ1およびクロックφ5は、ローサイドにおいて重複する。
クロックφ2の間、ハイサイドがオンであるとき、上記で説明したように、クロックφ3は、ハイサイドスイッチング電力トランジスタ106のゲートの電荷をキャパシタ312内に放電する。クロックφ5は、電荷をキャパシタ312からローサイドレール(ローサイド中間電圧(VLS))に移動させるためにLDO102の出力部をLDO104の出力部に結合するようにスイッチ318をクローズする。クロックφ4およびクロックφ5は、ハイサイドにおいて重複する。
様々な実施形態では、切替え可能なキャパシタ回路は、ローサイドスイッチングの間と同様にハイサイド中間電圧(VHS)のゲートからの電荷再利用をもたらすためにローサイドスイッチングトランジスタ108のゲートとグランドとの間に結合することができる。
本明細書で説明するスイッチは、1つまたは複数のトランジスタとして実装することができる。コントローラまたはステートマシン(図示せず)は、本明細書で説明するスイッチを制御することができる。
電荷再利用回路100、200、300の出力部は、スイッチングレギュレータに結合することができる。
図4は、一実施形態による、電流を再利用するためのプロセスフロー400を示す簡略図を示す。402では、ハイサイドスイッチング電力トランジスタ106のゲートは、スイッチ110を介して入力電圧VINに選択的に結合され、非重複のクロックによってスイッチ112を介してハイサイド中間レベル電圧源(VHS)に選択的に結合される。404では、ローサイドスイッチング電力トランジスタ108のゲートは、スイッチ114を介してローサイド中間レベル電圧源(VLS)に選択的に結合され、非重複のクロックによってスイッチ116を介してグランドに選択的に結合される。406では、ハイサイドスイッチング電力トランジスタ106のゲート、ローサイドスイッチング電力トランジスタ108のゲート、ハイサイド中間レベル電圧源(VHS)、およびローサイド中間レベル電圧源(VLS)の間で、電荷が選択的に再利用される。
以上の説明は、本開示の種々の実施形態を、特定の実施形態の態様をいかに実施することができるかの例とともに示す。以上の例は、唯一の実施形態であるとみなすべきではなく、これらは、以下の特許請求の範囲によって規定されるような特定の実施形態の柔軟性および利点を例示するために提示される。以上の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって規定されるような本開示の範囲から逸脱することなく、他の構成、実施形態、実施態様および均等物を利用することができる。
100 電荷再利用回路
102 低ドロップアウトレギュレータ、LDO
104 低ドロップアウトレギュレータ、LDO
106 ハイサイドスイッチングトランジスタ
108 ローサイドスイッチングトランジスタ
110 スイッチ
112 スイッチ
114 スイッチ
116 スイッチ
118 スイッチ
120 スイッチ
132 演算増幅器
134 パストランジスタ
142 演算増幅器
144 パストランジスタ
200 電荷再利用回路
210 スイッチングドライバ
214 ハイサイドバッファ回路
216 ローサイドバッファ回路
220 ハイサイドスイッチング電力トランジスタ
222 ローサイドスイッチング電力トランジスタ
224 ハイサイドカスコードトランジスタ
226 ローサイドカスコードトランジスタ
244 ハイサイド中間電圧源
246 ローサイド中間電圧源
302 チャージポンプ
312-1 キャパシタ
312-2 キャパシタ
314-1 スイッチ
314-2 スイッチ
316-1 スイッチ
316-2 スイッチ
318-1 スイッチ
318-2 スイッチ

Claims (29)

  1. 第1のスイッチングトランジスタと、
    第2のスイッチングトランジスタであって、前記第1のスイッチングトランジスタおよび第2のスイッチングトランジスタは、入力電圧とグランドとの間に直列に結合され、かつスイッチング出力を提供するためにそれらの間に共通のノードを有する、第2のスイッチングトランジスタと、
    前記第1のスイッチングトランジスタのゲートを前記入力電圧および第1の中間レベル電圧源に選択的に結合するための第1のスイッチング回路と、
    前記第2のスイッチングトランジスタのゲートを第2の中間レベル電圧源およびグランドに選択的に結合するための第2のスイッチング回路と、
    前記第1のスイッチングトランジスタと前記第2の中間レベル電圧源との間で電荷を再利用するために、前記第1のスイッチングトランジスタの前記ゲートおよび前記第2の中間レベル電圧源に結合される電荷再利用回路と
    を含む、回路。
  2. 前記電荷再利用回路が、
    前記第1のスイッチングトランジスタの前記ゲートから前記第2の中間レベル電圧源に電荷を移動させるために前記第1のスイッチングトランジスタの前記ゲートと前記第2の中間レベル電圧源とを選択的に結合するための第1のスイッチと
    を含む、請求項1に記載の回路。
  3. 前記第1のスイッチング回路が、
    前記第1のスイッチングトランジスタの前記ゲートと前記入力電圧との間に結合される第1のスイッチと、
    前記第1のスイッチングトランジスタの前記ゲートと前記第1の中間レベル電圧源との間に結合される第2のスイッチと
    を含む、請求項1に記載の回路。
  4. 前記第2のスイッチング回路が、
    前記第2のスイッチングトランジスタの前記ゲートと前記入力電圧との間に結合される第1のスイッチと、
    前記第2のスイッチングトランジスタの前記ゲートと前記第1の中間レベル電圧源との間に結合される第2のスイッチと
    を含む、請求項1に記載の回路。
  5. 第1の時間期間中に、前記第1のスイッチングトランジスタの前記ゲートが前記入力電圧に結合され、前記第2のスイッチングトランジスタの前記ゲートが前記第2の中間レベル電圧源に結合され、
    前記第1の時間期間に続く第2の時間期間中に、前記第1のスイッチングトランジスタの前記ゲートが前記第2の中間レベル電圧源に結合され、
    前記第2の時間期間に続く第3の時間期間中に、前記第1のスイッチングトランジスタの前記ゲートが前記第1の中間レベル電圧源に結合され、前記第2のスイッチングトランジスタの前記ゲートがグランドに結合され、
    前記第3の時間期間に続く第4の時間期間中に、前記第1の中間レベル電圧源が前記第2のスイッチングトランジスタの前記ゲートに結合され、
    前記第1の中間レベル供給電圧が前記第2の中間レベル供給電圧よりも小さく、前記第1の時間期間が前記第4の時間期間に続く、
    請求項1に記載の回路。
  6. 前記第1のスイッチングトランジスタをオンにすることは、対応する複数の時間期間にわたって前記第1のスイッチングトランジスタの前記ゲートを複数の電圧に結合することを含む、請求項1に記載の回路。
  7. 前記第2のスイッチングトランジスタをオンにすることは、対応する複数の時間期間にわたって前記第2のスイッチングトランジスタの前記ゲートを複数の電圧に結合することを含む、請求項1に記載の回路。
  8. 前記第1の中間レベル電圧源が、前記第2の中間レベル電圧源の電圧よりも小さい電圧を有する、請求項1に記載の回路。
  9. 第1のスイッチングトランジスタのゲートを入力電圧および第1の中間レベル電圧源に選択的に結合するステップと、
    第2のスイッチングトランジスタのゲートを第2の中間レベル電圧源およびグランドに選択的に結合するステップであって、前記第1のスイッチングトランジスタおよび前記第2のスイッチングトランジスタは、前記入力電圧とグランドとの間に直列に結合され、かつスイッチング出力を提供するためにそれらの間に共通のノードを有する、ステップと、
    前記第1のスイッチングトランジスタの前記ゲートおよび前記第2の中間レベル電圧源の間で電荷を再利用するステップと
    を含む、方法。
  10. 前記第1のスイッチングトランジスタの前記ゲートから前記第2の中間レベル電圧源に電荷を移動させるために前記第1のスイッチングトランジスタの前記ゲートを前記第2の中間レベル電圧源に選択的に結合するステップ
    をさらに含む、請求項9に記載の方法。
  11. 第1の時間期間中に、前記第1のスイッチングトランジスタの前記ゲートが前記入力電圧に結合され、前記第2のスイッチングトランジスタの前記ゲートが前記第2の中間レベル電圧源に結合され、
    前記第1の時間期間に続く第2の時間期間中に、前記第1のスイッチングトランジスタの前記ゲートが前記第2の中間レベル電圧源に結合され、
    前記第2の時間期間に続く第3の時間期間中に、前記第1のスイッチングトランジスタの前記ゲートが前記第1の中間レベル電圧源に結合され、前記第2のスイッチングトランジスタの前記ゲートがグランドに結合され、
    前記第3の時間期間に続く第4の時間期間中に、前記第1の中間レベル電圧源が前記第2のスイッチングトランジスタの前記ゲートに結合され、
    前記第1の中間レベル供給電圧が前記第2の中間レベル供給電圧よりも小さく、前記第1の時間期間が前記第4の時間期間に続く、
    請求項9に記載の方法。
  12. 前記第1のスイッチングトランジスタをオンにすることは、対応する複数の時間期間にわたって前記第1のスイッチングトランジスタの前記ゲートを複数の電圧に結合することを含む、請求項9に記載の方法。
  13. 前記第2のスイッチングトランジスタをオンにすることは、対応する複数の時間期間にわたって前記第1のスイッチングトランジスタの前記ゲートを複数の電圧に結合することを含む、請求項9に記載の方法。
  14. 前記第1の中間レベル電圧源が、前記第2の中間レベル電圧源の電圧よりも小さい電圧を有する、請求項9に記載の方法。
  15. 第1のスイッチングトランジスタと、
    第2のスイッチングトランジスタであって、前記第1のスイッチングトランジスタおよび第2のスイッチングトランジスタは、入力電圧端子と基準電圧端子との間に直列に構成され、かつそれらの間にスイッチングノードを形成する、第2のスイッチングトランジスタと、
    第1の電圧源であって、前記第1のスイッチングトランジスタのゲートが前記入力電圧端子と前記第1の電圧源との間に選択的に結合される、第1の電圧源と、
    第2の電圧源であって、前記第2のスイッチングトランジスタのゲートが前記第2の電圧源と前記基準電圧端子との間に選択的に結合される、第2の電圧源と、
    前記第1のスイッチングトランジスタの前記ゲートと前記第2の電圧源との間に結合され、前記第1のスイッチングトランジスタの前記ゲートと前記第2の電圧源との間で電荷を再利用するように構成される複数のスイッチを含む、電荷再利用回路と
    を含む、回路。
  16. 前記基準電圧端子がグランドに結合され、前記第1の電圧源の第1の電圧が前記第2の電圧源の第2の電圧よりも小さい、請求項15に記載の回路。
  17. 前記第1の電圧源が第1の低ドロップアウトレギュレータであり、前記第2の電圧源が第2の低ドロップアウトレギュレータである、請求項15に記載の回路。
  18. 前記第1のスイッチングトランジスタの前記ゲートと前記入力電圧端子との間に結合される第1のスイッチと、
    前記第1のスイッチングトランジスタの前記ゲートと前記第1の電圧源との間に結合される第2のスイッチと、
    前記第2のスイッチングトランジスタの前記ゲートと前記基準電圧端子との間に結合される第3のスイッチと、
    前記第2のスイッチングトランジスタの前記ゲートと前記第2の電圧源との間に結合される第4のスイッチと、
    前記第2のスイッチングトランジスタの前記ゲートと前記第1の電圧源との間に結合される第5のスイッチと
    をさらに含み、
    前記電荷再利用回路が、
    前記第1のスイッチングトランジスタの前記ゲートと前記第2の電圧源との間に結合される第6のスイッチと
    を含む、請求項15に記載の回路。
  19. 前記電荷再利用回路が複数のキャパシタをさらに含み、前記複数のスイッチおよび前記複数のキャパシタがチャージポンプとして構成される、請求項15に記載の回路。
  20. 前記チャージポンプが、
    前記第1の電圧源に結合される第1の入力部と、
    前記第1のスイッチングトランジスタの前記ゲートに結合される第2の入力部と、
    前記第2の電圧源に結合される出力部と
    を含む、請求項19に記載の回路。
  21. 第1の時間期間中、前記複数のキャパシタが前記第1のスイッチングトランジスタの前記ゲートからの電荷を保存し、第2の時間期間中、前記複数のキャパシタが前記第1の電圧源および前記第2の電圧源から昇圧電圧を生成するように構成される、請求項20に記載の回路。
  22. 第1の時間期間中、前記第1のスイッチングトランジスタがオフであり、前記第2のスイッチングトランジスタがオンであり、
    第2の時間期間中、前記第2のスイッチングトランジスタがオンであり、前記第1のスイッチングトランジスタがオフであり、
    前記第2の時間期間の第1の部分の間、前記複数のスイッチおよび前記複数のキャパシタが前記第1のスイッチングトランジスタの前記ゲートからの電荷を保存するように構成され、前記第2の時間期間の第2の部分の間、前記複数のスイッチおよび前記複数のキャパシタが前記第2の電圧源に電荷を移動させるように構成される、
    請求項19に記載の回路。
  23. 前記第2の時間期間の前記第1の部分の間、前記複数のキャパシタが、前記第1のスイッチングトランジスタの前記ゲートに結合されるとともに並列に構成され、前記第2の時間期間の前記第2の部分の間、前記複数のキャパシタが、前記第1の電圧源と前記第2の電圧源との間に直列に構成される、請求項22に記載の回路。
  24. 前記第1のスイッチングトランジスタの前記ゲートと前記入力電圧端子との間に結合される第1のスイッチと、
    前記第1のスイッチングトランジスタの前記ゲートと前記第1の電圧源との間に結合される第2のスイッチと、
    前記第2のスイッチングトランジスタの前記ゲートと前記第2の電圧源との間に結合される第3のスイッチと、
    前記第2のスイッチングトランジスタの前記ゲートと前記基準電圧端子との間に結合される第4のスイッチと
    をさらに含む、請求項15に記載の回路。
  25. 前記電荷再利用回路は複数のキャパシタをさらに含み、
    前記複数のスイッチのうちの第1のスイッチが、前記複数のキャパシタのうちの第1のキャパシタの第1の端子と前記第1の電圧源との間に結合され、
    前記複数のスイッチのうちの第2のスイッチが、前記複数のキャパシタのうちの第2のキャパシタの第2の端子と前記第2の電圧源との間に結合され、
    複数の第1のスイッチが、前記第1のキャパシタの前記第1の端子を含む複数の第1の端子を前記基準電圧端子に結合し、複数の第2のスイッチが、前記キャパシタを並列に選択的に構成するために、前記第2のキャパシタの前記第2の端子を含む複数の第2の端子を前記第1のスイッチングトランジスタの前記ゲートに結合し、
    1つまたは複数のスイッチが、前記キャパシタを直列に選択的に構成するために、1つのキャパシタの第2の端子と別のキャパシタの第1の端子との間に構成される、
    請求項15に記載の回路。
  26. 前記第1の電圧源に結合されるゲートを有する第1のカスコードトランジスタであって、前記第1のスイッチングトランジスタと前記スイッチングノードとの間に構成される、第1のカスコードトランジスタと、
    前記第2の電圧源に結合されるゲートを有する第2のカスコードトランジスタであって、前記第2のスイッチングトランジスタと前記スイッチングノードとの間に構成される、第2のカスコードトランジスタと
    をさらに含む、請求項15に記載の回路。
  27. 前記回路がスイッチングレギュレータ内に構成される、請求項15に記載の回路。
  28. 入力電圧をスイッチングノードに結合するための第1のスイッチングトランジスタ手段と、
    前記スイッチングノードを基準電圧に結合するための第2のスイッチングトランジスタ手段であって、前記第1のスイッチングトランジスタ手段および前記第2のスイッチングトランジスタ手段がスイッチング出力を提供する、第2のスイッチングトランジスタ手段と、
    第1の電圧を生成するための手段と、
    第2の電圧を生成するための手段であって、前記第2の電圧が前記第1の電圧よりも大きい、手段と、
    前記第1のスイッチングトランジスタ手段のゲートを前記入力電圧と前記第1の電圧との間に選択的に結合するための手段と、
    前記第2のスイッチングトランジスタ手段のゲートを前記第2の電圧と前記基準電圧との間に選択的に結合するための手段と、
    前記第1のスイッチングトランジスタ手段の前記ゲートと前記第2の電圧との間で電荷を再利用するための手段であって、前記第1のスイッチングトランジスタ手段の前記ゲートと前記第2の電圧との間に結合される、手段と
    を含む、回路。
  29. 電荷を再利用するための前記手段が、第1の時間期間中に前記第1のスイッチングトランジスタ手段の前記ゲートからの電荷を保存するための手段と、前記第1の時間期間に続く第2の時間期間中に前記第2の電圧を生成するための前記手段に電荷を移動させるための手段とを含む、請求項28に記載の回路。
JP2016563846A 2014-04-24 2015-04-23 フローティングレールを有する交換電力段を含む電荷再利用回路 Expired - Fee Related JP6366734B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/260,733 2014-04-24
US14/260,733 US9276562B2 (en) 2014-04-24 2014-04-24 Charge-recycling circuits including switching power stages with floating rails
PCT/US2015/027387 WO2015164664A1 (en) 2014-04-24 2015-04-23 Charge-recycling circuits including switching power stages with floating rails

Publications (2)

Publication Number Publication Date
JP2017514443A JP2017514443A (ja) 2017-06-01
JP6366734B2 true JP6366734B2 (ja) 2018-08-01

Family

ID=53175148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016563846A Expired - Fee Related JP6366734B2 (ja) 2014-04-24 2015-04-23 フローティングレールを有する交換電力段を含む電荷再利用回路

Country Status (7)

Country Link
US (1) US9276562B2 (ja)
EP (1) EP3134971A1 (ja)
JP (1) JP6366734B2 (ja)
KR (1) KR101704609B1 (ja)
CN (1) CN106233629B (ja)
BR (1) BR112016024700A2 (ja)
WO (1) WO2015164664A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893757B2 (en) * 2016-02-11 2018-02-13 Texas Instruments Incorporated Pulse-shaping LDO provides first and second slew-rate increases in amplitude
CN110063002B (zh) * 2016-11-01 2021-03-09 莱恩半导体股份有限公司 电荷再循环开关电容器调节器
US10666146B2 (en) * 2018-03-05 2020-05-26 Texas Instruments Incorporated Bidirectional inverting buck-boost converter converting dissipation current into recycling current
FR3082070A1 (fr) * 2018-05-29 2019-12-06 STMicroelecronics (Rousset) SAS Circuit electronique d'alimentation
US10931201B2 (en) 2019-02-04 2021-02-23 Analog Devices International Unlimited Company Dead-time supply voltage compensation
US20240030800A1 (en) * 2020-11-18 2024-01-25 The Regents Of The University Of California Charge recycling circuit and method for dc-dc converters
US20240120837A1 (en) * 2022-10-05 2024-04-11 Psemi Corporation Reduced Gate Drive for Power Converter with Dynamically Switching Ratio
CN116317483B (zh) * 2023-05-15 2023-08-22 成都市易冲半导体有限公司 电荷泵驱动电路及驱动控制系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483486A (en) 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
WO1998035433A1 (en) 1997-02-11 1998-08-13 The Foxboro Company Current converter and system
US6285173B1 (en) * 2000-06-06 2001-09-04 Texas Instruments Incorporated Method to switch MOSFETs using recycled, parasitic energy
JP3788926B2 (ja) 2001-10-19 2006-06-21 三菱電機株式会社 半導体装置及びトランジスタの駆動方法
KR100536603B1 (ko) 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
US7394298B2 (en) 2004-08-16 2008-07-01 Intel Corporation Stepwise drivers for DC/DC converters
US20070177412A1 (en) 2006-01-31 2007-08-02 Power-One, Inc. Charge pumped driver for switched mode power supply
JP2007288935A (ja) * 2006-04-18 2007-11-01 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータ
JP4311687B2 (ja) 2006-10-06 2009-08-12 日本テキサス・インスツルメンツ株式会社 電源回路およびバッテリ装置
US8212400B2 (en) 2008-06-04 2012-07-03 Texas Instruments Incorporated Multi-rail power-supply system
US9651967B2 (en) 2011-11-09 2017-05-16 Nxp B.V. Power supply with integrated voltage clamp and current sink
US9906122B2 (en) 2012-04-03 2018-02-27 Synaptics Incorporated Methods to reduce current spikes in capacitive DC-DC converters employing gain-hopping
US9086705B2 (en) * 2012-07-19 2015-07-21 Infineon Technologies Austria Ag Charge recovery in power converter driver stages
JP5898589B2 (ja) 2012-08-10 2016-04-06 株式会社東芝 Ｄｃ−ｄｃコンバータの制御回路およびｄｃ−ｄｃコンバータ

Also Published As

Publication number Publication date
KR101704609B1 (ko) 2017-02-08
US9276562B2 (en) 2016-03-01
KR20160130511A (ko) 2016-11-11
WO2015164664A1 (en) 2015-10-29
EP3134971A1 (en) 2017-03-01
JP2017514443A (ja) 2017-06-01
US20150311884A1 (en) 2015-10-29
CN106233629A (zh) 2016-12-14
BR112016024700A2 (pt) 2017-08-15
CN106233629B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
JP6366734B2 (ja) フローティングレールを有する交換電力段を含む電荷再利用回路
US9444340B2 (en) Circuits and methods for providing current to a load
US8513937B2 (en) Switching regulator with optimized switch node rise time
US9013229B2 (en) Charge pump circuit
CN101465619B (zh) D类功放噪声抑制方法和装置及抑制噪声的d类功放
US20130033243A1 (en) Drive circuit of power unit, and power unit
JP6215492B2 (ja) 電荷リサイクル回路
US20070177412A1 (en) Charge pumped driver for switched mode power supply
US6686729B1 (en) DC/DC switching regulator having reduced switching loss
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
CN101847990A (zh) 输出缓冲器电路
JP6031871B2 (ja) Ｄｃｄｃコンバータ
TWI654824B (zh) 用於操作切換式調節器的方法及電路
US6943536B2 (en) Power supply circuit for charging a bootstrap capacitor
TWI484743B (zh) 以低壓驅動之升壓電路與相關方法
CN102761260B (zh) 以低压驱动的升压电路与相关方法
KR100576812B1 (ko) 전하펌프회로 및 고전압 발생회로
WO2018051086A1 (en) Dc-dc converters
US9775251B2 (en) DC/DC converter control circuit including a plurality of series-connected transistors and a capacitive element coupling nodes of the plurality of series connected transistors
JP2006149125A (ja) Ｄｃ−ｄｃコンバータ
KR101565635B1 (ko) 게이트 구동회로
CN116382398A (zh) 时钟摆幅增大电路、片上高压生成电路和电子装置
US7902911B2 (en) Booster circuit
CN117767748A (zh) 驱动电路、控制器及开关电源
JP2011078207A (ja) 昇圧回路

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6366734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees