JP3788926B2 - 半導体装置及びトランジスタの駆動方法 - Google Patents
半導体装置及びトランジスタの駆動方法 Download PDFInfo
- Publication number
- JP3788926B2 JP3788926B2 JP2001322159A JP2001322159A JP3788926B2 JP 3788926 B2 JP3788926 B2 JP 3788926B2 JP 2001322159 A JP2001322159 A JP 2001322159A JP 2001322159 A JP2001322159 A JP 2001322159A JP 3788926 B2 JP3788926 B2 JP 3788926B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitor
- gate input
- input capacitance
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置、特に絶縁ゲート型のトランジスタにおけるゲート入力容量に対して充放電を行う半導体装置、及びトランジスタの駆動方法に関する。
【0002】
【従来の技術】
図14は第1の従来技術における半導体装置の構成を示す図である。図14に示すように、第1の従来技術における半導体装置は、絶縁ゲート型のトランジスタであるIGBT(絶縁ゲート型バイポーラトランジスタ)7と、IGBT7のエミッタとコレクタとの間に印加される逆電圧に対する保護ダイオード8と、ゲート駆動回路3と、+15Vを出力する制御電源15aと、−15Vを出力する制御電源15bと、コレクタが制御電源15aに接続されているトランジスタ4aと、エミッタが制御電源15bに接続されているトランジスタ4bと、抵抗5とを備えている。そして、ゲート入力容量6は、構造上、IGBT7のゲートとエミッタとの間に形成される寄生容量である。
【0003】
図14に示す半導体装置において、IGBT7をオンする際には、まず、ゲート駆動回路3がトランジスタ4aをオン、かつトランジスタ4bをオフにする。トランジスタ4aがオンすると、制御電源15aからIGBT7のゲートに+15Vが供給される。このとき、IGBT7のゲートとエミッタとの間にはゲート入力容量6が存在するため、制御電源15aからゲート入力容量6へ電荷が供給され、ゲート電流が流れる。そして、ゲート入力容量6が充電されるにつれて、IGBT7のゲート電圧が上昇し、IGBT7のゲート電圧がしきい電圧以上になるとIGBT7がオンする。その後、IGBT7のゲート入力容量6の充電が完了し、ゲート電圧は約+15Vとなり、ゲート電流がほとんど流れなくなる。なお、ゲート入力容量6の充電の開始から終了までに流れるゲート電流を単に「充電電流」と呼ぶ場合がある。
【0004】
IGBT7をオフする際には、ゲート駆動回路3がトランジスタ4aをオフ、かつトランジスタ4bをオンにする。トランジスタ4bがオンすると、制御電源15bからIGBT7のゲートへ−15Vが供給される。このとき、IGBT7のゲート入力容量6には電荷が蓄積されているため、当該電荷は制御電源15bによって取り出され、IGBT7をオンする場合とは逆方向のゲート電流が流れる。そして、ゲート入力容量6が放電されるにつれて、IGBT7のゲート電圧が下降し、IGBT7のゲート電圧がしきい電圧未満になるとIGBT7がオフする。その後、IGBT7のゲート入力容量6の放電が完了し、ゲート電圧は約−15Vとなり、ゲート電流がほとんど流れなくなる。なお、ゲート入力容量6の放電開始から終了までに流れるゲート電流を単に「放電電流」と呼ぶ場合がある。
【0005】
図15は、図14に示すIGBT7をオンする際のゲート電圧Vgeとゲート電流Igeとコレクタ電流Icとの関係を示した図であって、図15に示すゲート電流IgeはIGBT7の充電電流を示している。図15に示すように、トランジスタ4aをオンにすると、ゲート入力容量6を充電するゲート電流Igeが大きく流れ、つまり充電電流が大きく流れ、その後ゲート入力容量6が充電されるにつれて、言い換えればゲート電圧Vgeが上昇するにつれてゲート電流Igeは減少し、ゲート電圧Vgeが制御電源15aが出力する電圧とほぼ同じになると、ゲート電流Igeがほとんど流れなくなる。
【0006】
上述のように、制御電源15aから充電電流が供給されることによってIGBT7はオンする。言い換えれば、制御電源15aは充電電流を供給できる電源容量が必要である。同様に、IGBT7をオフするために、制御電源15bは放電電流を流すことができる電源容量が必要である。ここで、IGBT7のエミッタとコレクタとの間の定格電流を大きくするためには、通常そのチップサイズを大きくする必要があり、このことはゲート入力容量6の増加に繋がる。そのため、定格電流が大きいIGBT7を駆動するためには、電源容量の大きい制御電源15a,15bが必要とされる。また、IGBT7をインバータ装置に使用した場合、インバータ装置の動作周波数、つまりIGBT7のスイッチング周波数が大きくなるにつれて、単位時間当たりの充電電流は大きくなる。そのため、IGBT7を高速で駆動するためには、電源容量の大きい制御電源15a,15bが必要とされる。このように、IGBT7の定格電流が大きくなるにつれて、またIGBT7を高速に駆動しようとするにつれて、当該IGBT7を駆動するために必要な制御電源15a,15bの電源容量は増加する。
【0007】
上述のような制御電源15a,15bの電源容量の増加は、制御電源15a,15bのコストアップと実装体積の増加とに繋がる。そのため、半導体装置の低コスト化、小型化が望まれる近年において、制御電源15a,15bに必要とされる電源容量の低減が望まれている。
【0008】
そこで、制御電源15a,15bに必要とされる電源容量を低減する第2の従来技術が提案されている。図16は第2の従来技術における半導体装置の構成を示す図である。第2の従来技術における半導体装置は、上述の第1の従来技術において、コンデンサ11a,11bを更に備えるものである。
【0009】
図16に示すように、トランジスタ4a,4bが共にオフであるとき、制御電源15a,15bによって、コンデンサ11a,11bは充電される。そして、IGBT7をオンするために、ゲート駆動回路3がトランジスタ4aをオンし、かつトランジスタ4bをオフにすると、コンデンサ11aに蓄積されている電荷がトランジスタ4aを通って、IGBT7のゲート入力容量6に供給され、当該電荷がゲ−ト入力容量6に蓄積される。ここで、図15に示すように、IGBT7のゲート電流Igeは、トランジスタ4aをオンにすると最初に大きく流れ、その後、徐々に減少していく。つまり、第1の従来技術における制御電源15aには、図15に示すゲート電流Igeのピーク値を流すだけの電流供給能力が必要とされていた。上述のように第2の従来技術では、トランジスタ4aがオンしたときには、コンデンサ11aに蓄積されていた電荷がゲート入力容量6に供給されるため、制御電源15aが直接ゲート入力容量6に供給する電流は低減する。そのため、第2の従来技術における制御電源15aには、図15に示すゲート電流Igeのピーク値を流すだけの電源供給能力は要求されない。つまり、制御電源15aに必要とされる電源容量を低減することができる。
【0010】
また、IGBT7をオフするために、ゲート駆動回路3がトランジスタ4aをオフし、かつトランジスタ4bをオンにすると、ゲート入力容量6に蓄積されていた電荷がトランジスタ4bを通って、コンデンサ11bに供給される。そのため、制御電源15aと同様に、制御電源15bに必要とされる電源容量を低減することができる。なお、図16に示す第2の従来技術とほぼ同じ内容は、例えば特開平2−7617号公報に開示されている。
【0011】
しかし、第2の従来技術では、コンデンサ11a,11bを充電するのは制御電源15a,15bであるため、IGBT7をオン/オフする際に、制御電源15a,15bが供給する電荷の総量は低減されない。つまり、図16に示す半導体装置全体の消費電力を低減することはできない。
【0012】
そこで、IGBT7のゲート入力容量6に蓄積されているエネルギーを有効利用することによって、半導体装置全体の省電力化を図る第3の従来技術が提案されている。図17は第3の従来技術における半導体装置の構成を示す図である。図17に示すように、第3の従来技術における半導体装置は、絶縁ゲート型のトランジスタであるMOSFET17と、MOSFET17のゲートにパルス信号を印加するパルス信号源24と、ダイオード18〜20と、インダクタ21と、負荷23と、負荷23にエネルギーを与えるコンデンサ22とを備えている。
【0013】
図17に示す第3の従来技術では、パルス信号源24からMOSFET17のゲートにダイオード20を介してパルス信号を印加し、MOSFET17をスイッチングする。MOSFET17がオフのときには、MOSFET17のゲート入力容量6とインダクタ21とで共振し、MOSFETのオン時にゲート入力容量6に蓄積されたエネルギーをダイオード19を介してコンデンサ22に移す。そして、コンデンサ22に蓄積されたエネルギーを負荷23に供給する。このように、第3の従来技術では、ゲート入力容量6に蓄積されたエネルギーを再利用するため、半導体装置全体で損失となるエネルギーを低減することができ、結果、半導体装置全体の省電力化を図ることができる。なお、図17に示す第3の従来技術とほぼ同じ内容は、例えば特開平8−163862号公報に開示されている。
【0014】
【発明が解決しようとする課題】
しかし、上述の第3の従来技術は、第1,2の従来技術における制御電源15a,15bのようなMOSFET17を駆動するための電源、例えばパルス信号源24の電源に必要とされる電源容量を低減し、当該電源の小型化を図る技術ではない。また、ゲート入力容量6のエネルギーを素早くコンデンサ22に移すためには、ゲート入力容量6とインダクタ21とが共振する必要があり、そのためにはパルス信号源24からMOSFET17のゲートに供給される信号は、一定の周波数とデューティとを有する信号である必要がある。そのため、図17に示す半導体装置では、任意のスイッチング周波数でMOSFET17を動作させることができない。
【0015】
そこで、本発明は上述のような問題を解決するためになされたものであり、絶縁ゲート型のトランジスタのゲート入力容量に蓄積された電荷を有効利用することにより、当該トランジスタを駆動するための電源に必要とされる電源容量を低減し、かつ装置全体の省電力化を図る半導体装置及びトランジスタの駆動方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
この発明のうち請求項1に記載の半導体装置によれば、絶縁ゲート型のトランジスタと、前記トランジスタのゲート入力容量の充電及び放電を行う駆動部と、前記駆動部が行う前記充電及び前記放電に連動して、前記トランジスタのゲートに選択的に接続されるコンデンサとを備え、前記コンデンサが前記駆動部が行う前記放電に連動して前記ゲートに接続されて、前記ゲート入力容量は蓄積している電荷を前記コンデンサに供給し、前記コンデンサは前記ゲート入力容量から供給された前記電荷を蓄積し、前記コンデンサが前記駆動部が行う前記充電に連動して前記ゲートに接続されて、前記コンデンサは蓄積している前記電荷を前記ゲート入力容量に供給し、前記ゲート入力容量は前記コンデンサから供給された前記電荷を蓄積するものである。
【0017】
また、この発明のうち請求項2に記載の半導体装置によれば、請求項1記載の半導体装置であって、前記コンデンサは、前記駆動部が行う前記放電に先立って前記ゲートに接続され、前記ゲート入力容量は蓄積している前記電荷を前記コンデンサに供給するものである。
【0018】
また、この発明のうち請求項3に記載の半導体装置によれば、請求項1及び請求項2のいずれか一つに記載の半導体装置であって、前記コンデンサは、前記駆動部が行う前記充電に先立って前記ゲートに接続され、前記ゲート入力容量は前記コンデンサから供給された前記電荷を蓄積するものである。
【0019】
また、この発明のうち請求項4に記載の半導体装置によれば、請求項1乃至請求項3のいずれか一つに記載の半導体装置であって、前記コンデンサが前記ゲート入力容量に供給する前記電荷によって、前記トランジスタのゲート電圧がしきい電圧以上となるものである。
【0020】
また、この発明のうち請求項5に記載の半導体装置によれば、請求項1乃至請求項4のいずれか一つに記載の半導体装置であって、前記ゲート入力容量が蓄積している前記電荷を前記コンデンサに供給することによって、前記トランジスタのゲート電圧がしきい電圧未満となるものである。
【0021】
また、この発明のうち請求項6に記載の半導体装置によれば、請求項1乃至請求項3のいずれか一つに記載の半導体装置であって、前記コンデンサの容量は、ミラー効果が生じた際の前記ゲート入力容量の2倍以上であるものである。
【0022】
また、この発明のうち請求項7に記載のトランジスタの駆動方法によれば、(a)絶縁ゲート型のトランジスタにおけるゲート入力容量の放電を行う工程と、(b)前記ゲート入力容量の充電を行う工程とを備え、前記工程(a)は、(c)前記ゲート入力容量が蓄積している電荷をコンデンサに供給し、前記コンデンサが前記ゲート入力容量から供給された電荷を蓄積する工程と、(d)前記工程(c)の後に、前記ゲート入力容量に残っている電荷を取り出す工程とを含み、前記工程(b)は、(e)前記工程(d)の後に、前記コンデンサが蓄積している電荷を前記ゲート入力容量に供給し、前記ゲート入力容量が前記コンデンサから供給された電荷を蓄積する工程と、(f)前記工程(e)の後に、前記ゲート入力容量にさらに電荷の供給を行う工程とを含むものである。
【0023】
また、この発明のうち請求項8に記載のトランジスタの駆動方法によれば、請求項7記載のトランジスタの駆動方法であって、前記工程(c)において、前記トランジスタのゲートと前記コンデンサとを接続した後に、前記ゲート入力容量は蓄積している電荷をコンデンサに供給し、前記工程(d)において、前記工程(c)における前記ゲートと前記コンデンサとの接続を切り離した後に、前記ゲート入力容量に残っている電荷を取り出し、前記工程(e)において、前記ゲートと前記コンデンサとを接続した後に、前記コンデンサが蓄積している電荷を前記ゲート入力容量に供給し、前記工程(f)において、前記工程(e)における前記ゲートと前記コンデンサとの接続を切り離した後に、前記ゲート入力容量にさらに電荷の供給を行うものである。
【0024】
また、この発明のうち請求項9に記載のトランジスタの駆動方法によれば、請求項8記載のトランジスタの駆動方法であって、前記工程(c)における前記ゲートと前記コンデンサとの接続から、前記工程(d)における前記ゲートと前記コンデンサとの接続の切り離しまでの時間は、5μs以下であるものである。
【0025】
また、この発明のうち請求項10に記載のトランジスタの駆動方法によれば、請求項8及び請求項9のいずれか一つに記載のトランジスタの駆動方法であって、前記工程(e)における前記ゲートと前記コンデンサとの接続から、前記工程(f)における前記ゲートと前記コンデンサとの接続の切り離しまでの時間は、5μs以下であるものである。
【0026】
【発明の実施の形態】
図1は本発明における実施の形態に係る半導体装置の構成を示す図である。図1に示すように、本実施の形態に係る半導体装置は、絶縁ゲート型のトランジスタであるIGBT7と、IGBT7のエミッタとコレクタとの間に印加される逆電圧に対する保護ダイオード8と、IGBT7を駆動する駆動部100と、半導体スイッチ2a〜2cと、タイミング制御回路10と、IGBT7のゲートに選択的に接続されるコンデンサ1a,1bとを備えている。そして、ゲート入力容量6は、構造上、IGBT7のゲートとエミッタとの間に形成される寄生容量である。
【0027】
駆動部100は、ゲート駆動回路3と、+15Vを出力する制御電源15aと、−15Vを出力する制御電源15bと、トランジスタ4a,4bと、抵抗5とを備えている。ゲート駆動回路3は一つの入力端子と二つの出力端子とを有している。その入力端子はタイミング制御回路10と接続されている。また、ゲート駆動回路3の一方の出力端子はトランジスタ4aのゲートに、他方の出力端子はトランジスタ4bのゲートに接続されている。そして、ゲート駆動回路3はタイミング制御回路10からの信号に基づいて、互いに論理レベルが異なる2つの信号を出力し、トランジスタ4aをオン、かつトランジスタ4bをオフにしたり、あるいはトランジスタ4aをオフ、かつトランジスタ4bをオンにしたりする。また、ゲート駆動回路3はその出力端子をハイインピーダンスにし、トランジスタ4a,4bのそれぞれをオフにする。
【0028】
トランジスタ4aのコレクタには制御電源15aが接続されており、トランジスタ4bのエミッタには制御電源15bが接続されている。そして、トランジスタ4bのコレクタとトランジスタ4aのエミッタとは接続されている。また、トランジスタ4bのコレクタとトランジスタ4aのエミッタとは抵抗5を介してIGBT7のゲートに接続されている。
【0029】
上述のような構成を成す駆動部100は、IGBT7のゲート入力容量6の充電及び放電を行い、IGBT7を駆動する。具体的には、ゲート駆動回路3がトランジスタ4aをオン、トランジスタ4bをオフにすると、制御電源15aからゲート入力容量6に電荷が供給され、ゲート入力容量6が充電される。また、ゲート駆動回路3はトランジスタ4aをオフ、トランジスタ4bをオンにすると、制御電源15bによってゲート入力容量6に蓄積されている電荷が取り出され、ゲート入力容量6が放電される。
【0030】
半導体スイッチ2aは、駆動部100の制御電源15aと、IGBT7のゲートと、コンデンサ1aの一端と接続されている。半導体スイッチ2bは、コンデンサ1aの他端と、半導体スイッチ2cと、グランドとに接続されている。そして、半導体スイッチ2cはIGBT7のゲートと、コンデンサ1bの一端と、半導体スイッチ2bと接続されている。また、コンデンサ1bの他端はグランドに接続されている。ここで、コンデンサ1a,1bは半導体スイッチ2a〜2cが行う制御によって、駆動部100が行うゲート入力容量6の充電及び放電に連動して、IGBT7のゲートに選択的に接続される。
【0031】
タイミング制御回路10は半導体スイッチ2a〜2cに接続されており、半導体スイッチ2a〜2cはタイミング制御回路10から送られてくる信号によって制御される。具体的には、半導体スイッチ2aはタイミング制御回路10からの信号に基づいて、制御電源15aをコンデンサ1aの一端に接続したり、IGBT7のゲートをコンデンサ1aの当該一端に接続したり、制御電源15aとIGBT7のゲートとコンデンサ1aの当該一端とを互いに接続しなかったりする。また、半導体スイッチ2bはタイミング制御回路10からの信号に基づいて、コンデンサ1aの他端をグランドに接続したり、コンデンサ1aの当該他端を半導体スイッチ2cと接続したりする。そして、半導体スイッチ2cはタイミング制御回路10からの信号に基づいて、コンデンサ1bの一端に半導体スイッチ2bを接続したり、コンデンサ1bの当該一端にIGBT7のゲートを接続したり、半導体スイッチ2bとIGBT7のゲートとコンデンサ1bの当該一端とを互いに接続しなかったりする。
【0032】
保護ダイオード8のアノードはIGBT7のエミッタと接続されており、保護ダイオード8のカソードはIGBT7のコレクタと接続されており、当該保護ダイオード8はIGBT7のコレクタとエミッタとの間に印加される逆電圧に対する保護ダイオードの役割を荷っている。
【0033】
次に、上述のような構成を成す本実施の形態に係る半導体装置の動作について図1〜図10を参照して説明する。まず図1を参照して、タイミング制御回路10からの信号に基づいて、半導体スイッチ2aはコンデンサ1aの一端と制御電源15aとを接続し、半導体スイッチ2bはコンデンサ1aの他端と半導体スイッチ2cとを接続し、半導体スイッチ2cは、コンデンサ1bの一端と半導体スイッチ2bとを接続する。その結果、制御電源15aとグランドとの間で、コンデンサ1a,1bは直列に接続され、各コンデンサ1a,1bは充電される。また、このとき、ゲート駆動回路3はタイミング制御回路10からの信号に基づいて、トランジスタ4a,4bをともにオフにする。
【0034】
図2〜図4はIGBT7のゲート入力容量6の充電を行う工程を示している。図2を参照して、コンデンサ1a,1bが制御電源15aによって充電された後に、IGBT7のゲート入力容量6の充電が行われる際、半導体スイッチ2aがタイミング制御回路10からの信号に基づいて、コンデンサ1aの一端とIGBT7のゲートとを接続する。そうすると、コンデンサ1a,1bは蓄積している電荷の一部をIGBT7のゲート入力容量6に供給する。そして、ゲート入力容量6は当該電荷を蓄積する。ここで、コンデンサ1a,1bからゲート入力容量6への電荷の供給が終了した際、ゲート入力容量6が蓄積した電荷は、コンデンサ1aとコンデンサ1bとの合成容量と、ゲート入力容量6との比でほぼ決定される。そして、コンデンサ1a,1bがゲート入力容量6に供給した電荷によって、言いかえればゲート入力容量6が蓄積した電荷によって、IGBT7のゲート電圧が上昇する。本実施の形態では、ゲート入力容量6による電荷の蓄積が終了したときのゲート電圧は例えばしきい電圧未満であり、IGBT7はゲート入力容量6が蓄積する電荷によってはオンしないものとする。
【0035】
次に、図3を参照して、コンデンサ1aとIGBT7のゲートとの接続から所定時間後に、半導体スイッチ2aはタイミング制御回路10からの信号に基づいて、IGBT7のゲートとコンデンサ1aとの接続を切り離す。このとき、制御電源15aと、IGBT7のゲートと、コンデンサ1aの一端とは互いに接続されていない。そして、次に、図4を参照して、駆動部100はゲート入力容量6にさらに電荷の供給を行い、ゲート入力容量を充電する。具体的には、ゲート駆動回路3はタイミング制御回路10からの信号に基づいて、トランジスタ4aのみをオンにする。トランジスタ4aがオンすると、制御電源15aからIGBT7のゲートに+15Vが供給される。このとき、制御電源15aからゲート入力容量6へ電荷が供給され、ゲート電流が流れる。そして、ゲート入力容量6が駆動部100によって充電されるにつれて、IGBT7のゲート電圧が上昇し、IGBT7のゲート電圧がしきい電圧以上になるとIGBT7がオンする。その後、ゲート入力容量6の充電が完了し、IGBT7のゲート電圧は約+15Vとなり、ゲート電流がほとんど流れなくなる。
【0036】
次に、図5を参照して、駆動部100のゲート駆動回路3はタイミング制御回路10からの信号に基づいて、トランジスタ4aをオフにする。その結果、IGBT7のゲートには電圧が印加されなくなる。
【0037】
図6〜8はIGBT7のゲート入力容量6の放電を行う工程を示している。図6を参照して、トランジスタ4a,4bをともにオフにした後に、ゲート入力容量6の放電を行う際には、タイミング制御回路10からの信号に基づいて、半導体スイッチ2aはコンデンサ1aの一端をIGBT7のゲートに接続し、半導体スイッチ2bはコンデンサ1aの他端をグランドに接続し、半導体スイッチ2cは、コンデンサ1bの一端をIGBT7のゲートに接続する。その結果、コンデンサ1a,1bは並列に接続され、各コンデンサ1a,1bの一端はIGBT7のゲートに接続される。そして、ゲート入力容量6は蓄積している電荷の一部をコンデンサ1a,1bに供給し、各コンデンサ1a,1bは当該電荷を蓄積する。ここで、ゲート入力容量6からコンデンサ1a,1bへの電荷の供給が終了した際、コンデンサ1a,1bが蓄積している電荷は、図2を参照して説明した本実施の形態に係る半導体装置の動作と同様に、コンデンサ1aとコンデンサ1bとの合成容量と、ゲート入力容量6との比でほぼ決定される。そして、ゲート入力容量6がコンデンサ1a,1bへ蓄積している電荷を供給することによって、IGBT7のゲート電圧が下降する。本実施の形態では、このときのゲート電圧は例えばしきい電圧以上であり、ゲート入力容量6がコンデンサ1a,1bに蓄積している電荷を供給することによってはIGBT7がオフしないものとする。
【0038】
次に、図7を参照して、コンデンサ1a,1bとIGBT7のゲートとの接続から所定時間後に、タイミング制御回路10からの信号に基づいて、半導体スイッチ2aはIGBT7のゲートとコンデンサ1aの一端との接続を切り離し、半導体スイッチ2cはIGBT7のゲートとコンデンサ1bの一端との接続を切り離す。このとき、制御電源15aと、IGBT7のゲートと、コンデンサ1aの一端とは互いに接続されておらず、半導体スイッチ2bと、IGBT7のゲートと、コンデンサ1bの一端とは互いに接続されていない。
【0039】
そして、次に、図8を参照して、駆動部100はゲート入力容量6に残っている電荷を取り出し、ゲート入力容量6の放電を行う。具体的には、駆動部100のゲート駆動回路3はタイミング制御回路10からの信号に基づいて、トランジスタ4bのみをオンにする。トランジスタ4bがオンになると、制御電源15bからIGBT7のゲートへ−15Vが供給される。このとき、IGBT7のゲート入力容量6には電荷が蓄積されているため、当該電荷は制御電源15bによって取り出され、IGBT7をオンする場合とは逆方向のゲート電流が流れる。そして、ゲート入力容量6が放電されるにつれて、IGBT7のゲート電圧が下降し、IGBT7のゲート電圧がしきい電圧未満になるとIGBT7がオフする。その後、ゲート入力容量6の放電が完了し、IGBT7のゲート電圧は約−15Vとなり、ゲート電流がほとんど流れなくなる。
【0040】
次に、図9を参照して、駆動部100のゲート駆動回路3はタイミング制御回路10からの信号に基づいて、トランジスタ4bをオフにする。そして、図10を参照して、半導体スイッチ2aがタイミング制御回路10からの信号に基づいて、ゲート入力容量6から供給された電荷を蓄積しているコンデンサ1aの一端とIGBT7のゲートとを接続すると、コンデンサ1a,1bは蓄積している電荷の一部をIGBT7のゲート入力容量6に供給する。そして、ゲート入力容量6は当該電荷を蓄積する。ゲート入力容量6が蓄積した電荷によって、IGBT7のゲート電圧が上昇するが、本実施の形態では、このときのゲート電圧は例えばしきい電圧未満であり、IGBT7はゲート入力容量6が蓄積する電荷によってはオンしないものとする。以後、図3〜図10を参照して説明した上述の動作を本実施の形態に係る半導体装置が順次繰り返すことによって、IGBT7はスイッチング動作を行う。なお、図10、図3及び図4に示す一連の工程は、図2〜図4に示される工程と同様に、ゲート入力容量6の充電を行う工程である。
【0041】
上述のような動作を行う本実施の形態に係る半導体装置によれば、駆動部100がIGBT7のゲート入力容量6の放電を行う際に(図8参照)、当該放電に先立って、コンデンサ1a,1bはIGBT7のゲートに接続され、ゲート入力容量6は蓄積している電荷の一部をコンデンサ1a,1bに供給し、コンデンサ1a,1bは当該電荷を蓄積する(図6参照)。そして、駆動部100がゲート入力容量6の充電を行う際に(図4参照)、当該充電に先立って、コンデンサ1aはIGBT7のゲートに接続され、コンデンサ1a,1bは、ゲート入力容量6から供給された電荷であって、蓄積している電荷の一部をゲート入力容量6に供給し、ゲート入力容量6は当該電荷を蓄積する(図10参照)。つまり、駆動部100がゲート入力容量6の充電を行う際には、駆動部100がゲート入力容量6の放電を行う際にゲート入力容量6が蓄積していた電荷の一部を、結果的にゲート入力容量6は蓄積している。そのため、駆動部100がゲート入力容量6を充電しようとするときには、ゲート入力容量6にはある程度電荷が蓄積されているため、ゲート入力容量6の充電が完了するまで駆動部100がゲート入力容量6に供給する電荷の量を低減することができる。その結果、駆動部100がゲート入力容量6に電荷を供給するために必要な制御電源15aに必要とされる電源容量を低減することができる。
【0042】
また、制御電源15bに関して言えば、駆動部100がゲート入力容量6を放電しようとするときには、IGBT7をオンした後にゲート入力容量6に蓄積されていた電荷の一部がコンデンサ1a,1bに蓄積されているため、制御電源15bに流し込む電荷の量を低減することができる。その結果、制御電源15bに必要な電源容量を低減することができる。
【0043】
また、本実施の形態では、上述の第2の従来技術とは異なり、IGBT7のゲート入力容量6を放電する際に、ゲート入力容量6に蓄積されていた電荷の一部を、ゲート入力容量6の充電を行う際に活用しているため、つまりゲート入力容量6に蓄積されていた電荷を有効利用しているため、半導体装置の省電力化を図ることができる。
【0044】
また、本実施の形態では、上述の第3の従来技術とは異なり、ゲート入力容量6に蓄積されている電荷を有効利用するために、IGBT7を常に一定のスイッチング周波数で動作させる必要は無く、任意のスイッチング周波数でIGBT7を動作させた場合であっても、半導体装置の省電力化を図ることができる。
【0045】
図11は本実施の形態におけるIGBT7の駆動電流I2と、第1の従来技術におけるIGBT7の駆動電流I1との関係を示す図である。図11に示す駆動電流I1,I2とは、IGBT7をオンする際に制御電源15aから供給されるゲート電流を示している。図11に示すように、本実施の形態に係る半導体装置によれば、IGBT7の駆動電流のピーク値、及びIGBT7がオンするまでの当該駆動電流の総和を第1の従来技術より低減する。このことは、制御電源15aに必要な電源容量を低減することができることと、半導体装置の省電力化を図ることができることとを示している。
【0046】
本実施の形態では、上述の第1の従来技術に比べて、タイミング制御回路10、半導体スイッチ2a〜2c及びコンデンサ1a,1bが付加されているが、これらの付加回路は集積回路で実現することができる。そして、制御電源15a,15bの物理的な大きさを決定付けるのは、主にスイッチングトランスと電解コンデンサである。本実施の形態では、制御電源15a,15bに必要とされる電源容量を低減することができるため、スイッチングトランスと電解コンデンサとの物理的な大きさを低減することができる。通常、スイッチングトランス及び電解コンデンサの物理的な大きさの低減が半導体装置全体の物理的な大きさに与える影響は、上述の付加回路の増加が与える影響よりも大きい。そのため、本実施の形態に係る半導体装置によれば、制御電源15a,15bに必要な電源容量を低減することができるため、半導体装置全体を小型化にすることができる。
【0047】
また、通常、スイッチングトランス及び電解コンデンサの物理的な大きさの低減が半導体装置全体のコストに与える影響は、上述の付加回路の増加が与える影響よりも大きいため、本実施の形態に係る半導体装置によれば、制御電源15a,15bに必要な電源容量を低減することができる。そのため、半導体装置全体のコストダウンを行うことができる。
【0048】
また、本実施の形態によれば、コンデンサ1a,1bによってゲート入力容量6は充電されるため、当該コンデンサ1a,1bを一種の電源と見た場合、この電源の出力インピーダンスは、駆動部100の出力インピーダンスよりも通常低い。そして、駆動部100によるゲート入力容量6の充電に先立って、コンデンサ1a,1bが蓄積している電荷をゲート入力容量6に供給しているため、言い換えれば、ゲート入力容量6の初期充電はコンデンサ1a,1bによって行われるため、ゲート入力容量6の充電のすべてを制御電源15aから行う第1の従来技術と比べて、IGBT7のゲート電圧の立上がり時間を低減することができる。そのため、IGBT7を第1の従来技術よりも高速にスイッチングすることができる。
【0049】
また、本実施の形態では、駆動部100が行うゲート入力容量6の放電に先立ってコンデンサ1a,1bがIGBT7のゲートに接続されることによって(図6参照)、IGBT7のゲートとコンデンサ1a,1bとの接続が駆動部100が行うゲート入力容量6の放電に連動しているが、駆動部100によるゲート入力容量6の放電の途中でコンデンサ1a,1bがIGBT7のゲートに接続されることによって、IGBT7のゲートとコンデンサ1a,1bとの接続が駆動部100が行うゲート入力容量6の放電に連動しても良い。また、本実施の形態では、駆動部100が行うゲート入力容量6の充電に先立ってコンデンサ1aがIGBT7のゲートに接続されることによって(図2,図10参照)、IGBT7のゲートとコンデンサ1aとの接続が駆動部100が行うゲート入力容量6の充電に連動しているが、駆動部100によるゲート入力容量6の充電の途中で、コンデンサ1aがIGBT7のゲートに接続されることによって、IGBT7のゲートとコンデンサ1aとの接続が駆動部100が行うゲート入力容量6の充電に連動しても良い。
【0050】
具体的には、例えば、駆動部100がゲート入力容量6の放電を行い、ゲート電圧がしきい電圧付近まで下がってきたときに、トランジスタ4a,4bともにオフにして、当該放電を中止する。そして、コンデンサ1a,1bとIGBT7のゲートとを接続すると、ゲート入力容量6は蓄積している電荷の一部をコンデンサ1a,1bに供給する。そして、コンデンサ1a,1bへの電荷の供給が終了すると、コンデンサ1a,1bとIGBT7のゲートとの接続を切り離し、駆動部100は再びゲート入力容量6の放電を行い、ゲート入力容量6の放電を完了させる。
【0051】
また、駆動部100がゲート入力容量6の充電を行い、ゲート電圧がしきい電圧付近まで上がってきたときに、トランジスタ4a,4bをともにオフにして、当該充電を中止する。そして、コンデンサ1bと直列接続されたコンデンサ1aとIGBT7のゲートとを接続すると、コンデンサ1a,1bは蓄積している電荷の一部をゲート容量6に供給し、ゲート入力容量6は当該電荷を蓄積する。そして、ゲート入力容量6における電荷の蓄積が終了すると、コンデンサ1aとIGBT7のゲートとの接続を切り離し、駆動部100は再びゲート入力容量6の充電を行い、ゲート入力容量6の充電を完了させる。
【0052】
しかし、駆動部100によるゲート入力容量6の放電の途中で、ゲート入力容量6が電荷をコンデンサ1a,1bに供給する際、ゲート入力容量6の電荷は駆動部100によってその一部が取り出されているため、本実施の形態と比べて、十分な電荷をコンデンサ1a,1bに供給することができない。言い換えれば、本実施の形態では、駆動部100が行うゲート入力容量6の放電に先立って、ゲート入力容量6は蓄積している電荷の一部をコンデンサ1a,1bに供給するため、十分な電荷をコンデンサ1a,1bに供給することができる。そのため、コンデンサ1a,1bは十分な電荷を蓄積することができ、駆動部100によるゲート入力容量6の充電が行われようとするときには、ゲート入力容量6には十分な電荷を蓄積することができる。その結果、ゲート入力容量6の充電が完了するまで駆動部100がゲート入力容量6に供給する電荷の量を確実に低減することができ、制御電源15aに必要な電源容量を確実に低減することができる。
【0053】
また、駆動部100によるゲート入力容量6の充電の途中で、ゲート入力容量6がコンデンサ1a,1bから供給された電荷を蓄積する際、ゲート入力容量6には駆動部100によって電荷が供給されているため、本実施の形態と比べて、コンデンサ1a,1bからの電荷を十分に蓄積することができない。言い換えれば、本実施の形態では、駆動部100が行うゲート入力容量6の充電に先立って、ゲート入力容量6はコンデンサ1a,1bから供給された電荷を蓄積するため、コンデンサ1a,1bからの電荷を十分に蓄積することができる。そのため、駆動部100によるゲート入力容量6の充電が行われようとするときには、ゲート入力容量6には十分な電荷が蓄積されており、その結果、ゲート入力容量6の充電が完了するまで駆動部100がゲート入力容量6に供給する電荷の量を確実に低減することができ、制御電源15aに必要な電源容量を確実に低減することができる。
【0054】
なお、上述の本実施の形態では、図3を参照して、IGBT7をオンする際、コンデンサ1aとIGBT7のゲートとの接続から所定時間後に、IGBT7のゲートとコンデンサ1aとの接続を切り離しているが、この所定時間は5μs以下が望ましい。言い換えれば、IGBT7のゲートとコンデンサ1aとの接続(図2,図10参照)から、IGBT7のゲートとコンデンサ1aとの接続の切り離し(図3参照)までの時間は、5μs以下であることが望ましい。また、本実施の形態では、IGBT7をオフする際、図7を参照して、コンデンサ1a,1bとIGBT7のゲートとの接続から所定時間後に、IGBT7のゲートとコンデンサ1a,1bとの接続を切り離しているが、この所定時間も5μs以下が望ましい。言い換えれば、IGBT7のゲートとコンデンサ1a,1bとの接続(図6参照)から、IGBT7のゲートとコンデンサ1a,1bとの接続の切り離し(図7参照)までの時間は、5μs以下であることが望ましい。
【0055】
通常、IGBT7のスイッチング周波数fcは約2〜20kHzであり、スイッチング動作時におけるIGBT7のゲート電圧の立上がり時間、あるいは立下り時間の要求仕様は5μs以下である。そのため、IGBT7のゲートとコンデンサ1aとの接続から、IGBT7のゲートとコンデンサ1aとの接続の切り離しまでの時間を、5μs以下に設定することによって、スイッチング動作時におけるIGBT7のゲート電圧の立上がり時間を、要求仕様に近づけることができる。また、IGBT7のゲートとコンデンサ1a,1bとの接続から、IGBT7のゲートとコンデンサ1a,1bとの接続の切り離しまでの時間を、5μs以下に設定することによって、スイッチング動作時におけるIGBT7のゲート電圧の立下り時間を、要求仕様に近づけることができる。
【0056】
また、本実施の形態では、図2を参照して、駆動部100によるゲート入力容量6の充電に先立って、ゲート入力容量6はコンデンサ1a,1bから供給された電荷を蓄積する。そのため、IGBT7のゲート電圧は上昇するが、ゲート入力容量6による電荷の蓄積が終了したときのゲート電圧はしきい電圧未満であった。言い換えれば、当該ゲート電圧によってIGBT7はオンしなかった。しかし、省電力化の目的のためには、コンデンサ1a,1bがゲート入力容量6に供給する電荷によって、IGBT7のゲート電圧がしきい電圧以上となることが望ましい。
【0057】
また、本実施の形態では、図6を参照して、駆動部100によるゲート入力容量6の放電に先立って、ゲート入力容量6が蓄積している電荷の一部をコンデンサ1a,1bに供給する。そのため、IGBT7のゲート電圧は下降するが、ゲート入力容量6によるコンデンサ1a,1bへの電荷の供給終了後におけるゲート電圧はしきい電圧以上であった。言い換えれば、当該ゲート電圧によってIGBT7はオフしなかった。しかし、省電力化の目的のためには、ゲート入力容量6が蓄積している電荷の一部をコンデンサ1a,1bに供給することによって、ゲート電圧がしきい電圧未満になることが望ましい。
【0058】
ここで、通常、IGBT7の充電電流の総和の約95%以上が、IGBT7にミラー効果が生じてゲート入力容量6が増加し始めた後のゲート電流の総和である。ミラー効果はIGBT7がオンすることによって生じるため、ゲート入力容量6がコンデンサ1a,1bから供給された電荷を蓄積し、IGBT7のゲート電圧がしきい電圧以上となることによって、充電電流の大部分をコンデンサ1a,1bに蓄積されていた電荷によって補うことができる。そのため、コンデンサ1a,1bがゲート入力容量6に供給した電荷によって、IGBT7のゲート電圧がしきい電圧以上となることによって、さらに省電力化を図ることができる。
【0059】
また、充電電流と同様に、通常、IGBT7の放電電流の総和の大部分は、IGBT7にミラー効果が生じている間、つまりIGBT7がオフするまでに流れるゲート電流の総和が占める。そのため、ゲート入力容量6が蓄積している電荷の一部をコンデンサ1a,1bに供給し、ゲート電圧がしきい電圧未満になることによって、放電電流の大部分をコンデンサ1a,1bに蓄積することができる。そのため、ゲート入力容量6で蓄積していた電荷を有効利用することができるため、さらに省電力化を図ることができる。
【0060】
そして、上述の内容を実現するためには、例えばコンデンサ1a,1bのそれぞれの容量を、ミラー効果が生じた際のゲート入力容量6の2倍に設定する。このように設定すると、本実施の形態において、駆動部100によるIGBT7のゲート入力容量6の充電が完了した後に(図4参照)、ゲート入力容量6が蓄積している電荷をコンデンサ1a,1bに供給し、当該電荷をコンデンサ1a,1bが蓄積する際(図6参照)、コンデンサ1a,1bは並列接続されているため、その合成容量はミラー効果が生じた際のゲート入力容量の4倍となる。そのため、IGBT7がオフしても常にミラー効果が生じていると仮に考えた場合であっても、ゲート入力容量6からの電荷の供給が終了した際には、IGBT7のゲート電圧は3Vとなる。通常、ゲート電圧のしきい電圧は約6Vであるため、ゲート入力容量6が蓄積している電荷の一部をコンデンサ1a,1bに供給することによって、ゲート電圧がしきい電圧未満になる。
【0061】
また、本実施の形態では、駆動部100によるIGBT7のゲート入力容量6の放電が完了した後に(図8参照)、コンデンサ1a,1bは蓄積している電荷をゲート入力容量6に供給するが(図10参照)、駆動部100によるIGBT7のゲート入力容量6の放電が完了した後に、常にコンデンサ1a,1bを制御電源15aで充電しても良い。具体的には、図1を参照して説明したように、コンデンサ1aに制御電源15aを接続し、制御電源15aとグランドとの間でコンデンサ1a,1bを直列に接続する。このようにコンデンサ1a,1bを充電した後に、コンデンサ1a,1bは蓄積している電荷をゲート入力容量6に供給し、当該電荷をゲート入力容量6が蓄積する際、コンデンサ1a,1bは直列接続されているため、その合成容量はミラー効果が生じた際のゲート入力容量6と等しくなる。そのため、ゲート入力容量6による電荷の蓄積が終了した際には、IGBT7のゲート電圧は7.5Vとなる。上述のように、通常、ゲート電圧のしきい電圧は約6Vであるため、コンデンサ1a,1bがゲート入力容量6に供給した電荷よって、IGBT7のゲート電圧がしきい電圧以上となる。
【0062】
なお、ゲート電圧がしきい電圧未満になることだけを考えれば、コンデンサ1a,1bの合成容量を、ミラー効果が生じた際のゲート入力容量の2倍以上に設定すると、ゲート入力容量6が蓄積している電荷の一部をコンデンサ1a,1bに供給することによって、ゲート電圧はしきい電圧未満となる。具体的には、IGBT7がオフしても常にミラー効果が生じていると仮に考えた場合であっても、ゲート入力容量6からの電荷の供給が終了した際には、IGBT7のゲート電圧は5V以下となり、ゲート電圧のしきい電圧未満となる。
【0063】
また、IGBT7のスイッチング動作において、ゲート入力容量6がコンデンサ1a,1bから供給された電荷を蓄積することによってIGBT7をオンにし、ゲート入力容量6が蓄積している電荷の一部をコンデンサ1a,1bに供給することによってIGBT7をオフにする際、IGBT7のゲートにはコンデンサ1a,1bが接続されているため、IGBT7の等価的なゲート入力容量6が増加する。そのため、IGBT7をオン/オフする際に発生するコレクタ電圧の変化が引き起こすゲート電圧の変化を小さくすることができる。その結果、安定した動作を行う半導体装置を提供することができる。
【0064】
また、本実施の形態では、ゲート入力容量6で蓄積された電荷を蓄積するコンデンサとして、二つのコンデンサ1a,1bを使用したが、図12,13に示すように、一つのコンデンサを使用した半導体装置であっても、三つのコンデンサを使用した半導体装置であっても、タイミング制御回路10が半導体スイッチ2a〜2e及びゲート駆動回路3の制御を適切に行うことによって、本実施の形態と同様の動作を行うことができる。
【0065】
また、本実施の形態では、駆動部100がゲート入力容量6の充電を行う際、コンデンサ1a,1bは直列接続されており、駆動部100がゲート入力容量6の放電を行う際、コンデンサ1a,1bは並列接続されているが、半導体装置の要求仕様に応じて、直列接続か並列接続かを選択しても良い。
【0066】
また、コンデンサ1aはゲート入力容量6に電荷を供給する制御電源15aに接続され、コンデンサ1bはグランドに接続されているが、コンデンサ1a,1bを制御電源15aとは異なった定電圧電源に接続しても良い。
【0067】
【発明の効果】
この発明のうち請求項1に係る半導体装置によれば、コンデンサは駆動部が行うゲート入力容量の放電に連動してトランジスタのゲートに接続されるため、例えば、駆動部が行うゲート入力容量の放電に先行してコンデンサがトランジスタのゲートに接続されると、駆動部が行うゲート入力容量の充電に先行して、ゲート入力容量は蓄積している電荷をコンデンサに供給し、コンデンサはゲート入力容量から供給された電荷を蓄積する。また、コンデンサは駆動部が行うゲート入力容量の充電に連動してトランジスタのゲートに接続されるため、例えば、駆動部が行うゲート入力容量の充電に先行してコンデンサがトランジスタのゲートに接続されると、コンデンサは蓄積している電荷をゲート入力容量に供給し、ゲート入力容量はコンデンサから供給された電荷を蓄積する。その結果、トランジスタのゲート入力容量は、駆動部がゲート入力容量の放電を行う際に蓄積していた電荷を、駆動部がゲート入力容量の充電を行う際に結果的に蓄積する。そのため、駆動部がゲート入力容量を充電しようとするときには、ゲート入力容量にはある程度電荷が蓄積されているため、ゲート入力容量の充電が完了するまで駆動部がゲート入力容量に供給する電荷の量を低減することができる。その結果、駆動部がゲート入力容量に電荷を供給するために必要な電源の電源容量を低減することができる。
【0068】
また、トランジスタのゲート入力容量を放電する際に、ゲート入力容量に蓄積されていた電荷の一部を、ゲート入力容量の充電を行う際に活用しているため、つまりゲート入力容量に蓄積されていた電荷を有効利用しているため、半導体装置の省電力化を図ることができる。
【0069】
また、この発明のうち請求項2に係る半導体装によれば、駆動部が行うゲート入力容量の放電に先立って、ゲート入力容量は蓄積している電荷の一部をコンデンサに供給するため、十分な電荷をコンデンサに供給することができる。そのため、コンデンサは十分な電荷を蓄積することができ、駆動部によるゲート入力容量の充電が行われようとするときには、ゲート入力容量には十分な電荷を蓄積することができる。その結果、ゲート入力容量の充電が完了するまで駆動部がゲート入力容量に供給する電荷の量を確実に低減することができ、駆動部がゲート入力容量に電荷を供給するために必要な電源に必要な電源容量を確実に低減することができる。
【0070】
また、この発明のうち請求項3に係る半導体装置によれば、駆動部が行うゲート入力容量の充電に先立って、ゲート入力容量はコンデンサから供給された電荷を蓄積するため、コンデンサからの電荷を十分に蓄積することができる。そのため、駆動部によるゲート入力容量の充電が行われようとするときには、ゲート入力容量には十分な電荷が蓄積されており、その結果、ゲート入力容量の充電が完了するまで駆動部がゲート入力容量に供給する電荷の量を確実に低減することができ、駆動部がゲート入力容量に電荷を供給するために必要な電源に必要な電源容量を確実に低減することができる。
【0071】
また、この発明のうち請求項4に係る半導体装置によれば、コンデンサがゲート入力容量に供給する電荷によって、トランジスタのゲート電圧がしきい電圧以上となるため、トランジスタのゲート入力容量における充電電流の大部分をコンデンサに蓄積されていた電荷によって補うことができる。そのため、半導体装置全体の省電力化を図ることができる。
【0072】
また、この発明のうち請求項5に係る半導体装置によれば、ゲート入力容量が蓄積している電荷の一部をコンデンサに供給することによって、ゲート電圧がしきい電圧未満になるため、トランジスタのゲート入力容量における放電電流の大部分をコンデンサに蓄積することができる。そのため、ゲート入力容量で蓄積していた電荷を有効利用することができる。その結果、半導体装置全体の省電力化を図ることができる。
【0073】
また、この発明のうち請求項6に係る半導体装置によれば、コンデンサの容量は、ミラー効果が生じた際のゲート入力容量の2倍以上であるため、ゲート入力容量が蓄積している電荷の一部をコンデンサに供給することによって、ゲート電圧がしきい電圧未満になる。具体的には、例えば、ゲート入力容量が蓄積している電荷によって、ゲート電圧が15Vになっていたとする。このとき、コンデンサの容量はミラー効果が生じた際のゲート入力容量の2倍以上であるため、トランジスタがオフしても常にミラー効果が生じていると仮に考えた場合であっても、ゲート入力容量によるコンデンサへの電荷の供給が終了したときには、トランジスタのゲート電圧は15Vから5V以下になる。絶縁ゲート型のトランジスタとしてIGBTを使用した場合、通常、当該IGBTのゲート電圧のしきい電圧は約6Vであるため、ゲート入力容量が蓄積している電荷の一部をコンデンサに供給することによって、ゲート電圧がしきい電圧未満になる。そのため、トランジスタのゲート入力容量における放電電流の大部分をコンデンサに蓄積することができ、ゲート入力容量で蓄積していた電荷を有効利用することができる。その結果、半導体装置全体の省電力化を図ることができる。
【0074】
また、この発明のうち請求項7及び請求項8に係るトランジスタの駆動方法によれば、絶縁ゲート型のトランジスタのゲート入力容量は、ゲート入力容量の放電が行われる前に蓄積していた電荷を、結果的にゲート入力容量の充電が行われる前に蓄積する。そのため、ゲート入力容量の充電が行われるときには、ゲート入力容量にはある程度電荷が蓄積されているため、ゲート入力容量の充電が完了するまでゲート入力容量に供給する電荷の量を低減することができる。その結果、ゲート入力容量に電荷を供給するために必要な電源の電源容量を低減することができる。
【0075】
また、トランジスタのゲート入力容量を放電する際に、ゲート入力容量に蓄積されていた電荷の一部を、ゲート入力容量の充電を行う際に活用しているため、ゲート入力容量に蓄積されていた電荷を有効利用することができる。
【0076】
また、この発明のうち請求項9に係るトランジスタの駆動方法によれば、工程(c)におけるゲートとコンデンサとの接続から、工程(d)におけるゲートとコンデンサとの接続の切り離しまでの時間が5μs以下である。絶縁ゲート型のトランジスタとしてIGBTを使用した場合、スイッチング動作時におけるIGBTのゲート電圧の立下がり時間の要求仕様は通常5μs以下である。そのため、工程(c)におけるゲートとコンデンサとの接続から、工程(d)におけるゲートとコンデンサとの接続の切り離しまでの時間を、5μs以下に設定することによって、スイッチング動作時におけるIGBTのゲート電圧の立下り時間を、要求仕様に近づけることができる。
【0077】
また、この発明のうち請求項10に係るトランジスタの駆動方法によれば、工程(e)におけるゲートとコンデンサとの接続から、工程(f)におけるゲートとコンデンサとの接続の切り離しまでの時間が5μs以下である。絶縁ゲート型のトランジスタとしてIGBTを使用した場合、スイッチング動作時におけるIGBTのゲート電圧の立上がり時間の要求仕様は通常5μs以下である。そのため、工程(e)におけるトランジスタのゲートとコンデンサとの接続から、工程(f)におけるゲートとコンデンサとの接続の切り離しまでの時間を、5μs以下に設定することによって、スイッチング動作時におけるIGBTのゲート電圧の立上がり時間を、要求仕様に近づけることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図2】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図3】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図4】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図5】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図6】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図7】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図8】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図9】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図10】 本発明の実施の形態に係る半導体装置の構成を示す図である。
【図11】 本発明の実施の形態に係る半導体装置におけるIGBT7の駆動電流の特性を示す図である。
【図12】 本発明の実施の形態に係る半導体装置の変形例の構成を示す図である。
【図13】 本発明の実施の形態に係る半導体装置の変形例の構成を示す図である。
【図14】 第1の従来技術における半導体装置の構成を示す図である。
【図15】 第1の従来技術における半導体装置の特性を示す図である。
【図16】 第2の従来技術における半導体装置の構成を示す図である。
【図17】 第3の従来技術における半導体装置の構成を示す図である。
【符号の説明】
1a〜1c コンデンサ、6 ゲート入力容量、7 IGBT、100 駆動部。
Claims (10)
- 絶縁ゲート型のトランジスタと、
前記トランジスタのゲート入力容量の充電及び放電を行う駆動部と、
前記駆動部が行う前記充電及び前記放電に連動して、前記トランジスタのゲートに選択的に接続されるコンデンサと
を備え、
前記コンデンサが前記駆動部が行う前記放電に連動して前記ゲートに接続されて、前記ゲート入力容量は蓄積している電荷を前記コンデンサに供給し、前記コンデンサは前記ゲート入力容量から供給された前記電荷を蓄積し、
前記コンデンサが前記駆動部が行う前記充電に連動して前記ゲートに接続されて、前記コンデンサは蓄積している前記電荷を前記ゲート入力容量に供給し、前記ゲート入力容量は前記コンデンサから供給された前記電荷を蓄積する、半導体装置。 - 前記コンデンサは、前記駆動部が行う前記放電に先立って前記ゲートに接続され、前記ゲート入力容量は蓄積している前記電荷を前記コンデンサに供給する、請求項1記載の半導体装置。
- 前記コンデンサは、前記駆動部が行う前記充電に先立って前記ゲートに接続され、前記ゲート入力容量は前記コンデンサから供給された前記電荷を蓄積する、請求項1及び請求項2のいずれか一つに記載の半導体装置。
- 前記コンデンサが前記ゲート入力容量に供給する前記電荷によって、前記トランジスタのゲート電圧がしきい電圧以上となる、請求項1乃至請求項3のいずれか一つに記載の半導体装置。
- 前記ゲート入力容量が蓄積している前記電荷を前記コンデンサに供給することによって、前記トランジスタのゲート電圧がしきい電圧未満となる、請求項1乃至請求項4のいずれか一つに記載の半導体装置。
- 前記コンデンサの容量は、ミラー効果が生じた際の前記ゲート入力容量の2倍以上である、請求項1乃至請求項3のいずれか一つに記載の半導体装置。
- (a)絶縁ゲート型のトランジスタにおけるゲート入力容量の放電を行う工程と、
(b)前記ゲート入力容量の充電を行う工程と
を備え、
前記工程(a)は、
(c)前記ゲート入力容量が蓄積している電荷をコンデンサに供給し、前記コンデンサが前記ゲート入力容量から供給された電荷を蓄積する工程と、
(d)前記工程(c)の後に、前記ゲート入力容量に残っている電荷を取り出す工程とを含み、
前記工程(b)は、
(e)前記工程(d)の後に、前記コンデンサが蓄積している電荷を前記ゲート入力容量に供給し、前記ゲート入力容量が前記コンデンサから供給された電荷を蓄積する工程と、
(f)前記工程(e)の後に、前記ゲート入力容量にさらに電荷の供給を行う工程とを含む、トランジスタの駆動方法。 - 前記工程(c)において、前記トランジスタのゲートと前記コンデンサとを接続した後に、前記ゲート入力容量は蓄積している電荷をコンデンサに供給し、
前記工程(d)において、前記工程(c)における前記ゲートと前記コンデンサとの接続を切り離した後に、前記ゲート入力容量に残っている電荷を取り出し、
前記工程(e)において、前記ゲートと前記コンデンサとを接続した後に、前記コンデンサが蓄積している電荷を前記ゲート入力容量に供給し、
前記工程(f)において、前記工程(e)における前記ゲートと前記コンデンサとの接続を切り離した後に、前記ゲート入力容量にさらに電荷の供給を行う、請求項7記載のトランジスタの駆動方法。 - 前記工程(c)における前記ゲートと前記コンデンサとの接続から、前記工程(d)における前記ゲートと前記コンデンサとの接続の切り離しまでの時間は、5μs以下である、請求項8記載のトランジスタの駆動方法。
- 前記工程(e)における前記ゲートと前記コンデンサとの接続から、前記工程(f)における前記ゲートと前記コンデンサとの接続の切り離しまでの時間は、5μs以下である、請求項8及び請求項9のいずれか一つに記載のトランジスタの駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322159A JP3788926B2 (ja) | 2001-10-19 | 2001-10-19 | 半導体装置及びトランジスタの駆動方法 |
US10/123,153 US6756623B2 (en) | 2001-10-19 | 2002-04-17 | Semiconductor device and method of driving transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322159A JP3788926B2 (ja) | 2001-10-19 | 2001-10-19 | 半導体装置及びトランジスタの駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003133929A JP2003133929A (ja) | 2003-05-09 |
JP2003133929A5 JP2003133929A5 (ja) | 2005-03-17 |
JP3788926B2 true JP3788926B2 (ja) | 2006-06-21 |
Family
ID=19139252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001322159A Expired - Lifetime JP3788926B2 (ja) | 2001-10-19 | 2001-10-19 | 半導体装置及びトランジスタの駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6756623B2 (ja) |
JP (1) | JP3788926B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4144541B2 (ja) * | 2004-03-19 | 2008-09-03 | 日産自動車株式会社 | 電圧駆動型半導体素子用駆動回路 |
US7080639B1 (en) | 2005-06-30 | 2006-07-25 | Visteon Global Technologies, Inc. | Soft IGBT turn-on ignition applications |
US20070126497A1 (en) * | 2005-12-01 | 2007-06-07 | Sithambaram Palaniappan | Method and apparatus for programming one or more programmable components of a bootstrap circuit |
JP2008306618A (ja) | 2007-06-11 | 2008-12-18 | Nissan Motor Co Ltd | 電圧駆動型素子を駆動するための駆動回路 |
US20100109750A1 (en) * | 2008-10-30 | 2010-05-06 | Jens Barrenscheen | Boost Mechanism Using Driver Current Adjustment for Switching Phase Improvement |
JP5321126B2 (ja) * | 2009-02-24 | 2013-10-23 | 富士通セミコンダクター株式会社 | アナログスイッチ回路 |
JP5492518B2 (ja) * | 2009-10-02 | 2014-05-14 | 株式会社日立製作所 | 半導体駆動回路、及びそれを用いた半導体装置 |
JP5541044B2 (ja) * | 2010-09-28 | 2014-07-09 | サンケン電気株式会社 | ゲート駆動回路及びスイッチング電源装置 |
DE102014214246B3 (de) | 2014-04-24 | 2015-07-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung zum Schalten eines halbleiterbasierten Schalters und Sensor zur Erfassung einer Stromänderungsgeschwindigkeit an einem halbleiterbasierten Schalter |
US9276562B2 (en) * | 2014-04-24 | 2016-03-01 | Qualcomm, Incorporated | Charge-recycling circuits including switching power stages with floating rails |
KR20160143909A (ko) * | 2015-06-04 | 2016-12-15 | 엘에스산전 주식회사 | Igbt 구동 장치 |
US10658357B2 (en) * | 2018-02-13 | 2020-05-19 | Texas Instruments Incorporated | Driver for driving a capacitive load |
US11095215B2 (en) | 2018-11-26 | 2021-08-17 | Texas Instruments Incorporated | Multi-capacitor bootstrap circuit |
JP7140015B2 (ja) * | 2019-03-18 | 2022-09-21 | 株式会社デンソー | スイッチの駆動回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH027617A (ja) | 1988-06-25 | 1990-01-11 | Fujitsu Denso Ltd | 高速駆動回路 |
JP3222330B2 (ja) * | 1994-09-20 | 2001-10-29 | 株式会社日立製作所 | 半導体回路及び半導体集積回路 |
JPH08163862A (ja) | 1994-12-01 | 1996-06-21 | Murata Mfg Co Ltd | Mosfetドライブ方法および回路 |
JP3421507B2 (ja) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | 半導体素子の駆動回路 |
JP3447949B2 (ja) * | 1998-03-31 | 2003-09-16 | 株式会社東芝 | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 |
US6459324B1 (en) * | 2000-10-23 | 2002-10-01 | International Rectifier Corporation | Gate drive circuit with feedback-controlled active resistance |
US6531895B1 (en) * | 2002-02-08 | 2003-03-11 | Delphi Technologies, Inc. | Isolated gate drive circuit having a switched input capacitor |
-
2001
- 2001-10-19 JP JP2001322159A patent/JP3788926B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-17 US US10/123,153 patent/US6756623B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003133929A (ja) | 2003-05-09 |
US6756623B2 (en) | 2004-06-29 |
US20030075748A1 (en) | 2003-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11611339B2 (en) | Power switch drive circuit and device | |
JP3788926B2 (ja) | 半導体装置及びトランジスタの駆動方法 | |
US6819149B2 (en) | Gate drive device for reducing a surge voltage and switching loss | |
US20040141345A1 (en) | DC to DC converter | |
US8907641B2 (en) | Circuit and method for short circuit protection | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
CN112640279B (zh) | 过电流保护电路及开关电路 | |
EP3934097A1 (en) | A driver circuit, corresponding device and method of operation | |
US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
US6577173B2 (en) | Inductive load driving circuit | |
JP2003133929A5 (ja) | ||
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
US5467047A (en) | Power transistor rapid turn off circuit for saving power | |
CN111224536B (zh) | 抗米勒效应功率模块的驱动装置及电子设备 | |
JPS6121015B2 (ja) | ||
JP2008067140A (ja) | スイッチング回路 | |
US11791815B2 (en) | Driver circuit, corresponding device and method of operation | |
EP2892135B1 (en) | Power Supply and energy efficient Gate Driver | |
KR100385789B1 (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
JP7226099B2 (ja) | ゲート駆動回路 | |
JP4970009B2 (ja) | スイッチング素子のゲート駆動回路 | |
JP3460496B2 (ja) | プラズマディスプレイの駆動装置 | |
US10069485B2 (en) | High-speed MOSFET and IGBT gate driver | |
WO2001063763A2 (en) | Drive circuit and method for mosfet | |
JPH1023742A (ja) | 半導体電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3788926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |