JP7226099B2

JP7226099B2 - ゲート駆動回路

Info

Publication number: JP7226099B2
Application number: JP2019098209A
Authority: JP
Inventors: 侑希友田
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2019-05-27
Filing date: 2019-05-27
Publication date: 2023-02-21
Anticipated expiration: 2039-05-27
Also published as: JP2020195019A

Description

本発明は、ＩＧＢＴやＭＯＳＦＥＴ等といった半導体スイッチング素子に適用可能なゲート駆動回路に係るものであって、例えばスイッチング時のノイズ低減やスイッチング損失低減に貢献可能な技術に関するものである。

種々の分野で適用されている電力変換装置においては、例えばＩＧＢＴやＭＯＳＦＥＴ等の半導体スイッチ（電圧駆動型半導体素子等）を有し、当該半導体スイッチ（以下、単にスイッチと適宜称する）をゲート駆動回路によってスイッチング（ターンオン，ターンオフ）制御する構成が普及している。

スイッチのスイッチング時において、ゲート駆動回路に浮遊インダクタンス（例えば回路配線等各部の浮遊インダクタンス）が存在していると、その浮遊インダクタンスの大きさに応じてサージ電圧が発生し、スイッチの過電圧損傷等の事態を招くおそれがある。

このような事態を抑制する手法としては、スイッチのゲート抵抗値を大きくし、サージ電圧を抑制する方法がある。しかしながら、ゲート抵抗を大きくする場合、ゲート容量の充電に時間がかかり、スイッチング損失が増加して、電力変換装置の変換効率等の低下を招くおそれがある。したがって、サージ電圧の低減とスイッチング損失の低減との両者は、トレードオフの関係を有する場合がある。

スイッチング損失の低減を図る技術としては、例えば図４に示すゲート駆動回路４０のように、ゲート抵抗Ｒ２に対して並列にコンデンサ（以下、単に並列コンデンサと適宜称する）Ｃを接続し、ある一定期間のスイッチング速度の高速化を図った技術が知られている（特許文献１参照。なお、後述の図１に示すものと同様のものには同一符号を付する等により、その詳細な説明を適宜省略する）。

ゲート駆動回路４０において、スイッチＳＷのターンオン時に蓄積されたゲート容量の電荷は、ターンオフ時に、まず並列コンデンサＣに対して放電される。この放電により、並列コンデンサＣが徐々にハイインピーダンスになって当該放電の速度が低下した後、当該並列コンデンサＣに蓄積されている電荷がゲート抵抗Ｒ２経由で放電されることとなる。

図４のようなゲート駆動回路において、サージ電圧やスイッチング損失が大きい場合には、ゲート抵抗や並列コンデンサの定数をそれぞれ大きくすることが考えられる。

特開平１１－２８５２３８号公報

前述したように並列コンデンサの定数（抵抗値）を大きくすると、当該並列コンデンサにおける蓄電可能な電荷量（すなわち、ゲート容量から並列コンデンサに放電可能な電荷量）が増えることとなるが、当該並列コンデンサに蓄電された電荷の放電に要する時間も増えてしまうことになる。

すなわち、ゲート駆動回路において単に並列コンデンサを適用しただけでは、スイッチング速度の高速化の効果が十分には得られず、スイッチング損失が増大してしまうおそれがある。

本発明は、かかる技術的課題を鑑みてなされたものであって、サージ電圧の低減やスイッチング損失の低減に貢献可能な技術を提供することにある。

この発明の一態様は、半導体スイッチのゲートに接続されているゲート抵抗と、前記ゲート抵抗に対して並列接続されているコンデンサと、前記ゲート抵抗および前記コンデンサに並列接続されているバイパス経路と、前記バイパス経路に挿入接続されている断続切替部と、前記半導体スイッチのゲート電圧を検出して前記断続切替部を切り替え制御する制御回路部と、を備え、前記制御回路部は、前記バイパス経路を、前記ゲート抵抗，前記コンデンサ，前記バイパス経路の共通接続点に対して電気的接続状態または電気的遮断状態に切り替えることを特徴とする。

また、前記制御回路部は、前記コンデンサの容量に基づいたゲート電圧の閾値が設定されており、ゲート電圧が閾値以下の場合に、前記断続切替部を電気的接続状態にすることを特徴とするものでも良い。

また、前記制御回路部は、ゲート電圧が閾値を超えてから当該閾値以下に到達した時刻と、前記断続切替部を電気的接続状態に切り替える時刻と、の間に待機期間が設定されていることを特徴とするものでも良い。

また、前記バイパス経路は、前記ゲート抵抗よりも低い抵抗値の抵抗器が前記断続切替部と直列に挿入接続されていることを特徴とするものでも良い。

以上示したように本発明によれば、サージ電圧の低減やスイッチング損失の低減に貢献することが可能となる。

本実施形態の一例であるゲート駆動回路１０を説明するための概略構成図。ゲート駆動回路１０のシミュレーション結果を示す特性図。本実施形態の他例であるゲート駆動回路３０を説明するための概略構成図。従来構成によるゲート駆動回路４０を説明するための概略構成図。

本発明の実施形態におけるゲート駆動回路は、スイッチのゲートに接続されているゲート抵抗に対し、単にコンデンサを並列接続したような構成（例えば図４のゲート駆動回路４０のような構成；以下、単に従来構成と適宜称する）とは、全く異なるものである。

すなわち、本実施形態は、ゲート抵抗およびコンデンサに並列接続されているバイパス経路と、当該バイパス経路に挿入接続されている断続切替部と、スイッチのゲート電圧を検出して当該断続切替部を切り替え制御する制御回路部と、を備えたものである。

例えば図４に示すような従来構成の場合、並列コンデンサＣを持たない構成（例えば、ゲート容量の電荷を単にゲート抵抗を介して放電する構成）と比較すると、ゲート容量の電荷を比較的高速で放電し易くなり、これによりスイッチＳＷのスイッチング速度が向上し、ターンオフ時のスイッチング損失を低減できる可能性はある。

しかしながら、並列コンデンサＣに蓄電された電荷の放電に時間がかかってしまうと、当該放電が完了する前に、次のスイッチング動作（ターンオン動作等）が開始してしまうことが考えられる。すなわち、結果的に、スイッチング損失が大きくなってしまうおそれがある。このような傾向は、スイッチング周波数が高い構成の場合にも、起こるおそれがある。

一方、本実施形態のゲート駆動回路においては、ゲート電圧の検出結果に基づいて断続切替部を切り替え制御して、バイパス経路を、ゲート抵抗，コンデンサ，バイパス経路の共通接続点に対して電気的接続状態または電気的遮断状態に切り替えることが可能となる。

これにより、並列コンデンサに蓄電された電荷を、バイパス経路を介して放電することができる。すなわち、並列コンデンサに蓄電された電荷において、単にゲート抵抗のみを経由して時間をかけて放電する必要がなく、速やかに放電することができるため、当該放電に要する時間の短縮化を図ることが可能となる。

ゆえに、たとえゲート抵抗や並列コンデンサの定数をそれぞれ大きくした構成であっても、サージ電圧の低減やスイッチング損失の低減に貢献可能となる。

本実施形態のゲート駆動回路は、前述のようにゲート電圧の検出結果に基づいて断続切替部を切り替え制御して、バイパス経路を、ゲート抵抗，コンデンサ，バイパス経路の共通接続点に対して電気的接続状態または電気的遮断状態に切り替えることが可能な構成であれば良く、種々の分野（例えばゲート駆動回路技術，スイッチ技術，ゲート電圧検出技術，断続切替技術等の分野）の技術常識を適宜適用して設計することが可能であり、その一例として以下に示すものが挙げられる。

≪本実施形態の一例であるゲート駆動回路１０≫
図１に示すゲート駆動回路１０は、本実施形態の一例を説明するものである。このゲート駆動回路１０においては、スイッチＳＷのゲートＧ側にゲート抵抗Ｒ１，Ｒ２それぞれの一端が接続されている。スイッチＳＷは、種々の態様を適用することが可能であり、特に限定されるものではない。図１のスイッチＳＷでは、ＭＯＳＦＥＴからなる構成を示しているが、ＩＧＢＴ等からなる構成であっても良い。また、スイッチＳＷをモジュール化したモジュール構造体等も挙げられる。

ゲート抵抗Ｒ１，Ｒ２それぞれの他端は、ｎｐｎ型のトランジスタＴｒ１のエミッタ側とｐｎｐ型のトランジスタＴｒ２のエミッタ側との直列接続（トーテンポール接続）点に、接続されている。また、トランジスタＴｒ１のコレクタ側は、図外のゲート駆動電源に接続され、トランジスタＴｒ２のコレクタ側は、スイッチＳＷのソースＳ側に接続されている。そして、トランジスタＴｒ１，Ｔｒ２においては、駆動信号生成回路ＴのＰＷＭ信号（スイッチＳＷのオンオフ指令信号）に基づいて駆動制御することにより、スイッチＳＷをターンオン，ターンオフできるように構成されている。

図１の場合、トランジスタＴｒ１をオン状態にしてトランジスタＴｒ２をオフ状態にし、図外のゲート駆動電源の電圧の印加を印加することにより、ターンオン電流がトランジスタＴｒ１→ゲート抵抗Ｒ１→スイッチＳＷの順で流れ、スイッチＳＷがターンオンすることとなる。

また、トランジスタＴｒ１をオフ状態にしてトランジスタＴｒ２をオン状態にした場合には、ターンオフ電流がゲート抵抗Ｒ２（または後述のバイパス経路Ｂ）→トランジスタＴｒ２の順で流れ、スイッチＳＷがターンオフすることとなる。

ゲート抵抗Ｒ２には、並列コンデンサＣが並列接続されている。この並列コンデンサＣの容量値は、例えばスイッチＳＷにおいて許容電流が流れている状態でターンオフした場合に発生し得るサージ電圧を想定して、設定することが挙げられる。

また、ゲート抵抗Ｒ２および並列コンデンサＣには、断続切替部１を有したバイパス経路Ｂが並列接続されている。断続切替部１は、ゲート抵抗Ｒ２，並列コンデンサＣ，バイパス経路Ｂの共通接続点Ｐに対して、断続切替部１を電気的接続状態または電気的遮断状態に切り替えることが可能な構成であれば良く、特に限定されるものではない。

バイパス経路Ｂは、単に断続切替部１を有した構成に限定されるものではなく、例えば図示するように断続切替部１と直列の抵抗器Ｒ３を挿入接続した構成であっても良い。この場合、抵抗器Ｒ３は、ゲート抵抗Ｒ２よりも小さい抵抗値のものを適用することが挙げられる。

断続切替部１には、当該断続切替部１を切り替え制御する制御回路部２が接続されている。この制御回路部２は、スイッチＳＷのゲートＧのゲート電圧を検出することが可能であって、当該検出結果（ゲート電圧の変化）に基づいて、共通接続点Ｐに対し、断続切替部１を電気的接続状態または電気的遮断状態に切り替えることが可能な構成となっている。ゲート電圧の検出は、適宜行うことが可能であり、図１の場合、共通接続点ＰとトランジスタＴｒ１，Ｔｒ２との間を介して検出できる構成となっている。

前述のようにゲート電圧の検出結果に基づいた断続切替部１の切り替えは、適宜実施することが可能である。例えば、制御回路部２において、予めゲート電圧の閾値を設定し、当該閾値とゲート電圧の検出結果とを比較して判定できるようにしておき、当該判定結果に基づいて断続切替部１を切り替え制御することが挙げられる。

例えば、制御回路部２において、スイッチＳＷのターンオフ後のゲート電圧が降下し閾値以下に到達した状態であると判定した場合に、断続切替部１を電気的遮断状態にすることが挙げられる。また、ゲート電圧が閾値以下に到達した時刻と、断続切替部１を切り替える時刻と、の間に待機期間（タイムラグ：例えば後述の図２（Ｄ）ではｔ１，ｔ２の間の期間）を設定しても良い。

閾値においては、例えばスイッチＳＷのターンオン時，ターンオフ時のゲート電圧の大きさ，変化等や、並列コンデンサＣの容量に基づいて設定することが挙げられる。待機期間においては、例えばターンオフ時に発生し得るサージ電圧の変化を考慮して設定（例えば後述の図２（Ｂ２）に描写されているピーク付近を超えるように設定）することが挙げられる。

≪制御回路部２による切り替え制御例≫
次に、前述のように閾値，待機期間が設定されている制御回路部２の切り替え制御例を説明する。まず、スイッチＳＷがターンオンする場合、制御回路部２により、断続切替部１を共通接続点Ｐに対して電気的遮断状態にしておく。このターンオンにより、ゲート電圧が上昇して閾値を超え、ゲートＧの容量に電荷が蓄積されることとなる。

次に、スイッチＳＷがターンオフすると、ゲートＧの容量に蓄積されている電荷が、まず並列コンデンサＣに対して放電される。この放電の直後においては、放電速度が比較的速く、ゲート電圧も比較的速く降下するものの、並列コンデンサＣの蓄電量が増加してハイインピーダンスになるに連れて、放電速度やゲート電圧の降下速度が低下することとなる。

そして、制御回路部２は、検出したゲート電圧が降下して閾値以下に到達した状態であると判定した場合、待機期間経過後に、断続切替部１を電気的接続状態に切り替える。これにより、並列コンデンサＣに蓄電されている電荷は、バイパス経路Ｂを経由して放電され易くなる。

≪シミュレーション結果≫
次に、ゲート駆動回路１０において、前述のように閾値，待機期間が設定されている制御回路部２により切り替え制御を行った場合をシミュレーションしたところ、図２（Ａ）（Ｂ）（Ｄ）に示すようなスイッチＳＷのスイッチング特性（スイッチング損失特性（Ａ）、ドレイン電圧Ｖｄｓ，電流Ｉｄ（Ｂ）、ゲート電圧Ｖｇｓ，電流Ｉｇ（Ｄ））と、図２（Ｃ）に示すような並列コンデンサＣの電気的特性（電圧特性，電流特性）が得られた。

なお、図２の図示左側（Ａ１）～（Ｄ１）は従来構成によるシミュレーション結果であり、図示右側（Ａ２）～（Ｄ２）がゲート駆動回路１０のシミュレーション結果である。また、シミュレーション条件においては、ゲート抵抗Ｒ２の抵抗値を１５Ω、並列コンデンサＣの容量を１００ｎＦ、抵抗器Ｒ３の抵抗値を０，５Ω、閾値Ｖｔｈを４Ｖ、ゲート電圧Ｖｇｓが閾値以下に到達した時刻をｔ１、待機期間（図２（Ｃ）に示すｔ１とｔ２との間）を０．２μｓに設定した。

まず、従来構成は、図２（Ａ１）～（Ｄ１）によると、スイッチＳＷがスイッチオフしてから時刻ｔ１に至るまでは、ゲート電圧Ｖｇｓが比較的速やかに降下しているものの、当該時刻ｔ１経過後においては、ゲート電圧Ｖｇｓの降下速度が低下していることが読み取れる。また、並列コンデンサＣの放電による電圧降下が比較的緩やかであり、当該放電が完了する前に、次のスイッチング動作（ターンオン動作等）が開始してしまっていることが読み取れる。

一方、ゲート駆動回路１０は、図２（Ａ２）～（Ｄ２）によると、スイッチＳＷがスイッチオフしてから時刻ｔ２に至るまでは、ゲート電圧Ｖｇｓと並列コンデンサＣの電圧との両者は、それぞれ従来構成と同様に変化していることが読み取れる。そして、当該時刻ｔ２経過後（すなわち待機期間を経た後）は、断続切替部１が電気的接続状態になったことにより、ゲート電圧Ｖｇｓが再び速やかに降下し、並列コンデンサＣの放電による電圧も速やかに降下（次のスイッチング動作（ターンオン動作等）が開始する前に放電が完了するように降下）していることが読み取れる。また、従来構成と比較すると、スイッチング損失が低減されていることが読み取れる。

ゆえに、ゲート駆動回路１０によれば、従来構成と比較して、サージ電圧の低減やスイッチング損失の低減に貢献可能であると言える。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変更等が可能であることは、当業者にとって明白なことであり、このような変更等が特許請求の範囲に属することは当然のことである。

例えば、図１に示したゲート駆動回路１０の場合、ゲート抵抗Ｒ２（ターンオフ側）に並列コンデンサＣを並列接続し、それらゲート抵抗Ｒ２およびコンデンサＣに並列接続されたバイパス経路Ｂの断続切替部１を適宜切り替え制御する構成となっているが、これに限定されるものではない。

具体例としては、図３に示すゲート駆動回路３０のように、ゲート抵抗Ｒ１（ターンオン側）に並列コンデンサＣを並列接続し、それらゲート抵抗Ｒ１および並列コンデンサＣに並列接続されたバイパス経路Ｂの断続切替部１を適宜切り替え制御するように構成しても良い。

このゲート駆動回路３０においても、制御回路部２により、スイッチＳＷのゲート電圧の検出結果に基づいて断続切替部１を切り替え制御して、バイパス経路Ｂを、ゲート抵抗Ｒ１，コンデンサＣ，バイパス経路Ｂの共通接続点に対して電気的接続状態または電気的遮断状態に適宜切り替えることが可能である。例えば、ゲート駆動回路１０においては、ゲート電圧が閾値以下の場合に断続切替部１を電気的接続状態にすることに対し、ゲート駆動回路３０では、ゲート電圧が閾値以上の場合に断続切替部１を電気的接続状態にすることが挙げられる。

したがって、ゲート駆動回路３０においても、断続切替部１を適宜切り替えることにより、ゲート駆動回路１０と同様の作用効果を奏することが可能となる。

１０，３０…ゲート駆動回路
Ｒ１，Ｒ２…ゲート抵抗
Ｒ３…抵抗器
ＳＷ…スイッチ
Ｃ…並列コンデンサ
Ｂ…バイパス経路
Ｐ…共通接続点
１…断続切替部
２…制御回路部

Claims

半導体スイッチのゲートに接続されているゲート抵抗と、
前記ゲート抵抗に対して並列接続されているコンデンサと、
前記ゲート抵抗および前記コンデンサに並列接続されているバイパス経路と、
前記バイパス経路に挿入接続されている断続切替部と、
前記半導体スイッチのゲート電圧を検出して前記断続切替部を切り替え制御する制御回路部と、を備え、
前記制御回路部は、
前記バイパス経路を、前記ゲート抵抗，前記コンデンサ，前記バイパス経路の共通接続点に対して電気的接続状態または電気的遮断状態に切り替え、
前記コンデンサの容量に基づいたゲート電圧の閾値が設定されており、
ゲート電圧が閾値以下の場合に、前記断続切替部を電気的接続状態にすることを特徴とするゲート駆動回路。
前記制御回路部は、ゲート電圧が閾値を超えてから当該閾値以下に到達した時刻と、前記断続切替部を電気的接続状態に切り替える時刻と、の間に待機期間が設定されていることを特徴とする請求項１記載のゲート駆動回路。
前記バイパス経路は、前記ゲート抵抗よりも低い抵抗値の抵抗器が前記断続切替部と直列に挿入接続されていることを特徴とする請求項１または２記載のゲート駆動回路。