JP6946772B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP6946772B2 JP6946772B2 JP2017118755A JP2017118755A JP6946772B2 JP 6946772 B2 JP6946772 B2 JP 6946772B2 JP 2017118755 A JP2017118755 A JP 2017118755A JP 2017118755 A JP2017118755 A JP 2017118755A JP 6946772 B2 JP6946772 B2 JP 6946772B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- switching element
- turn
- capacitor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
該スイッチング素子の動作制御をする制御部(3)とを備え、
該制御部は、上記スイッチング素子の制御電極(20)に制御電圧(Vg)を加える駆動回路(30)と、該駆動回路と上記制御電極との間に設けられた抵抗(4)と、該抵抗に並列接続したコンデンサ(5)とを有し、上記抵抗及び上記コンデンサからなる並列接続体は、一端側が上記駆動回路に接続されると共に他端側が上記制御電極に接続されて、上記抵抗及び上記コンデンサのうちのいずれか一方を介して、上記駆動回路と上記制御電極とが接続されるように構成されており、
上記スイッチング素子のターンオフ動作時及びターンオン動作時において、ターンオフ又はターンオンを開始した後、サージ(Vs)が発生する前であって上記スイッチング素子に損失(P)が発生する期間(t1,t3)の少なくとも一部は、上記駆動回路と上記制御電極との間に上記コンデンサを介して制御電流(Ig)が流れ、上記サージが発生する期間(t2,t4)は、上記抵抗を介して上記制御電流が流れるように、上記コンデンサの静電容量(C)が定められており、
上記ターンオフ動作時において、上記サージが発生する前の上記損失が発生する期間は、上記ターンオフ動作時におけるミラー期間であるオフミラー期間(t 1 )であり、上記サージが発生する期間は、上記オフミラー期間が経過した後で上記制御電圧が閾電圧(V th )に達するまでの期間(t 2 )であり、
上記ターンオン動作時において、上記サージが発生する前の上記損失が発生する期間は、上記制御電圧が上記閾電圧に達してから、上記ターンオン動作時におけるミラー期間であるオンミラー期間(t 4 )が始まるまでの期間(t 3 )であり、上記サージが発生する期間は、上記オンミラー期間である、電力変換装置(1)にある。
そのため、スイッチング素子の損失とサージをより低減できる。すなわち、上記構成にすると、サージが発生する前であってスイッチング素子に損失が発生する期間の少なくとも一部は、コンデンサを介して制御電流が流れるため、多くの制御電流を流すことができる。そのため、この期間を短くすることができ、スイッチング素子の損失を低減できる。
また、上記構成にすると、サージが発生する期間は、抵抗を介して制御電流が流れるため、制御電流を少なくすることができる。そのため、この期間にスイッチング素子が急にオン又はオフすることを抑制でき、大きなサージが発生することを抑制できる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
上記電力変換装置について、図1〜図8を参照して説明する。図1に示すごとく、本形態の電力変換装置1は、スイッチング素子2と、該スイッチング素子2の動作制御をする制御部3とを備える。スイッチング素子2によって、電力変換回路10(図7参照)を構成してある。本形態では、スイッチング素子2としてMOSFETを用いている。
Qa/ΔVg1<C<(Qa+Qb)/ΔVg1 ・・・(1)
Qc/ΔVg2<C<(Qc+Qd)/ΔVg2 ・・・(2)
そのため、スイッチング素子2の損失PとサージVsをより低減できる。すなわち、上記構成にすると、サージVsが発生する前であってスイッチング素子2に損失が発生する期間t1,t3の少なくとも一部は、コンデンサ5を介して制御電流Igが流れるため、多くの制御電流Igを流すことができる。そのため、この期間t1,t3を短くすることができ、スイッチング素子2の損失Pを低減できる。
また、上記構成にすると、サージVsが発生する期間t2,t4は、抵抗4を介して制御電流Igが流れるため、制御電流Igを少なくすることができる。そのため、この期間t2,t4にスイッチング素子2が急にオン又はオフすることを抑制でき、大きなサージVsが発生することを抑制できる。
そのため、ターンオフ時における損失PとサージVsを、より確実に低減できる。すなわち、上記式(1)を満たす場合、Qa/ΔVg1<Cであるため、図4に示すごとく、ターンオフを開始した後、電荷Qaがコンデンサ5に流れても、コンデンサ5は完全に充電されない。そのため、オフミラー期間t1においてコンデンサ5を介して電荷Qbを流すことができる。したがって、オフミラー期間t1における制御電流Igを多くすることができ、オフミラー期間t1を短くすることができる。そのため、損失Pを低減できる。
また、上記式(1)を満たす場合、C<(Qa+Qb)/ΔVg1であるため、オフミラー期間t1においてコンデンサ5の充電が完了し、サージ発生期間t2では制御電流Igが抵抗4を流れるようになる。そのため、サージ発生期間t2における制御電流Igを低減でき、スイッチング素子2を徐々にオフできる。したがって、サージVsを低減できる。
また、仮に上記式(1)を満たさず、C>(Qa+Qb)/ΔVg1であったとすると、コンデンサ5の静電容量Cが大きすぎるため、なかなかコンデンサ5が充電されない。そのため、サージ発生期間t2に制御電流Igがコンデンサ5を流れてしまう。したがって、図15に示すごとく、サージ発生期間t2に大きな制御電流Igが流れ、スイッチング素子2が高速でオフして、高いサージVsが発生しやすくなる。
これに対して、本形態のように、上記式(1)を満たすように静電容量Cを定めれば、ターンオフ時における損失PとサージVsを低減することができる。
そのため、ターンオン時における損失PとサージVsを、より確実に低減できる。すなわち、上記式(2)を満たす場合、Qc/ΔVg2<Cであるため、図6に示すごとく、ターンオンを開始した後、電荷Qcがコンデンサ5を流れても、コンデンサ5は完全に充電されない。そのため、期間t3においてコンデンサ5を介して電荷Qdを流すことができる。したがって、この期間t3における制御電流Igを多くすることができ、期間t3を短くすることができる。そのため、損失Pを低減できる。
また、上記式(1)を満たす場合、C<(Qc+Qd)/ΔVg2であるため、上記期間t3においてコンデンサ5の充電が完了し、オンミラー期間t4では制御電流Igが抵抗4を流れるようになる。そのため、オンミラー期間t4の制御電流Igを低減でき、スイッチング素子2を徐々にオンできる。したがって、サージVsを低減できる。
また、仮に上記式(2)を満たさず、C>(Qc+Qd)/ΔVg2であったとすると、コンデンサ5の静電容量Cが大きすぎるため、すぐにコンデンサ5が充電されない。そのため、サージ発生期間t4に、制御電流Igがコンデンサ5を流れてしまう。したがって図17に示すごとく、サージ発生期間t4に大きな制御電流Igが流れ、スイッチング素子2が急にオンして、高いサージ電圧Vsが発生しやすくなる。
これに対して、本形態のように、上記式(2)を満たすように静電容量Cを定めれば、ターンオン時における損失PとサージVsを低減することができる。
本形態は、制御部3の構成を変更した例である。図9に示すごとく、本形態では、第1抵抗4aと第2抵抗4bとの、2個の抵抗4を設けてある。これら2個の抵抗4a,4bは互いに並列に接続されている。また、これらの抵抗4に並列に、コンデンサ5を接続してある。第2抵抗4bには、ダイオード6が直列接続されている。
その他、実施形態1と同様の構成及び作用効果を備える。
本形態は、制御部3の構成を変更した例である。図11に示すごとく、本形態の制御部3は、抵抗4と、コンデンサ5と、ダイオード6とをそれぞれ2個備える。第1抵抗4aと第1コンデンサ5aとは互いに並列に接続されている。第1抵抗4aに第1ダイオード6aが直列接続されている。また、第2抵抗4bと第2コンデンサ5bとは互いに並列に接続されており、第2抵抗4bに第2ダイオード6bが直列接続されている。
その他、実施形態1と同様の構成及び作用効果を備える。
本形態は、制御部3の構成を変更した例である。図12に示すごとく、本形態では、抵抗4とコンデンサ5とをそれぞれ2個、設けてある。第1抵抗4aと第1コンデンサ5bとは、互いに並列に接続されている。また、第2抵抗4bと第2コンデンサ5bとは、互いに並列に接続されている。第2抵抗4bに、ダイオード6を直接接続してある。
その他、実施形態1と同様の構成及び作用効果を備える。
2 スイッチング素子
20 制御電極
3 制御部
30 駆動回路
4 抵抗
5 コンデンサ
Vg 制御電圧
Ig 制御電流
C (コンデンサの)静電容量
Claims (5)
- 電力変換回路(10)を構成するスイッチング素子(2)と、
該スイッチング素子の動作制御をする制御部(3)とを備え、
該制御部は、上記スイッチング素子の制御電極(20)に制御電圧(Vg)を加える駆動回路(30)と、該駆動回路と上記制御電極との間に設けられた抵抗(4)と、該抵抗に並列接続したコンデンサ(5)とを有し、上記抵抗及び上記コンデンサからなる並列接続体は、一端側が上記駆動回路に接続されると共に他端側が上記制御電極に接続されて、上記抵抗及び上記コンデンサのうちのいずれか一方を介して、上記駆動回路と上記制御電極とが接続されるように構成されており、
上記スイッチング素子のターンオフ動作時及びターンオン動作時において、ターンオフ又はターンオンを開始した後、サージ(Vs)が発生する前であって上記スイッチング素子に損失(P)が発生する期間(t1,t3)の少なくとも一部は、上記駆動回路と上記制御電極との間に上記コンデンサを介して制御電流(Ig)が流れ、上記サージが発生する期間(t2,t4)は、上記抵抗を介して上記制御電流が流れるように、上記コンデンサの静電容量(C)が定められており、
上記ターンオフ動作時において、上記サージが発生する前の上記損失が発生する期間は、上記ターンオフ動作時におけるミラー期間であるオフミラー期間(t 1 )であり、上記サージが発生する期間は、上記オフミラー期間が経過した後で上記制御電圧が閾電圧(V th )に達するまでの期間(t 2 )であり、
上記ターンオン動作時において、上記サージが発生する前の上記損失が発生する期間は、上記制御電圧が上記閾電圧に達してから、上記ターンオン動作時におけるミラー期間であるオンミラー期間(t 4 )が始まるまでの期間(t 3 )であり、上記サージが発生する期間は、上記オンミラー期間である、電力変換装置(1)。 - 上記スイッチング素子の上記ターンオフを開始してから、上記オフミラー期間が始まる時までに上記制御電極から流れる電荷Qaと、上記オフミラー期間において上記制御電極から流れる電荷Qbと、上記ターンオフを開始してから上記オフミラー期間に達するまでの上記制御電圧の変化量ΔVg1と、上記コンデンサの静電容量Cとが下記式を満たす、請求項1に記載の電力変換装置。
Qa/ΔVg1<C<(Qa+Qb)/ΔVg1 - 上記スイッチング素子の上記ターンオンを開始してから、上記制御電圧が上記閾電圧に達するまでに上記制御電極に流れる電荷Qcと、上記制御電圧が上記閾電圧に達してから、上記オンミラー期間が始まる時までに上記制御電極に流れる電荷Qdと、上記ターンオンを開始してから上記オンミラー期間に達するまでの上記制御電圧の変化量ΔVg2と、上記コンデンサの静電容量Cとが下記式を満たす、請求項1又は2に記載の電力変換装置。
Qc/ΔVg2<C<(Qc+Qd)/ΔVg2 - 上記並列接続体は、互いに並列な複数の上記抵抗を含んで構成されており、複数の上記抵抗の少なくとも1つと直列にダイオード(6)が接続されている、請求項1〜3のいずれか1項に記載の電力変換装置。
- 上記並列接続体は、互いに並列な複数の上記抵抗と、互いに並列な複数の上記コンデンサとを含んで構成されており、複数の上記抵抗の少なくとも1つと直列にダイオード(6)が接続されている、請求項1〜3のいずれか1項に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017118755A JP6946772B2 (ja) | 2017-06-16 | 2017-06-16 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017118755A JP6946772B2 (ja) | 2017-06-16 | 2017-06-16 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019004636A JP2019004636A (ja) | 2019-01-10 |
JP6946772B2 true JP6946772B2 (ja) | 2021-10-06 |
Family
ID=65006287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017118755A Active JP6946772B2 (ja) | 2017-06-16 | 2017-06-16 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6946772B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7226099B2 (ja) * | 2019-05-27 | 2023-02-21 | 株式会社明電舎 | ゲート駆動回路 |
US11791803B2 (en) * | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
JP7243583B2 (ja) * | 2019-11-11 | 2023-03-22 | 株式会社デンソー | ゲート駆動装置 |
JP2023026044A (ja) * | 2021-08-12 | 2023-02-24 | オムロン株式会社 | スイッチング素子の駆動回路及びスイッチング回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3568848B2 (ja) * | 1999-12-01 | 2004-09-22 | 東芝三菱電機産業システム株式会社 | 絶縁ゲート型半導体素子のゲート回路 |
JP6362996B2 (ja) * | 2014-10-24 | 2018-07-25 | 株式会社日立製作所 | 半導体駆動装置ならびにそれを用いた電力変換装置 |
JP2017028406A (ja) * | 2015-07-17 | 2017-02-02 | トヨタ自動車株式会社 | 電圧駆動型スイッチング素子のゲート駆動回路 |
-
2017
- 2017-06-16 JP JP2017118755A patent/JP6946772B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019004636A (ja) | 2019-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6946772B2 (ja) | 電力変換装置 | |
US8680897B2 (en) | Switching element control apparatus | |
US7948276B2 (en) | Gate driver circuit, switch assembly and switch system | |
JP5812191B2 (ja) | 電力変換器 | |
US9673807B2 (en) | Gate voltage control apparatus configured to control a gate voltage of a switching device | |
JP5344005B2 (ja) | スイッチング回路 | |
JP6056128B2 (ja) | 駆動回路 | |
JP6556712B2 (ja) | スイッチング過電圧を制限するように構成された電力変換器 | |
JP6702209B2 (ja) | 電力変換装置 | |
CN111525823B (zh) | 桥式输出电路、电源装置及半导体装置 | |
JP5916969B1 (ja) | スイッチング素子の駆動回路 | |
JP5811108B2 (ja) | 電子装置 | |
JP6745660B2 (ja) | ゲート駆動回路 | |
WO2018029928A1 (ja) | 電力変換装置 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP6717216B2 (ja) | 駆動装置 | |
JP2017028406A (ja) | 電圧駆動型スイッチング素子のゲート駆動回路 | |
JP7099199B2 (ja) | 駆動対象スイッチの駆動回路 | |
JP2011018958A (ja) | スイッチング素子制御装置およびモータ駆動装置 | |
JP7336639B2 (ja) | 突入電流抑制装置及びモータ駆動装置 | |
JP4609277B2 (ja) | ブートコンデンサの充電方法 | |
JP7379891B2 (ja) | 電力変換装置 | |
JP6937432B2 (ja) | 共振型電力変換装置の制御方法および共振型電力変換装置 | |
JP5126306B2 (ja) | ブートコンデンサの充電方法 | |
JP7243583B2 (ja) | ゲート駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210830 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6946772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |