JP2019004636A

JP2019004636A - 電力変換装置

Info

Publication number: JP2019004636A
Application number: JP2017118755A
Authority: JP
Inventors: 吉村　仁志; Hitoshi Yoshimura; 仁志吉村; 高志増澤; Takashi Masuzawa; 浩志瀧; Hiroshi Taki
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2017-06-16
Filing date: 2017-06-16
Publication date: 2019-01-10
Anticipated expiration: 2037-06-16
Also published as: JP6946772B2

Abstract

【課題】スイッチング素子の損失とサージをより低減できる電力変換装置を提供すること。【解決手段】スイッチング素子２と、制御部３とを備える。制御部３は、駆動回路３０と、抵抗４と、コンデンサ５とを備える。抵抗４は、駆動回路３０と制御電極２０との間に設けられている。コンデンサ５は、抵抗４に並列接続している。スイッチング素子２のターンオン又はターンオフを開始した後、サージＶsが発生する前であってスイッチング素子２に損失Ｐが発生する期間ｔ1，ｔ3は、駆動回路３０と制御電極２０との間にコンデンサ５を介して制御電流Ｉgが流れ、サージＶsが発生する期間ｔ2，ｔ4は、抵抗４を介して制御電流Ｉgが流れるように、コンデンサ５の静電容量Ｃが定められている。【選択図】図１

Description

本発明は、電力変換回路を構成するスイッチング素子と、該スイッチング素子の動作制御をする制御部とを備える電力変換装置に関する。

従来から、ＭＯＳＦＥＴ等のスイッチング素子と、該スイッチング素子の動作制御をする制御部とを備える電力変換装置が知られている（下記特許文献１参照）。上記制御部には、駆動回路が設けられている。この駆動回路を用いて、スイッチング素子の制御電極（例えばゲート電極）に制御電圧を加え、スイッチング素子をオンオフ動作させている。また、駆動回路と制御電極との間には、抵抗を設けてある。この抵抗を用いて、駆動回路と制御電極との間に流れる制御電流を制限している。

しかしながら、上記抵抗を設けると、制御電流が少なくなるため、スイッチング素子を高速でオンオフ動作しにくくなる。そのため下記特許文献１では、抵抗に、スピードアップ用のコンデンサを並列接続している。このようにすると、スイッチング素子をターンオン又はターンオフした直後に、コンデンサを介して多くの制御電流を流すことができ、スイッチング素子を高速でオンオフ動作させることが可能になる。

特開２０１２−２３１３４７号公報

しかしながら、上記電力変換装置では、コンデンサの静電容量について充分に検討されていなかったため、スイッチング素子の損失とサージを充分に低減できない可能性があった。すなわち、スイッチング素子をターンオン又はターンオフすると、まず、サージは発生せず損失が発生する期間（図４、図６参照）が現れ、その後、サージが発生する期間が現れる。従来の電力変換装置では、コンデンサの静電容量が小さく、短時間でコンデンサが充電されてしまうことがあった。そのため、損失が発生する期間は、抵抗を介して僅かな制御電流しか流れず、この期間が長くなることがあった。したがって、スイッチング素子の損失が大きくなる可能性があった。

また、従来の電力変換装置では、コンデンサの静電容量が大きすぎ、コンデンサを短時間で充電できない場合があった。したがって、サージが発生する期間も、コンデンサを介して大きな制御電流が流れることがあった。そのため、この期間にスイッチング素子が高速でオンオフし、大きなサージが発生する可能性があった。

本発明は、かかる課題に鑑みてなされたものであり、スイッチング素子の損失とサージをより低減できる電力変換装置を提供しようとするものである。

本発明の一態様は、電力変換回路（１０）を構成するスイッチング素子（２）と、
該スイッチング素子の動作制御をする制御部（３）とを備え、
該制御部は、上記スイッチング素子の制御電極（２０）に制御電圧（Ｖ_g）を加える駆動回路（３０）と、該駆動回路と上記制御電極との間に設けられた抵抗（４）と、該抵抗に並列接続したコンデンサ（５）とを有し、
上記スイッチング素子のターンオン又はターンオフを開始した後、サージ（Ｖ_s）が発生する前であって上記スイッチング素子に損失（Ｐ）が発生する期間（ｔ₁，ｔ₃）の少なくとも一部は、上記駆動回路と上記制御電極との間に上記コンデンサを介して制御電流（Ｉ_g）が流れ、上記サージが発生する期間（ｔ₂，ｔ₄）は、上記抵抗を介して上記制御電流が流れるように、上記コンデンサの静電容量（Ｃ）が定められている、電力変換装置（１）にある。

上記電力変換装置では、スイッチング素子のターンオン又はターンオフを開始した後、サージが発生する前であって損失が発生する期間の少なくとも一部は、駆動回路と制御電極との間にコンデンサを介して制御電流が流れ、サージが発生する期間は、抵抗を介して制御電流が流れるように、コンデンサの静電容量が定められている。
そのため、スイッチング素子の損失とサージをより低減できる。すなわち、上記構成にすると、サージが発生する前であってスイッチング素子に損失が発生する期間の少なくとも一部は、コンデンサを介して制御電流が流れるため、多くの制御電流を流すことができる。そのため、この期間を短くすることができ、スイッチング素子の損失を低減できる。
また、上記構成にすると、サージが発生する期間は、抵抗を介して制御電流が流れるため、制御電流を少なくすることができる。そのため、この期間にスイッチング素子が急にオン又はオフすることを抑制でき、大きなサージが発生することを抑制できる。

以上のごとく、上記態様によれば、スイッチング素子の損失とサージをより低減できる電力変換装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。

実施形態１における、ターンオフを開始した直後での、電力変換装置の一部の回路図。実施形態１における、サージが発生する期間での、電力変換装置の一部の回路図。実施形態１における、スイッチング素子をターンオフしたときの、Ｖ_gとＩ_gとの時間変化を表したグラフ。実施形態１における、スイッチング素子をターンオフしたときの、Ｖ_gと、Ｉ_gと、Ｖ_dsと、Ｉ_dと、Ｐとの時間変化を表したグラフ。実施形態１における、スイッチング素子をターンオンしたときの、Ｖ_gとＩ_gとの時間変化を表したグラフ。実施形態１における、スイッチング素子をターンオンしたときの、Ｖ_gと、Ｉ_gと、Ｖ_dsと、Ｉ_dと、Ｐとの時間変化を表したグラフ。実施形態１における、電力変換装置の全体回路図。実施形態１における、駆動回路のパルス電圧Ｖ_Pと制御電流Ｉ_gとの時間変化を表したグラフ。実施形態２における、電力変換装置の一部の回路図。実施形態２における、ダイオードの向きを変えた電力変換装置の一部の回路図。実施形態３における、電力変換装置の一部の回路図。実施形態４における、電力変換装置の一部の回路図。実施形態４における、ダイオードの向きを変えた電力変換装置の一部の回路図。比較形態１における、Ｑ_a／ΔＶ_g1＞Ｃである場合に、スイッチング素子をターンオフしたときの、Ｖ_gと、Ｉ_gと、Ｖ_dsと、Ｉ_dと、Ｐとの時間変化を表したグラフ。比較形態１における、Ｃ＞（Ｑ_a＋Ｑ_b）／ΔＶ_g1である場合に、スイッチング素子をターンオフしたときの、Ｖ_gと、Ｉ_gと、Ｖ_dsと、Ｉ_dと、Ｐとの時間変化を表したグラフ。比較形態１における、Ｑ_c／ΔＶ_g2＞Ｃである場合に、スイッチング素子をターンオンしたときの、Ｖ_gと、Ｉ_gと、Ｖ_dsと、Ｉ_dと、Ｐとの時間変化を表したグラフ。比較形態１における、Ｃ＞（Ｑ_c＋Ｑ_d）／ΔＶ_g2である場合に、スイッチング素子をターンオンしたときの、Ｖ_gと、Ｉ_gと、Ｖ_dsと、Ｉ_dと、Ｐとの時間変化を表したグラフ。

（実施形態１）
上記電力変換装置について、図１〜図８を参照して説明する。図１に示すごとく、本形態の電力変換装置１は、スイッチング素子２と、該スイッチング素子２の動作制御をする制御部３とを備える。スイッチング素子２によって、電力変換回路１０（図７参照）を構成してある。本形態では、スイッチング素子２としてＭＯＳＦＥＴを用いている。

制御部３は、駆動回路３０と、抵抗４と、スピードアップ用のコンデンサ５とを備える。駆動回路３０は、スイッチング素子２の制御電極２０（すなわちゲート電極）に制御電圧Ｖ_gを加える。抵抗４は、駆動回路３０と制御電極２０との間に設けられている。コンデンサ５は、抵抗４に並列接続している。

スイッチング素子２のターンオン（図６参照）又はターンオフ（図４参照）を開始した後、サージＶ_sが発生する前であってスイッチング素子２に損失Ｐが発生する期間ｔ₁，ｔ₃の少なくとも一部は、駆動回路３０と制御電極２０との間にコンデンサ５を介して制御電流I_gが流れ（図１参照）、サージＶ_sが発生する期間ｔ₂，ｔ₄は、抵抗４を介して制御電流Ｉ_gが流れるように（図２参照）、コンデンサ５の静電容量Ｃが定められている。

本形態の電力変換装置１は、電気自動車やハイブリッド車等に搭載するための、車載用電力変換装置である。図７に示すごとく、本形態では、複数のスイッチング素子２を用いて、電力変換回路１０（インバータ回路）を構成してある。個々のスイッチング素子２をオンオフ動作させることにより、直流電源８０から供給される直流電力を交流電力に変換し、三相交流モータ８１を駆動している。これにより、上記車両を走行させている。

個々のスイッチング素子２は、制御部３によって動作制御される。図１に示すごとく、制御部３は、駆動回路３０と、抵抗４と、コンデンサ５とを備える。駆動回路３０によって、スイッチング素子２の基準電極２１（すなわちソース電極）と制御電極２０との間に制御電圧Ｖ_gを加えている。これにより、スイッチング素子２をオンオフ動作させている。

スイッチング素子２には、複数の容量Ｃ_gd，Ｃ_gs，Ｃ_dsが寄生している。図１に示すごとく、スイッチング素子２をターンオフすると、入力容量Ｃ_gd，Ｃ_gsに蓄えられた電荷が制御電流Ｉ_gとなって、まず、コンデンサ５を流れる。このとき、コンデンサ５には電荷が蓄えられていないため、コンデンサ５は短絡状態となり、大きな制御電流Ｉ_gが流れる。コンデンサ５が充電されると、図２に示すごとく、制御電流Ｉ_gは、抵抗４を介して徐々に流れるようになる。また、スイッチング素子２をターンオンする場合は、制御電流Ｉ_gの向きが逆になる。

このように、スイッチング素子２をターンオン又はターンオフした直後は、コンデンサ５を介して大きな制御電流Ｉ_gが流れ、その後、抵抗４を介して徐々に制御電流Ｉ_gが流れる。そのため、制御電流Ｉ_gの波形は、図８に示すようになる。

図４に、スイッチング素子２をターンオフしたときの、制御電圧Ｖ_g、制御電流Ｉ_g、ソースドレイン間電圧Ｖ_ds、ドレイン電流Ｉ_d、損失Ｐの時間変化を示す。時刻ｔ₀においてスイッチング素子２のターンオフを開始すると、ゲートソース間容量Ｃ_gs（図１参照）に蓄えられた電荷の一部が放電され、制御電圧Ｖ_gが低下する。その後、制御電圧Ｖ_gが一定であるミラー期間（オフミラー期間ｔ₁）に入る。オフミラー期間ｔ₁では、ゲートソース間容量Ｃ_gsに電荷の一部を蓄えたまま、ゲートドレイン間容量Ｃ_gdに蓄えられた電荷を放電する。そのため、制御電圧Ｖ_gが略一定になる。本形態では、ターンオフを開始してからオフミラー期間ｔ₁が完了するまでに放電される電荷Ｑ_a，Ｑ_bが、コンデンサ５を介して流れるように、コンデンサ５の静電容量Ｃを調整してある。

図４に示すごとく、オフミラー期間ｔ₁が始めると、スイッチング素子２が徐々にオフになり、ドレイン電流Ｉ_dが低下する。また、ソースドレイン間電圧Ｖ_dsが次第に上昇する。

オフミラー期間ｔ₁が完了すると、ゲートソース間容量Ｃ_gsに残った電荷が放電される。このとき、コンデンサ５は充電されているため、上記電荷はコンデンサ５を流れず、抵抗４を流れる。そのため、オフミラー期間ｔ₁が過ぎた後、制御電流Ｉ_gは抵抗４を介して徐々に流れることになる。

また、オフミラー期間ｔ₁が過ぎた後、制御電圧Ｖ_gが閾電圧Ｖ_thに達すると、スイッチング素子２がオフになり、ドレイン電流Ｉ_dが０になる。制御電圧Ｖ_gが閾電圧Ｖ_thになる前後で、スイッチング素子２にサージ電圧Ｖ_sが発生する。スイッチング素子２に寄生したインダクタンスをＬとした場合、サージ電圧Ｖ_sは、Ｖ_s＝ＬｄＩ_d／ｄｔと表すことができる。本形態では、オフミラー期間ｔ₁を経過した後、抵抗４を介して制御電流Ｉ_gを徐々に流しているため、ドレイン電流Ｉ_dの時間変化量ｄＩ_d／ｄｔを小さくすることができる。そのため、サージ電圧Ｖ_sを小さくすることができる。

また、スイッチング素子２にソースドレイン間電圧Ｖ_dsが加わり、かつドレイン電流Ｉ_dが流れる期間（ｔ₁，ｔ₂）は、損失Ｐ（＝Ｖ_dsＩ_d）が発生する。本形態では、オフミラー期間ｔ₁において、コンデンサ５を介して大きな制御電流Ｉ_gを流しているため、オフミラー期間ｔ₁を短くすることができる。そのため、損失Ｐの発生量を低減することができる。

次に、コンデンサ５の静電容量Ｃについて、より詳細に説明する。図３に示すごとく、スイッチング素子２のターンオフを開始してから、オフミラー期間ｔ₁が始まる時までに制御電極２０から流れる電荷をＱ_aとし、オフミラー期間ｔ₁において制御電極２０から流れる電荷をＱ_bとする。また、ターンオフを開始してからオフミラー期間ｔ₁に達するまでの制御電圧Ｖ_gの変化量をΔＶ_g1とする。本形態では、下記式（１）を満たすように、コンデンサ５の静電容量Ｃを定めている。
Ｑ_a／ΔＶ_g１＜Ｃ＜（Ｑ_a＋Ｑ_b）／ΔＶ_g1 ・・・（１）

次に、スイッチング素子２をターンオンする場合の、制御電圧Ｖ_g等の波形について説明する。図６に示すごとく、時刻ｔ₀’においてスイッチング素子２のターンオンを開始すると、コンデンサ５を介して制御電流Ｉ_gが流れ、ゲートソース間容量Ｃ_gs（図１参照）が充電される。これに伴って、制御電圧Ｖ_gが上昇する。

ゲートソース間容量Ｃ_gsに電荷の一部を蓄えた後、オンミラー期間ｔ₄に入る。オンミラー期間ｔ₄では、ゲートソース間容量Ｃ_gsに電荷を蓄えた状態で、ゲートドレイン間容量Ｃ_gdに電荷を蓄える。そのため、オンミラー期間ｔ₄では制御電圧Ｖ_gは略一定になる。オンミラー期間ｔ₄が終了した後、ゲートソース間容量Ｃ_gsに残りの電荷が蓄えられ、これに伴って制御電圧Ｖ_gが上昇する。

本形態では、時刻ｔ₀’においてターンオンを開始した後、オンミラー期間ｔ₄に達するまでに制御電極２０に充電される電荷Ｑ_c，Ｑ_dが、コンデンサ５を介して流れるように、コンデンサ５の静電容量Ｃを調整してある。これにより、コンデンサ５を介して大きな制御電流Ｉ_gを流し、損失Ｐが発生する期間ｔ₃を短くしている。これによって、損失Ｐを低減させている。

また、図６に示すごとく、制御電圧Ｖ_gが閾電圧Ｖ_thを超えると、スイッチング素子２がオンし、ドレイン電流Ｉ_dが流れ始める。これに伴って、ソースドレイン間電圧Ｖ_dsが低下し始める。また、オンミラー期間ｔ₄では、ソースドレイン間電圧Ｖ_dsが大きく低下する。これに伴って、対向アームのスイッチング素子２（図７参照）にサージＶ_sが発生する。すなわち、例えば、ターンオン動作中のスイッチング素子２が下アームスイッチング素子２_dである場合は、上アームスイッチング素子２_hにサージＶ_sが発生する。本形態では、オンミラー期間ｔ₄において制御電流Ｉ_gが抵抗４を流れるようにしてある。これにより、オンミラー期間ｔ₄において制御電流Ｉ_gを徐々に流し、ソースドレイン間電圧Ｖ_dsの時間変化量ｄＶ_ds／ｄ_tを小さくしている。これによって、大きなサージＶ_sが発生することを抑制している。

図５に示すごとく、スイッチング素子２のターンオンを開始してから、制御電圧Ｖ_gが閾電圧Ｖ_thに達するまでに制御電極２０に流れる電荷をＱ_cとし、制御電圧Ｖ_gが閾電圧Ｖ_thに達してからオンミラー期間ｔ₄が始まる時までに制御電極２０に流れる電荷をＱ_dとする。また、ターンオンを開始してからオンミラー期間ｔ₄に達するまでの制御電圧Ｖ_gの変化量をΔＶ_g2とする。本形態では、下記式（２）を満たすように、コンデンサ５の静電容量Ｃが定められている。
Ｑ_c／ΔＶ_g2＜Ｃ＜（Ｑ_c＋Ｑ_d）／ΔＶ_g2 ・・・（２）

次に、本形態の作用効果について説明する。本形態では図４、図６に示すごとく、スイッチング素子２のターンオン又はターンオフを開始した後、サージＶ_sが発生する前であって損失Ｐが発生する期間ｔ₁，ｔ₃の少なくとも一部は、コンデンサ５を介して制御電流Ｉ_gが流れ、サージＶ_sが発生する期間ｔ₂，ｔ₄は、抵抗４を介して制御電流Ｉ_gが流れるように、コンデンサ５の静電容量Ｃが定められている。
そのため、スイッチング素子２の損失ＰとサージＶ_sをより低減できる。すなわち、上記構成にすると、サージＶ_sが発生する前であってスイッチング素子２に損失が発生する期間ｔ₁，ｔ₃の少なくとも一部は、コンデンサ５を介して制御電流Ｉ_gが流れるため、多くの制御電流Ｉ_gを流すことができる。そのため、この期間ｔ₁，ｔ₃を短くすることができ、スイッチング素子２の損失Ｐを低減できる。
また、上記構成にすると、サージＶ_sが発生する期間ｔ₂，ｔ₄は、抵抗４を介して制御電流Ｉ_gが流れるため、制御電流Ｉ_gを少なくすることができる。そのため、この期間ｔ₂，ｔ₄にスイッチング素子２が急にオン又はオフすることを抑制でき、大きなサージＶ_sが発生することを抑制できる。

また、本形態では、上記（１）式を満たすように、コンデンサ５の静電容量Ｃが定められている。
そのため、ターンオフ時における損失ＰとサージＶ_sを、より確実に低減できる。すなわち、上記式（１）を満たす場合、Ｑ_a／ΔＶ_g１＜Ｃであるため、図４に示すごとく、ターンオフを開始した後、電荷Ｑ_aがコンデンサ５に流れても、コンデンサ５は完全に充電されない。そのため、オフミラー期間ｔ₁においてコンデンサ５を介して電荷Ｑ_bを流すことができる。したがって、オフミラー期間ｔ₁における制御電流Ｉ_gを多くすることができ、オフミラー期間ｔ₁を短くすることができる。そのため、損失Ｐを低減できる。
また、上記式（１）を満たす場合、Ｃ＜（Ｑ_a＋Ｑ_b）／ΔＶ_g1であるため、オフミラー期間ｔ₁においてコンデンサ５の充電が完了し、サージ発生期間ｔ₂では制御電流Ｉ_gが抵抗４を流れるようになる。そのため、サージ発生期間ｔ₂における制御電流Ｉ_gを低減でき、スイッチング素子２を徐々にオフできる。したがって、サージＶ_sを低減できる。

ここで仮に、上記式（１）を満たさず、Ｑ_a／ΔＶ_g１＞Ｃであったとすると、コンデンサ５の静電容量Ｃが小さすぎるため、ターンオフ後、すぐにコンデンサ５が充電されてしまう。そのため、オフミラー期間ｔ₁は抵抗４を介して制御電流Ｉ_gが流れることになる。したがって図１４に示すごとく、制御電流Ｉ_gが少なくなって、オフミラー期間ｔ₁が長くなってしまう。そのため、損失Ｐが大きくなりやすい。
また、仮に上記式（１）を満たさず、Ｃ＞（Ｑ_a＋Ｑ_b）／ΔＶ_g1であったとすると、コンデンサ５の静電容量Ｃが大きすぎるため、なかなかコンデンサ５が充電されない。そのため、サージ発生期間ｔ₂に制御電流Ｉ_gがコンデンサ５を流れてしまう。したがって、図１５に示すごとく、サージ発生期間ｔ₂に大きな制御電流Ｉ_gが流れ、スイッチング素子２が高速でオフして、高いサージＶ_sが発生しやすくなる。
これに対して、本形態のように、上記式（１）を満たすように静電容量Ｃを定めれば、ターンオフ時における損失ＰとサージＶ_sを低減することができる。

また、本形態では、上記（２）式を満たすように、コンデンサ５の静電容量Ｃが定められている。
そのため、ターンオン時における損失ＰとサージＶ_sを、より確実に低減できる。すなわち、上記式（２）を満たす場合、Ｑ_c／ΔＶ_g2＜Ｃであるため、図６に示すごとく、ターンオンを開始した後、電荷Ｑ_cがコンデンサ５を流れても、コンデンサ５は完全に充電されない。そのため、期間ｔ₃においてコンデンサ５を介して電荷Ｑ_dを流すことができる。したがって、この期間ｔ₃における制御電流Ｉ_gを多くすることができ、期間ｔ₃を短くすることができる。そのため、損失Ｐを低減できる。
また、上記式（１）を満たす場合、Ｃ＜（Ｑ_c＋Ｑ_d）／ΔＶ_g2であるため、上記期間ｔ₃においてコンデンサ５の充電が完了し、オンミラー期間ｔ₄では制御電流Ｉ_gが抵抗４を流れるようになる。そのため、オンミラー期間ｔ₄の制御電流Ｉ_gを低減でき、スイッチング素子２を徐々にオンできる。したがって、サージＶ_sを低減できる。

ここで仮に、上記式（２）を満たさず、Ｑ_c／ΔＶ_g2＞Ｃであったとすると、コンデンサ５の静電容量Ｃが小さすぎるため、ターンオン後、すぐにコンデンサ５が充電されてしまう。そのため、期間ｔ₃において制御電流Ｉ_gが抵抗４を流れてしまう。したがって、図１６に示すごとく、この期間ｔ₃における制御電流Ｉ_gが少なくなり、期間ｔ₃が長くなって、大きな損失Ｐが発生しやすい。
また、仮に上記式（２）を満たさず、Ｃ＞（Ｑ_c＋Ｑ_d）／ΔＶ_g2であったとすると、コンデンサ５の静電容量Ｃが大きすぎるため、すぐにコンデンサ５が充電されない。そのため、サージ発生期間ｔ₄に、制御電流Ｉ_gがコンデンサ５を流れてしまう。したがって図１７に示すごとく、サージ発生期間ｔ₄に大きな制御電流Ｉ_gが流れ、スイッチング素子２が急にオンして、高いサージ電圧Ｖ_sが発生しやすくなる。
これに対して、本形態のように、上記式（２）を満たすように静電容量Ｃを定めれば、ターンオン時における損失ＰとサージＶ_sを低減することができる。

以上のごとく、本形態によれば、スイッチング素子の損失とサージをより低減できる電力変換装置を提供することができる。

なお、本形態では、スイッチング素子２としてＭＯＳＦＥＴを用いたが、本発明はこれに限るものではなく、ＩＧＢＴ等の他の種類のスイッチング素子２を用いても良い。

（実施形態２）
本形態は、制御部３の構成を変更した例である。図９に示すごとく、本形態では、第１抵抗４_aと第２抵抗４_bとの、２個の抵抗４を設けてある。これら２個の抵抗４_a，４_bは互いに並列に接続されている。また、これらの抵抗４に並列に、コンデンサ５を接続してある。第２抵抗４_bには、ダイオード６が直列接続されている。

スイッチング素子２をターンオンするときは、制御電流Ｉ_gは、まずコンデンサ５を流れ、その後、第１抵抗４_aを流れる。また、ターンオフするときは、制御電流Ｉ_gは、まずコンデンサ５を流れ、その後、２つの抵抗４_a，４_bを流れる。

本形態の作用効果について説明する。上記構成にすると、ターンオンとターンオフとで、抵抗値を変えることができる。
その他、実施形態１と同様の構成及び作用効果を備える。

なお、本形態では図９に示すごとく、カソード端子Ｋが駆動回路３０側を向くようにダイオード６を設けたが、本発明はこれに限るものではない。すなわち、図１０に示すごとく、カソード端子Ｋが第２抵抗４_b側を向くように、ダイオード６を設けることもできる。

（実施形態３）
本形態は、制御部３の構成を変更した例である。図１１に示すごとく、本形態の制御部３は、抵抗４と、コンデンサ５と、ダイオード６とをそれぞれ２個備える。第１抵抗４_aと第１コンデンサ５_aとは互いに並列に接続されている。第１抵抗４_aに第１ダイオード６_aが直列接続されている。また、第２抵抗４_bと第２コンデンサ５_bとは互いに並列に接続されており、第２抵抗４_bに第２ダイオード６_bが直列接続されている。

スイッチング素子２をターンオンするときは、制御電流Ｉ_gは、まず第１コンデンサ５_aを流れ、その後、第１抵抗４_aを流れる。また、ターンオフするときは、制御電流Ｉ_gは、まず第２コンデンサ５_bを流れ、その後、第２抵抗４_bを流れる。

上記構成にすると、ターンオンとターンオフとで、抵抗４及びコンデンサ５の値を変えることができる。
その他、実施形態１と同様の構成及び作用効果を備える。

（実施形態４）
本形態は、制御部３の構成を変更した例である。図１２に示すごとく、本形態では、抵抗４とコンデンサ５とをそれぞれ２個、設けてある。第１抵抗４_aと第１コンデンサ５_bとは、互いに並列に接続されている。また、第２抵抗４_bと第２コンデンサ５_bとは、互いに並列に接続されている。第２抵抗４_bに、ダイオード６を直接接続してある。

スイッチング素子２をターンオンする場合は、制御電流Ｉ_gは、まず第１コンデンサ５_aを流れ、その後、第１抵抗４_aを流れる。また、ターンオフする場合は、制御電流Ｉ_gは、まず２個のコンデンサ５_a，５_bを流れ、その後、２個の抵抗４_a，４_bを流れる。

上記構成にすると、ターンオンとターンオフとで、抵抗４とコンデンサ５の値を変えることができる。
その他、実施形態１と同様の構成及び作用効果を備える。

なお、本形態では、図１２に示すごとく、カソード端子Ｋが駆動回路３０側を向くようにダイオード６を設けたが、本発明はこれに限るものではない。すなわち、図１３に示すごとく、カソード端子Ｋが第２抵抗４_b側を向くように、ダイオード６を設けることもできる。

１電力変換装置
２スイッチング素子
２０制御電極
３制御部
３０駆動回路
４抵抗
５コンデンサ
Ｖ_g 制御電圧
Ｉ_g 制御電流
Ｃ（コンデンサの）静電容量

Claims

電力変換回路（１０）を構成するスイッチング素子（２）と、
該スイッチング素子の動作制御をする制御部（３）とを備え、
該制御部は、上記スイッチング素子の制御電極（２０）に制御電圧（Ｖ_g）を加える駆動回路（３０）と、該駆動回路と上記制御電極との間に設けられた抵抗（４）と、該抵抗に並列接続したコンデンサ（５）とを有し、
上記スイッチング素子のターンオン又はターンオフを開始した後、サージ（Ｖ_s）が発生する前であって上記スイッチング素子に損失（Ｐ）が発生する期間（ｔ₁，ｔ₃）の少なくとも一部は、上記駆動回路と上記制御電極との間に上記コンデンサを介して制御電流（Ｉ_g）が流れ、上記サージが発生する期間（ｔ₂，ｔ₄）は、上記抵抗を介して上記制御電流が流れるように、上記コンデンサの静電容量（Ｃ）が定められている、電力変換装置（１）。
上記スイッチング素子の上記ターンオフを開始してから、ターンオフ動作時におけるミラー期間であるオフミラー期間（ｔ₁）が始まる時までに上記制御電極から流れる電荷Ｑ_aと、上記オフミラー期間において上記制御電極から流れる電荷Ｑ_bと、上記ターンオフを開始してから上記オフミラー期間に達するまでの上記制御電圧の変化量ΔＶ_g1と、上記コンデンサの静電容量Ｃとが下記式を満たす、請求項１に記載の電力変換装置。
Ｑ_a／ΔＶ_g１＜Ｃ＜（Ｑ_a＋Ｑ_b）／ΔＶ_g1
上記スイッチング素子の上記ターンオンを開始してから、上記制御電圧が閾電圧（Ｖ_th）に達するまでに上記制御電極に流れる電荷Ｑ_cと、上記制御電圧が上記閾電圧に達してから、ターンオン動作時におけるミラー期間であるオンミラー期間（ｔ₄）が始まる時までに上記制御電極に流れる電荷Ｑ_dと、上記ターンオンを開始してから上記オンミラー期間に達するまでの上記制御電圧の変化量ΔＶ_g2と、上記コンデンサの静電容量Ｃとが下記式を満たす、請求項１又は２に記載の電力変換装置。
Ｑ_c／ΔＶ_g2＜Ｃ＜（Ｑ_c＋Ｑ_d）／ΔＶ_g2