JP5107790B2 - レギュレータ - Google Patents
レギュレータ Download PDFInfo
- Publication number
- JP5107790B2 JP5107790B2 JP2008117649A JP2008117649A JP5107790B2 JP 5107790 B2 JP5107790 B2 JP 5107790B2 JP 2008117649 A JP2008117649 A JP 2008117649A JP 2008117649 A JP2008117649 A JP 2008117649A JP 5107790 B2 JP5107790 B2 JP 5107790B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- detection
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
また、少ない電流で出力コンデンサを充電した後は、タイマにより抵抗R10をショートさせて低抵抗化しているため、負荷回路の内部に電気的なショート等の異常が発生して負荷回路のインピーダンスが小さくなると、負荷回路への電流を制限することができず、負荷回路に過電流が流れてレギュレータが形成されたチップ内の内部配線や、チップと負荷回路とを接続するリード線等の外部配線が発熱して、過大な発熱による内部配線や外部配線の断線、チップや負荷回路の破損等の損傷が生ずる虞があるという問題がある。
図1において、1はレギュレータであり、図1に破線で囲ったアルミニウム配線等の内部配線で接続された回路をいう。
2は入力端子であり、電源電位の電圧VDDが外部から供給される。
C1は付加容量としての出力コンデンサであり、出力端子3と接地電位との間に、負荷回路4と並列に接続されており、定常出力時に、負荷回路4へ供給する出力電圧を平滑化する。
6は第1の電圧検出回路であり、出力端子3と接地電位との間に、抵抗素子R1とR2とを直列に接続して形成されており、抵抗素子R1とR2との接続部から、出力トランジスタT1の動作開始後に徐々に上昇する出力電圧に応じて、出力電圧制御用の検出電圧C(第1の検出電圧)が検出される。
8は遅延回路であり、入力端子2と接地電位との間に、抵抗素子R5と容量素子としてのコンデンサC2とを直列に接続して形成されており、抵抗素子R5とコンデンサC2との接続部から、レギュレータ1の動作開始時からの経過時間に応じて、出力トランジスタT2の駆動制御用の検出電圧E(第3の検出電圧)が検出される。
12は論理ゲートであり、入力電圧として接続された比較器11からの電圧信号COMPoと遅延回路8により検出された検出電圧Eとを基に、MOSトランジスタで形成されたスイッチ素子SWの接続方向を切替える電圧信号2ANDoを出力する素子であって、電圧信号COMPoがハイレベルHであり、かつ検出電圧Eが論理ゲート12の閾値Vsを超えたときに、電圧信号2ANDoをハイレベルHとし、他の場合は電圧信号2ANDoをローレベルLとして出力する。
本実施例の遅延回路8は、図2に示すように、出力トランジスタT1からの電流It1により出力コンデンサC1の充電が終了し出力電圧が電圧VOUTになった後に、検出電圧Eが論理ゲート12の閾値Vsを超えるように設定されている。
なお、動作開始前においては、スイッチ素子SWの接続方向は、図1に示すように、電源電位が供給される方向になっている。
入力端子2に電源電位の電圧VDDが供給されてレギュレータ1が動作を開始すると、増幅器10および比較器11が動作状態になると共に、基準電圧発生回路5も動作状態となり基準電圧Aおよび基準電圧Bが出力され、それぞれ増幅器10および比較器11に一方の入力電圧として供給される。
そして、出力コンデンサC1への充電が進み、出力電圧が電圧VOUTの80%を超えると、比較器11の他方の入力電圧として供給されている、第2の電圧検出回路7からの検出電圧Dが基準電圧Bを超え、比較器11からハイレベルHの電圧信号COMPoが出力され、これが論理ゲート12の一方の入力電圧として供給される。
このとき、出力コンデンサC1への充電は終了しているので、出力トランジスタT2から供給される電流It2による突入電流は発生せず、負荷回路4へは、電圧VOUTで、出力トランジスタT1からの電流Idc1に出力トランジスタT2からの電流It2=Idc2を加えた負荷電流Idcが供給される。
更に、出力端子3の出力電圧に応じて検出される検出電圧Dを出力する第2の電圧検出回路7と、比較器11で検出電圧Dと基準電圧Bとを比較した電圧信号COMPoを一方の入力電圧とする論理ゲート12と、論理ゲート12からの電圧信号2ANDoに応じて接続方向を切替えるスイッチ素子SWとを設けてあるので、電流供給能力の高い出力トランジスタT2がON状態のときに、負荷回路4内の異常によって負荷回路4のインピーダンスが小さくなった場合においても、出力端子3の出力電圧の低下を第2の電圧検出回路7で検出して、自動的に電流供給能力の高い出力トランジスタT2を確実にOFF状態にすることができ、過電流の発生を抑制してレギュレータ1や負荷回路4における過大な発熱を防止することができる。
また、本実施例においては、論理ゲートの電圧信号がローレベルLからハイレベルHに遷移するのは、出力コンデンサへの充電が終了し出力電圧が電圧VOUTになった後として説明したが、突入電流を規定内に抑制することができれば、前記の条件に限るものではない。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図3において、C3は容量素子としてのコンデンサであり、第2の電圧検出回路7を形成する抵抗素子R3とR4との接続部と、接地電位との間に、抵抗素子R4と並列に、つまり抵抗素子R3と直列に接続されている。
このため、本実施例のレギュレータ1においては、実施例1の遅延回路8および論理ゲート12は省略されており、スイッチ素子SWの接続方向の切替えは、比較器11からの電圧信号COMPoに応じて行われ、検出電圧Dが基準電圧B以下の場合に出力されるローレベルLの電圧信号COMPoときは、接続方向を電源電位に切替え、検出電圧Dが基準電圧Bを超えた場合に出力されるハイレベルHの電圧信号COMPoときは、接続方向を動作電圧AMPoに切替えるように動作する。
以下に、図4に示すタイミングチャートを用いて、本実施例のレギュレータの動作について説明する。
なお、動作開始前においては、スイッチ素子SWの接続方向は、図3に示すように、電源電位が供給される方向になっている。
増幅器10に基準電圧Aが供給されると、実施例1と同様にして、増幅器10から出力された動作電圧AMPoが出力トランジスタT1のゲート電圧として印加され、ON状態の出力トランジスタT1から供給される電流It1による出力コンデンサC1への充電が開始される。
そして、出力コンデンサC1への充電が進んで出力コンデンサC1への充電が終了すると、出力端子3の出力電圧は電圧VOUTになり、出力トランジスタT1から負荷回路4へ、出力コンデンサC1への充電時における電流It1より少ない電流Idc1が供給されるようになり、出力コンデンサC1への充電時における突入電流は、電流It1に抑制され、過大な突入電流の発生が防止される。
このとき、出力コンデンサC1への充電は終了しているので、出力トランジスタT2から供給される電流It2による突入電流は発生せず、負荷回路4へは、電圧VOUTで、出力トランジスタT1からの電流Idc1に出力トランジスタT2からの電流It2=Idc2を加えた負荷電流Idcが供給される。
このとき、コンデンサC3は、放電により検出電圧Dを一定に保つように動作するので、検出電圧Dは出力端子3の出力電圧の低下に対して時間遅れをもって低下する。
更に、出力端子3の出力電圧に応じて検出される検出電圧Dを出力する第2の電圧検出回路7と、比較器11で検出電圧Dと基準電圧Bとを比較した電圧信号COMPoに応じて接続方向を切替えるスイッチ素子SWとを設けてあるので、電流供給能力の高い出力トランジスタT2がON状態のときに、負荷回路4内の異常によって負荷回路4のインピーダンスが小さくなった場合においても、出力端子3の出力電圧の低下を第2の電圧検出回路7で検出して、自動的に電流供給能力の高い出力トランジスタT2を確実にOFF状態にすることができ、過電流の発生を抑制してレギュレータ1や負荷回路4における過大な発熱を防止することができる。
上記各実施例においては、第2の電圧検出回路で、基準電圧Bに相当する検出電圧Dが検出される所定の割合は電圧VOUTの80%として説明したが、所定の割合は前記に限るものではない。
更に、上記各実施例においては、スイッチ素子SWはMOSトランジスタで形成するとして説明したが、バイポーラトランジスタであってもよい。
2 入力端子
3 出力端子
4 負荷回路
5 基準電圧発生回路
6 第1の電圧検出回路
7 第2の電圧検出回路
8 遅延回路
10 増幅器
11 比較器
12 論理ゲート
C1 出力コンデンサ
C2、C3 コンデンサ
R1、R2、R3、R4、R5 抵抗素子
SW スイッチ素子
Claims (2)
- 電源電位の電圧が供給される入力端子と、付加容量と並列に接続された負荷回路へ供給する電圧を出力する出力端子を備えたレギュレータにおいて、
第1および第2の基準電圧を出力する基準電圧発生回路と、
前記入力端子と出力端子との間に並列に接続された、電流供給能力が異なる第1および第2のトランジスタと、
前記入力端子と接地電位との間に接続された、抵抗素子と容量素子とからなる遅延回路と、
前記出力端子と接地電位との間に並列に接続された、それぞれ2つの抵抗素子からなる第1および第2の電圧検出回路と、
前記第1の電圧検出回路の2つの抵抗素子間の接続部から検出された第1の検出電圧と、前記第1の基準電圧とに基づいて、前記第1および第2のトランジスタを動作させる動作電圧を出力する増幅器と、
前記第2のトランジスタへ供給するゲート電圧を、前記電源電位と、前記増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、
前記第2の電圧検出回路の2つの抵抗素子間の接続部から検出された第2の検出電圧と、前記第2の基準電圧とを比較し、その比較結果を示す電圧信号を出力する比較器と、
前記遅延回路の抵抗素子と容量素子との接続部から検出される第3の検出電圧と、前記比較器からの電圧信号とに基づいて、前記スイッチ素子を動作させる電圧信号を出力する論理ゲートと、を設け、
前記第2のトランジスタの前記負荷回路への電流供給能力を、前記第1のトランジスタに較べて高く設定し、
前記第2の電圧検出回路からの第2の検出電圧を、前記出力端子の出力電圧が、前記電源電位の所定の割合を超えたときに、前記第2の基準電圧を超えるように設定し、
前記遅延回路からの第3の検出電圧を、前記付加容量への充電終了後に、前記論理ゲートの閾値を超えるように設定しておき、
動作開始時に、前記スイッチ素子の接続方向を、前記電源電位の方向とすると共に、前記増幅器の動作電圧により前記第1のトランジスタを動作させ、
前記比較器から前記第2の検出電圧が前記第2の基準電圧を超えたことを示す電圧信号が、前記論理ゲートへ入力され、かつ前記論理ゲートへ入力された前記第3の検出信号が前記閾値を超えたときに、前記論理ゲートから出力される電圧信号により、前記スイッチ素子の接続方向を、前記増幅器の動作電圧の方向に切替えて、前記第1および第2のトランジスタにより前記負荷回路へ電流を供給することを特徴とするレギュレータ。 - 電源電位の電圧が供給される入力端子と、付加容量と並列に接続された負荷回路へ供給する電圧を出力する出力端子を備えたレギュレータにおいて、
第1および第2の基準電圧を出力する基準電圧発生回路と、
前記入力端子と出力端子との間に並列に接続された、電流供給能力が異なる第1および第2のトランジスタと、
前記出力端子と接地電位との間に並列に接続された、それぞれ2つの抵抗素子からなる第1および第2の電圧検出回路と、
前記第2の電圧検出回路の2つの抵抗素子間の接続部と、接地電位との間に接続された容量素子と、
前記第1の電圧検出回路の2つの抵抗素子間の接続部から検出された第1の検出電圧と、前記第1の基準電圧とに基づいて、前記第1および第2のトランジスタを動作させる動作電圧を出力する増幅器と、
前記第2のトランジスタへ供給するゲート電圧を、前記電源電位と、前記増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、
前記第2の電圧検出回路の2つの抵抗素子間の接続部から検出された第2の検出電圧と、前記第2の基準電圧とを比較し、その比較結果を示す電圧信号を出力する比較器と、を設け、
前記第2のトランジスタの前記負荷回路への電流供給能力を、前記第1のトランジスタに較べて高く設定し、
前記第2の電圧検出回路からの第2の検出電圧を、前記容量素子への充電によって、前記付加容量への充電終了後に、前記第2の基準電圧を超えるように設定しておき、
動作開始時に、前記スイッチ素子の接続方向を、前記電源電位の方向とすると共に、前記増幅器の動作電圧により前記第1のトランジスタを動作させ、
前記比較器から出力される、前記第2の検出電圧が前記第2の基準電圧を超えたことを示す電圧信号により、前記スイッチ素子の接続方向を、前記増幅器の動作電圧の方向に切替えて、前記第1および第2のトランジスタにより前記負荷回路へ電流を供給することを特徴とするレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117649A JP5107790B2 (ja) | 2008-04-28 | 2008-04-28 | レギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117649A JP5107790B2 (ja) | 2008-04-28 | 2008-04-28 | レギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009266121A JP2009266121A (ja) | 2009-11-12 |
JP5107790B2 true JP5107790B2 (ja) | 2012-12-26 |
Family
ID=41391850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008117649A Active JP5107790B2 (ja) | 2008-04-28 | 2008-04-28 | レギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5107790B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5823717B2 (ja) * | 2011-03-30 | 2015-11-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP6108617B2 (ja) * | 2013-06-04 | 2017-04-05 | 新日本無線株式会社 | 電圧レギュレータ回路 |
US9778667B2 (en) | 2013-07-30 | 2017-10-03 | Qualcomm Incorporated | Slow start for LDO regulators |
CN108037788A (zh) * | 2018-01-18 | 2018-05-15 | 上海艾为电子技术股份有限公司 | 一种ldo电路 |
CN109495095B (zh) * | 2018-11-27 | 2022-08-30 | 黄山市祁门新飞电子科技发展有限公司 | 带保护功能的增强型GaN功率器件栅驱动电路 |
JP7109648B2 (ja) * | 2019-02-21 | 2022-07-29 | 三菱電機株式会社 | 電源回路 |
CN113741607B (zh) * | 2021-08-12 | 2022-11-22 | 珠海亿智电子科技有限公司 | 一种利用低压器件实现耐高压的线性稳压器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3805056B2 (ja) * | 1997-03-26 | 2006-08-02 | ローム株式会社 | 電源回路 |
JP2001282371A (ja) * | 2000-03-31 | 2001-10-12 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2006053829A (ja) * | 2004-08-13 | 2006-02-23 | Mitsunori Katsu | 電圧レギュレータ内蔵半導体集積回路 |
JP2006209328A (ja) * | 2005-01-26 | 2006-08-10 | Seiko Instruments Inc | 定電圧装置 |
-
2008
- 2008-04-28 JP JP2008117649A patent/JP5107790B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009266121A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5107790B2 (ja) | レギュレータ | |
KR100871947B1 (ko) | 과전류 검출 회로 및 이것을 갖는 전원 장치 | |
JP5581921B2 (ja) | レギュレータ及びdc/dcコンバータ | |
JP4870058B2 (ja) | 定電流駆動回路 | |
JP2007329998A (ja) | 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置 | |
JP5823717B2 (ja) | ボルテージレギュレータ | |
JPH10163839A (ja) | 電圧制御及び電流制限を行うソフト・スタート・スイッチ | |
JP2010068637A (ja) | 充電制御用半導体集積回路 | |
JP2003235244A (ja) | Pfm制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
TWI397231B (zh) | 嵌制電源熱插拔所造成電壓突波之電路及相關晶片 | |
JP4721274B2 (ja) | Dc/dcコンバータ | |
JP2010148234A (ja) | 残留電荷放電回路および電源用半導体装置 | |
JP2016171676A (ja) | 電源回路とその制御方法 | |
US20150061631A1 (en) | Semiconductor device and current amount control method | |
US9791916B2 (en) | Control circuit including load switch, electronic apparatus including the load switch, and control method thereof | |
JP4229804B2 (ja) | 半導体出力回路 | |
JP2005291865A (ja) | 電源電圧監視回路 | |
US20200409442A1 (en) | Power supply circuit and power supply voltage supply method | |
JP4293197B2 (ja) | 直流電源保持回路 | |
JP2013045245A (ja) | 電源回路、その電源回路を有するフラッシュメモリシステム、及び電源供給方法 | |
EP3218977B1 (en) | Output discharge techniques for load switches | |
KR20080009895A (ko) | 평활용 커패시터의 충전 및 방전 회로 | |
JP2007202317A (ja) | チャージポンプ回路及びこれを備えた電気機器 | |
JP2000184612A (ja) | Dc―dcコンバ―タの制御方法、dc―dcコンバ―タの制御回路、及び、dc―dcコンバ―タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5107790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |