JP3805056B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP3805056B2 JP3805056B2 JP07384697A JP7384697A JP3805056B2 JP 3805056 B2 JP3805056 B2 JP 3805056B2 JP 07384697 A JP07384697 A JP 07384697A JP 7384697 A JP7384697 A JP 7384697A JP 3805056 B2 JP3805056 B2 JP 3805056B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷回路に電力を供給する電源回路に関するものである。
【０００２】
【従来の技術】
図６は、従来の定電圧電源回路を示している。同図において、電圧Ｖｃｃの電源ライン６とグランド電位点（基準電位点）との間に、ＰＮＰ型の出力トランジスタＴｒと、第１、第２抵抗Ｒ１，Ｒ２が順次直列に接続されるとともに、その出力トランジスタＴｒのコレクタと第１抵抗Ｒ１の接続中点ａが出力端子４に接続されている。
【０００３】
また、第１、第２抵抗Ｒ１，Ｒ２の接続中点ｂはコンパレータ３の非反転端子（＋）に接続されている。コンパレータ３の反転端子（−）は抵抗Ｒoの一端と起動スイッチ２の接続点ｄに接続されている。抵抗Ｒoの他端はグランド電位点に接続され、スイッチ２の他端は定電流源１を介して電源ラインへ接続されている。起動スイッチ２がＯＮしたときのｄ点の電圧をＶ1とする。出力端子４には回路の発振防止用のコンデンサ５が接続される。
【０００４】
尚、出力端子４に接続される負荷７（図８参照）の容量もコンデンサ５と並列に入るが、説明の便宜のため、ここではコンデンサ５にその負荷容量をも含めて考えることにする。さて、上記のように構成された電源回路は、スイッチ２のＯＮによって起動する。
【０００５】
まず、スイッチ２のＯＮに伴ってコンパレータ３の反転端子（−）にｄ点の電圧Ｖ1が印加されると、コンパレータ３の出力はローレベルとなり、トランジスタＴｒがＯＮしてコンデンサ５が急速充電される。ｂ点の電圧がＶ1以上になると、コンパレータ３の出力はハイレベルになり、出力トランジスタＴｒはＯＦＦするが、負荷７に電流が供給されるに従い、ｂ点の電位は下がるので、再び出力トランジスタＴｒがＯＮする。つまり、出力トランジスタＴｒはｂ点の電圧（従って出力端子４の電圧）が一定になるように動作する。
【０００６】
【発明が解決しようとする課題】
ところで、この従来回路では、スイッチ２を投入して電源を立ち上げるときに、コンデンサ５に予め設定した最大電流が流れる。特性図で示すと図７のように通常の出力負荷電流Ｉoよりも大きな電流Ｉmaxが流れ、グラフのＡ→Ｂ→Ｃ→Ｄの順序でＤ点に至ることになる。
【０００７】
このように、起動時に最大電流Ｉmaxが流れると、電流の入力系統、即ち電源ライン６を不安定な状態にする。このため、例えば電源ライン６に接続されている他の回路８、９（図８参照）の誤動作を引き起こしたりする虞れがあった。例えば、回路８又は９がマイクロコンピュータを含んでいる場合には、そのマイクロコンピュータをリセットしてしまうことがあった。
【０００８】
本発明は、このような点に鑑みなされたものであって、起動スイッチによる電源立ち上げ時に過大電流が流れないようにした電源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため本発明では、電源ラインと基準電位点間に直列に順次接続されたトランジスタと抵抗との接続点に出力端子が接続されるとともに前記出力端子と前記基準電位点との間にコンデンサが接続され、起動スイッチの動作開始に応答して前記トランジスタが導通するように構成された電源回路において、前記出力端子の出力電圧に応じた電圧を受け、該電圧を遅延させて出力する遅延回路と、前記出力電圧が一定の電圧に保たれるように前記トランジスタを制御する制御回路と、前記トランジスタに流れる電流を制限する電流制限回路と、前記遅延回路の出力に基いて前記電流制限回路の電流制限値をコントロールする電流制限コンロトール回路と、を具備し、前記電流制限コントロール回路は前記遅延回路の出力上昇に伴って前記電流制限値を階段状に増加させ、前記起動スイッチの動作開始に伴う電流立ち上げ時に過大な出力電流の発生を抑えるようにしている。
また、本発明では、電源ラインと基準電位点間に直列に順次接続されたトランジスタと抵抗との接続点に出力端子が接続されるとともに前記出力端子と前記基準電位点との間にコンデンサが接続され、起動スイッチの動作開始に応答して前記トランジスタが導通するように構成された電源回路において、前記出力端子の出力電圧に応じた電圧を受け、該電圧を遅延させて出力する遅延回路と、前記出力電圧が一定の電圧に保たれるように前記トランジスタを制御する制御回路と、前記トランジスタに流れる電流を制限する電流制限回路と、前記遅延回路の出力に基いて前記電流制限回路の電流制限値をコントロールする電流制限コンロトール回路と、を具備し、前記電流制限値コントロール回路は前記遅延回路の出力電圧を入力して比較する基準電圧値が異なる複数のコンパレータから成り、前記起動スイッチの動作開始に伴う電流立ち上げ時に過大な出力電流の発生を抑えるようにしている。
【００１０】
【発明の実施の形態】
本発明の実施形態の大まかな構成を示す図１において、図６の従来例と同一部分には同一の符号を付してある。本実施形態では、エミッタが電源ライン６に接続され、ベースがコンパレータ３の出力に接続されたＰＮＰ型のトランジスタＱ２を設けている。このトランジスタＱ２と出力トランジスタＴｒの電流比は１：ｎ（ｎ＞１）としている。１２は、コンパレータ３の出力電流を制限し、それによって出力トランジスタＴｒの出力電流を制限する電流制限回路である。
【００１１】
１０はｂ点の電圧を遅延する遅延回路であり、１１はその出力電圧の値に基いて電流制限回路１２をその電流制限値を可変するようにコントロールする電流制限コントロール回路である。電流制限回路１２は電流制限コントロール回路１１からのコントロール信号に応じて出力電流を制限する。これらの遅延回路１０、電流制限コントロール回路１１、電流制限回路１２は電源立ち上げ時における出力の過電流を防止する過電流防止回路を構成している。図２は図１において、コンパレータ３、遅延回路１０、電流制限コントロール回路１１、電流制限回路１２を詳細に表わした回路図を示している。
【００１２】
まず、コンパレータ３は定電流源１６と、その定電流源１６にエミッタが共通に接続された一対のＰＮＰ型のトランジスタＴ1、Ｔ2と、トランジスタＴ1、Ｔ2のコレクタに接続されて、カレントミラー回路を成す一対のＮＰＮ型のトランジスタＴ3、Ｔ4と、コンパレータ３の出力用のトランジスタＴ5とから構成されている。
【００１３】
トランジスタＴ5のコレクタはトランジスタＱ２と出力トランジスタＴｒの各ベースに接続され、エミッタはグランド電位点に接続されている。トランジスタＴ1のベースはｄ点に接続され、トランジスタＴ2のベースはｂ点に接続されている。
【００１４】
次に、電流制限回路１２は、コレクタが前記トランジスタＴ5のベースに接続されるとともに、エミッタがグランド電位点に接続されたＮＰＮ型のトランジスタＱAと、一端がトランジスタＱ２のコレクタ及びトランジスタＱAのベースに接続され、他端がグランド電位点に接続された抵抗ＲAと、図のｆ点とグランド電位点間に接続された抵抗Ｒ５〜Ｒ８及びＮＰＮ型のトランジスタＱ５〜Ｑ８の各ペアとから構成されている。
【００１５】
一方、遅延回路１０は抵抗ＲとコンデンサＣの積分回路で構成されている。また、電流制限コントロール回路１１は非反転端子（＋）が積分回路１０の出力を受けるように接続された４個（一般的にはＮ個、Ｎ≧１）のコンパレータと、それらのコンパレータの反転端子（−）に基準電圧を与える基準電圧発生回路２５とから成っている。
【００１６】
ここで、基準電圧発生回路２５はスイッチ２がＯＮの時にＲoに発生する電圧と同じ電圧Ｖ1とグランド電位点間に直列に接続された抵抗Ｒ１１〜Ｒ１５で構成されている。
【００１７】
次に、図２の回路の動作を説明する。定電流源１と１６を連動させるスイッチ２をＯＮする前は、差動アンプ（コンパレータ３）はＯＦＦ状態となっている。このためトランジスタＴ5はＯＦＦであり、トランジスタＱ２、ＴｒはいずれもＯＦＦとなっている。スイッチ２はＯＮすると、抵抗Ｒoに定電流源１からの定電流が流れることによりｄ点がハイレベルになり、同時に定電流源１６もＯＮし、差動アンプのためｂ点もハイレベルになろうとする。
【００１８】
このとき通常モードでの立ち上がりでは、トランジスタＴ１よりもトランジスタＴ2の立ち上がりが若干遅れるため立ち上がるときに出力トランジスタＴｒが能力いっぱいまで電流を流そうとする。この立ち上がり時に出力トランジスタＴｒを保護するために抵抗ＲA、トランジスタＱAを入れて、Ｔ5→Ｑ２→ＲA（ＱA）の系で帰還をかけて一定電流に保ちながら出力が立ち上がる（ＴｒはＱ２のｎ倍の電流能力を有しているものとする）ようにしている。
【００１９】
しかし、ＲA、ＱAを入れても通常は出力トランジスタＴｒの能力いっぱい近くまで動作できるようにしているため立ち上がり電流（ラッシュ電流）がかなり大きい。この過大ラッシュ電流を回避するために電流制限コントロール回路１１を設け、立ち上がり時に階段を追って電流を増加していくようになす。
【００２０】
この電流の増加は次のようにして行なわれる。まず、コンデンサＣの充電に伴い、遅延回路１０の出力電圧が或る値に達すると、コンパレータ２１の出力がハイレベルに転じ、制限回路１２のトランジスタＱ５がＯＮして抵抗Ｒ５が抵抗ＲAと並列に入り、ｆ点の電圧が下がるので、トランジスタＱAによるグランド電位点への側路電流も減少する。その分、トランジスタＴ5のベース電流が多くなってトランジスタＴ5のコレクタ電流も増加するので、トランジスタＱ２及び出力トランジスタＴｒの出力電流が更に上昇し、コンデンサＣの出力電圧が次の所定値に達すると、コンパレータ２２の出力もハイレベルに変遷するので、トランジスタＱ５に加えてトランジスタＱ６もＯＮする状態になり、電流制限回路１２において動作する抵抗はＲAにＲ５とＲ６が並列に加わる。
【００２１】
そのため、トランジスタＱAの側路電流が一層小さくなり、出力電流は大きくなる。以上の如き動作を繰り返し、トランジスタＱ５〜Ｑ８の全てがＯＮ状態となると、出力電流は一番大きなものとなる。図５において、Ｄ点に至る（通常状態になる）と、その後の出力電流の制御はｂ点の電圧によってコンパレータ３を介して行なわれる。
【００２２】
ここで、遅延回路１０及び抵抗Ｒ５〜Ｒ８の意義を説明する。今、仮に電流制限コントロール回路１１のコンパレータ２１〜２４を用いて段階的に電流を増加していくとしても、遅延時間が全くなければラッシュ電流の最大値はＲ５〜Ｒ８を入れない状態と変わらないため（即ち、充分コンデンサ５にチャージされないため）、ｂ点にＲＣを接続して遅延時間をもたせることにより、出力電流をチャージしながらコンパレータ２１〜２４が順次切り替わることにより立ち上がり時のラッシュ電流に制限をかけようとするものである。
【００２３】
抵抗Ｒ５〜Ｒ８については、トランジスタＱ５〜Ｑ８のＮＰＮトランジスタの飽和電圧を仮に０Ｖとすれば、ｂ点が０Ｖ時はＲAのみで制限電流が決まり、Ｑ２のコレクタ電流の最大値はＶF（QA）／ＲAとなり、出力が上がっていくに伴い、制限電流はＲAとＲ５、Ｒ６、Ｒ７、Ｒ８がそれぞれ並列になること（つまり合成抵抗値が小さくなること）によって、増加していく。
【００２４】
以上のことをまとめると、
▲１▼差動アンプ（コンパレータ３）がスイッチ２によって立ち上がるとき、通常は出力トランジスタＴｒは能力いっぱいのラッシュ電流を流しながら立ち上がる
▲２▼一般的な電流制限はＲAとＱAのＶF（閾値電圧）で帰還をかけて決める
▲３▼段階的に出力電流を増加するためにコンパレータ２１〜２４を入れ、電流制限を順次切り換える
▲４▼出力立ち上げ時に遅延をもたせなければ電流制限を切り換えても意味がないため遅延回路１０のＲＣを入れて出力のコンデンサに充分電流を充電しながら立ち上げて必要以上のラッシュ電流が流れないようにする。
【００２５】
次に、図３の実施形態は遅延回路１０をコンパレータ３０と、ＮＰＮ型のトランジスタＱ９、Ｑ１０、定電流源３１、３２、コンデンサＣで構成している点が図２と相違しているだけで、他の部分は同一である。コンパレータ３０はｂ点の電圧が基準電圧Ｖ２以上になると、出力をハイレベルにし、トランジスタＱ９をＯＮする。そのためトランジスタＱ１０がＯＦＦとなってコンデンサＣに電流Ｉ3が流れ込む。
【００２６】
尚、コンパレータ３０の出力がローレベルのときは、トランジスタＱ９がＯＦＦで、定電流Ｉ2がトランジスタＱ１０のベース電流となり、トランジスタＱ１０のＯＮにより、定電流Ｉ3はトランジスタＱ１０を介してグランド電位点に流れ、コンデンサＣは充電されない。定電流源Ｉ3とコンデンサＣを使用する目的は定電流源でコンデンサをチャージすれば直線的に電圧が上がるためコンパレータ２１〜２４の切り換えタイミングを取り易くするためである。
【００２７】
上記図２、図３において、電流制限回路１２を図４に示す回路に変更しても同様な効果が得られる。図４において、トランジスタＱBはトランジスタＱAとトランジスタＱ２のコレクタ電流によってドライブされるカレントミラー回路を形成している。トランジスタＱ５〜Ｑ８はそのドライブ電流を一部側路することによってトランジスタＱA（ＱB）の導通度を下げるように働く。
【００２８】
【発明の効果】
請求項１の発明によれば、起動スイッチを投入した電源立ち上げ時にラッシュ電流が流れないので、電源ラインに接続されている他の回路に悪影響を与えないという効果が得られる。請求項２の発明によれば、段階的に出力電流を変化させることができるので、出力電流を徐々に多くしていき、定常電流値へ円滑に上げていくことが可能となる。請求項３の発明によれば、同じ形のコンパレータを複数用いて、それらの比較基準電圧を異ならせてやるだけでよいので、段階的な電流制限コントロール回路が簡単に実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の定電圧電源回路を示す回路図。
【図２】図１の回路の詳細構成図。
【図３】本発明の他の実施形態の定電圧電源回路を示す回路図。
【図４】図１及び図３にける電流制限回路部分の変形例を示す回路図。
【図５】本発明による電源立ち上げ時における出力電流の特性図。
【図６】従来例の回路図。
【図７】その従来例の電源立ち上げ時における出力電流の特性図。
【図８】従来例の問題点を説明するための図。
【符号の説明】
２ 起動スイッチ
Ｔｒ 出力トランジスタ
４ 出力端子
１０ 遅延回路
１１ 電流制限コントロール回路
１２ 電流制限回路
Ｑ２１〜Ｑ２４ コンパレータ
【発明の属する技術分野】
本発明は、負荷回路に電力を供給する電源回路に関するものである。
【０００２】
【従来の技術】
図６は、従来の定電圧電源回路を示している。同図において、電圧Ｖｃｃの電源ライン６とグランド電位点（基準電位点）との間に、ＰＮＰ型の出力トランジスタＴｒと、第１、第２抵抗Ｒ１，Ｒ２が順次直列に接続されるとともに、その出力トランジスタＴｒのコレクタと第１抵抗Ｒ１の接続中点ａが出力端子４に接続されている。
【０００３】
また、第１、第２抵抗Ｒ１，Ｒ２の接続中点ｂはコンパレータ３の非反転端子（＋）に接続されている。コンパレータ３の反転端子（−）は抵抗Ｒoの一端と起動スイッチ２の接続点ｄに接続されている。抵抗Ｒoの他端はグランド電位点に接続され、スイッチ２の他端は定電流源１を介して電源ラインへ接続されている。起動スイッチ２がＯＮしたときのｄ点の電圧をＶ1とする。出力端子４には回路の発振防止用のコンデンサ５が接続される。
【０００４】
尚、出力端子４に接続される負荷７（図８参照）の容量もコンデンサ５と並列に入るが、説明の便宜のため、ここではコンデンサ５にその負荷容量をも含めて考えることにする。さて、上記のように構成された電源回路は、スイッチ２のＯＮによって起動する。
【０００５】
まず、スイッチ２のＯＮに伴ってコンパレータ３の反転端子（−）にｄ点の電圧Ｖ1が印加されると、コンパレータ３の出力はローレベルとなり、トランジスタＴｒがＯＮしてコンデンサ５が急速充電される。ｂ点の電圧がＶ1以上になると、コンパレータ３の出力はハイレベルになり、出力トランジスタＴｒはＯＦＦするが、負荷７に電流が供給されるに従い、ｂ点の電位は下がるので、再び出力トランジスタＴｒがＯＮする。つまり、出力トランジスタＴｒはｂ点の電圧（従って出力端子４の電圧）が一定になるように動作する。
【０００６】
【発明が解決しようとする課題】
ところで、この従来回路では、スイッチ２を投入して電源を立ち上げるときに、コンデンサ５に予め設定した最大電流が流れる。特性図で示すと図７のように通常の出力負荷電流Ｉoよりも大きな電流Ｉmaxが流れ、グラフのＡ→Ｂ→Ｃ→Ｄの順序でＤ点に至ることになる。
【０００７】
このように、起動時に最大電流Ｉmaxが流れると、電流の入力系統、即ち電源ライン６を不安定な状態にする。このため、例えば電源ライン６に接続されている他の回路８、９（図８参照）の誤動作を引き起こしたりする虞れがあった。例えば、回路８又は９がマイクロコンピュータを含んでいる場合には、そのマイクロコンピュータをリセットしてしまうことがあった。
【０００８】
本発明は、このような点に鑑みなされたものであって、起動スイッチによる電源立ち上げ時に過大電流が流れないようにした電源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため本発明では、電源ラインと基準電位点間に直列に順次接続されたトランジスタと抵抗との接続点に出力端子が接続されるとともに前記出力端子と前記基準電位点との間にコンデンサが接続され、起動スイッチの動作開始に応答して前記トランジスタが導通するように構成された電源回路において、前記出力端子の出力電圧に応じた電圧を受け、該電圧を遅延させて出力する遅延回路と、前記出力電圧が一定の電圧に保たれるように前記トランジスタを制御する制御回路と、前記トランジスタに流れる電流を制限する電流制限回路と、前記遅延回路の出力に基いて前記電流制限回路の電流制限値をコントロールする電流制限コンロトール回路と、を具備し、前記電流制限コントロール回路は前記遅延回路の出力上昇に伴って前記電流制限値を階段状に増加させ、前記起動スイッチの動作開始に伴う電流立ち上げ時に過大な出力電流の発生を抑えるようにしている。
また、本発明では、電源ラインと基準電位点間に直列に順次接続されたトランジスタと抵抗との接続点に出力端子が接続されるとともに前記出力端子と前記基準電位点との間にコンデンサが接続され、起動スイッチの動作開始に応答して前記トランジスタが導通するように構成された電源回路において、前記出力端子の出力電圧に応じた電圧を受け、該電圧を遅延させて出力する遅延回路と、前記出力電圧が一定の電圧に保たれるように前記トランジスタを制御する制御回路と、前記トランジスタに流れる電流を制限する電流制限回路と、前記遅延回路の出力に基いて前記電流制限回路の電流制限値をコントロールする電流制限コンロトール回路と、を具備し、前記電流制限値コントロール回路は前記遅延回路の出力電圧を入力して比較する基準電圧値が異なる複数のコンパレータから成り、前記起動スイッチの動作開始に伴う電流立ち上げ時に過大な出力電流の発生を抑えるようにしている。
【００１０】
【発明の実施の形態】
本発明の実施形態の大まかな構成を示す図１において、図６の従来例と同一部分には同一の符号を付してある。本実施形態では、エミッタが電源ライン６に接続され、ベースがコンパレータ３の出力に接続されたＰＮＰ型のトランジスタＱ２を設けている。このトランジスタＱ２と出力トランジスタＴｒの電流比は１：ｎ（ｎ＞１）としている。１２は、コンパレータ３の出力電流を制限し、それによって出力トランジスタＴｒの出力電流を制限する電流制限回路である。
【００１１】
１０はｂ点の電圧を遅延する遅延回路であり、１１はその出力電圧の値に基いて電流制限回路１２をその電流制限値を可変するようにコントロールする電流制限コントロール回路である。電流制限回路１２は電流制限コントロール回路１１からのコントロール信号に応じて出力電流を制限する。これらの遅延回路１０、電流制限コントロール回路１１、電流制限回路１２は電源立ち上げ時における出力の過電流を防止する過電流防止回路を構成している。図２は図１において、コンパレータ３、遅延回路１０、電流制限コントロール回路１１、電流制限回路１２を詳細に表わした回路図を示している。
【００１２】
まず、コンパレータ３は定電流源１６と、その定電流源１６にエミッタが共通に接続された一対のＰＮＰ型のトランジスタＴ1、Ｔ2と、トランジスタＴ1、Ｔ2のコレクタに接続されて、カレントミラー回路を成す一対のＮＰＮ型のトランジスタＴ3、Ｔ4と、コンパレータ３の出力用のトランジスタＴ5とから構成されている。
【００１３】
トランジスタＴ5のコレクタはトランジスタＱ２と出力トランジスタＴｒの各ベースに接続され、エミッタはグランド電位点に接続されている。トランジスタＴ1のベースはｄ点に接続され、トランジスタＴ2のベースはｂ点に接続されている。
【００１４】
次に、電流制限回路１２は、コレクタが前記トランジスタＴ5のベースに接続されるとともに、エミッタがグランド電位点に接続されたＮＰＮ型のトランジスタＱAと、一端がトランジスタＱ２のコレクタ及びトランジスタＱAのベースに接続され、他端がグランド電位点に接続された抵抗ＲAと、図のｆ点とグランド電位点間に接続された抵抗Ｒ５〜Ｒ８及びＮＰＮ型のトランジスタＱ５〜Ｑ８の各ペアとから構成されている。
【００１５】
一方、遅延回路１０は抵抗ＲとコンデンサＣの積分回路で構成されている。また、電流制限コントロール回路１１は非反転端子（＋）が積分回路１０の出力を受けるように接続された４個（一般的にはＮ個、Ｎ≧１）のコンパレータと、それらのコンパレータの反転端子（−）に基準電圧を与える基準電圧発生回路２５とから成っている。
【００１６】
ここで、基準電圧発生回路２５はスイッチ２がＯＮの時にＲoに発生する電圧と同じ電圧Ｖ1とグランド電位点間に直列に接続された抵抗Ｒ１１〜Ｒ１５で構成されている。
【００１７】
次に、図２の回路の動作を説明する。定電流源１と１６を連動させるスイッチ２をＯＮする前は、差動アンプ（コンパレータ３）はＯＦＦ状態となっている。このためトランジスタＴ5はＯＦＦであり、トランジスタＱ２、ＴｒはいずれもＯＦＦとなっている。スイッチ２はＯＮすると、抵抗Ｒoに定電流源１からの定電流が流れることによりｄ点がハイレベルになり、同時に定電流源１６もＯＮし、差動アンプのためｂ点もハイレベルになろうとする。
【００１８】
このとき通常モードでの立ち上がりでは、トランジスタＴ１よりもトランジスタＴ2の立ち上がりが若干遅れるため立ち上がるときに出力トランジスタＴｒが能力いっぱいまで電流を流そうとする。この立ち上がり時に出力トランジスタＴｒを保護するために抵抗ＲA、トランジスタＱAを入れて、Ｔ5→Ｑ２→ＲA（ＱA）の系で帰還をかけて一定電流に保ちながら出力が立ち上がる（ＴｒはＱ２のｎ倍の電流能力を有しているものとする）ようにしている。
【００１９】
しかし、ＲA、ＱAを入れても通常は出力トランジスタＴｒの能力いっぱい近くまで動作できるようにしているため立ち上がり電流（ラッシュ電流）がかなり大きい。この過大ラッシュ電流を回避するために電流制限コントロール回路１１を設け、立ち上がり時に階段を追って電流を増加していくようになす。
【００２０】
この電流の増加は次のようにして行なわれる。まず、コンデンサＣの充電に伴い、遅延回路１０の出力電圧が或る値に達すると、コンパレータ２１の出力がハイレベルに転じ、制限回路１２のトランジスタＱ５がＯＮして抵抗Ｒ５が抵抗ＲAと並列に入り、ｆ点の電圧が下がるので、トランジスタＱAによるグランド電位点への側路電流も減少する。その分、トランジスタＴ5のベース電流が多くなってトランジスタＴ5のコレクタ電流も増加するので、トランジスタＱ２及び出力トランジスタＴｒの出力電流が更に上昇し、コンデンサＣの出力電圧が次の所定値に達すると、コンパレータ２２の出力もハイレベルに変遷するので、トランジスタＱ５に加えてトランジスタＱ６もＯＮする状態になり、電流制限回路１２において動作する抵抗はＲAにＲ５とＲ６が並列に加わる。
【００２１】
そのため、トランジスタＱAの側路電流が一層小さくなり、出力電流は大きくなる。以上の如き動作を繰り返し、トランジスタＱ５〜Ｑ８の全てがＯＮ状態となると、出力電流は一番大きなものとなる。図５において、Ｄ点に至る（通常状態になる）と、その後の出力電流の制御はｂ点の電圧によってコンパレータ３を介して行なわれる。
【００２２】
ここで、遅延回路１０及び抵抗Ｒ５〜Ｒ８の意義を説明する。今、仮に電流制限コントロール回路１１のコンパレータ２１〜２４を用いて段階的に電流を増加していくとしても、遅延時間が全くなければラッシュ電流の最大値はＲ５〜Ｒ８を入れない状態と変わらないため（即ち、充分コンデンサ５にチャージされないため）、ｂ点にＲＣを接続して遅延時間をもたせることにより、出力電流をチャージしながらコンパレータ２１〜２４が順次切り替わることにより立ち上がり時のラッシュ電流に制限をかけようとするものである。
【００２３】
抵抗Ｒ５〜Ｒ８については、トランジスタＱ５〜Ｑ８のＮＰＮトランジスタの飽和電圧を仮に０Ｖとすれば、ｂ点が０Ｖ時はＲAのみで制限電流が決まり、Ｑ２のコレクタ電流の最大値はＶF（QA）／ＲAとなり、出力が上がっていくに伴い、制限電流はＲAとＲ５、Ｒ６、Ｒ７、Ｒ８がそれぞれ並列になること（つまり合成抵抗値が小さくなること）によって、増加していく。
【００２４】
以上のことをまとめると、
▲１▼差動アンプ（コンパレータ３）がスイッチ２によって立ち上がるとき、通常は出力トランジスタＴｒは能力いっぱいのラッシュ電流を流しながら立ち上がる
▲２▼一般的な電流制限はＲAとＱAのＶF（閾値電圧）で帰還をかけて決める
▲３▼段階的に出力電流を増加するためにコンパレータ２１〜２４を入れ、電流制限を順次切り換える
▲４▼出力立ち上げ時に遅延をもたせなければ電流制限を切り換えても意味がないため遅延回路１０のＲＣを入れて出力のコンデンサに充分電流を充電しながら立ち上げて必要以上のラッシュ電流が流れないようにする。
【００２５】
次に、図３の実施形態は遅延回路１０をコンパレータ３０と、ＮＰＮ型のトランジスタＱ９、Ｑ１０、定電流源３１、３２、コンデンサＣで構成している点が図２と相違しているだけで、他の部分は同一である。コンパレータ３０はｂ点の電圧が基準電圧Ｖ２以上になると、出力をハイレベルにし、トランジスタＱ９をＯＮする。そのためトランジスタＱ１０がＯＦＦとなってコンデンサＣに電流Ｉ3が流れ込む。
【００２６】
尚、コンパレータ３０の出力がローレベルのときは、トランジスタＱ９がＯＦＦで、定電流Ｉ2がトランジスタＱ１０のベース電流となり、トランジスタＱ１０のＯＮにより、定電流Ｉ3はトランジスタＱ１０を介してグランド電位点に流れ、コンデンサＣは充電されない。定電流源Ｉ3とコンデンサＣを使用する目的は定電流源でコンデンサをチャージすれば直線的に電圧が上がるためコンパレータ２１〜２４の切り換えタイミングを取り易くするためである。
【００２７】
上記図２、図３において、電流制限回路１２を図４に示す回路に変更しても同様な効果が得られる。図４において、トランジスタＱBはトランジスタＱAとトランジスタＱ２のコレクタ電流によってドライブされるカレントミラー回路を形成している。トランジスタＱ５〜Ｑ８はそのドライブ電流を一部側路することによってトランジスタＱA（ＱB）の導通度を下げるように働く。
【００２８】
【発明の効果】
請求項１の発明によれば、起動スイッチを投入した電源立ち上げ時にラッシュ電流が流れないので、電源ラインに接続されている他の回路に悪影響を与えないという効果が得られる。請求項２の発明によれば、段階的に出力電流を変化させることができるので、出力電流を徐々に多くしていき、定常電流値へ円滑に上げていくことが可能となる。請求項３の発明によれば、同じ形のコンパレータを複数用いて、それらの比較基準電圧を異ならせてやるだけでよいので、段階的な電流制限コントロール回路が簡単に実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の定電圧電源回路を示す回路図。
【図２】図１の回路の詳細構成図。
【図３】本発明の他の実施形態の定電圧電源回路を示す回路図。
【図４】図１及び図３にける電流制限回路部分の変形例を示す回路図。
【図５】本発明による電源立ち上げ時における出力電流の特性図。
【図６】従来例の回路図。
【図７】その従来例の電源立ち上げ時における出力電流の特性図。
【図８】従来例の問題点を説明するための図。
【符号の説明】
２ 起動スイッチ
Ｔｒ 出力トランジスタ
４ 出力端子
１０ 遅延回路
１１ 電流制限コントロール回路
１２ 電流制限回路
Ｑ２１〜Ｑ２４ コンパレータ
Claims (2)
- 電源ラインと基準電位点間に直列に順次接続されたトランジスタと抵抗との接続点に出力端子が接続されるとともに前記出力端子と前記基準電位点との間にコンデンサが接続され、起動スイッチの動作開始に応答して前記トランジスタが導通するように構成された電源回路において、
前記出力端子の出力電圧に応じた電圧を受け、該電圧を遅延させて出力する遅延回路と、
前記出力電圧が一定の電圧に保たれるように前記トランジスタを制御する制御回路と、
前記トランジスタに流れる電流を制限する電流制限回路と、
前記遅延回路の出力に基いて前記電流制限回路の電流制限値をコントロールする電流制限コンロトール回路と、を具備し、
前記電流制限コントロール回路は前記遅延回路の出力上昇に伴って前記電流制限値を階段状に増加させ、
前記起動スイッチの動作開始に伴う電流立ち上げ時に過大な出力電流の発生を抑えるようにしたことを特徴とする電源回路。 - 電源ラインと基準電位点間に直列に順次接続されたトランジスタと抵抗との接続点に出力端子が接続されるとともに前記出力端子と前記基準電位点との間にコンデンサが接続され、起動スイッチの動作開始に応答して前記トランジスタが導通するように構成された電源回路において、
前記出力端子の出力電圧に応じた電圧を受け、該電圧を遅延させて出力する遅延回路と、
前記出力電圧が一定の電圧に保たれるように前記トランジスタを制御する制御回路と、
前記トランジスタに流れる電流を制限する電流制限回路と、
前記遅延回路の出力に基いて前記電流制限回路の電流制限値をコントロールする電流制限コンロトール回路と、を具備し、
前記電流制限値コントロール回路は前記遅延回路の出力電圧を入力して比較する基準電圧値が異なる複数のコンパレータから成り、
前記起動スイッチの動作開始に伴う電流立ち上げ時に過大な出力電流の発生を抑えるようにしたことを特徴とする電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07384697A JP3805056B2 (ja) | 1997-03-26 | 1997-03-26 | 電源回路 |
| US09/047,345 US5883504A (en) | 1997-03-26 | 1998-03-25 | Power supply unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07384697A JP3805056B2 (ja) | 1997-03-26 | 1997-03-26 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271680A JPH10271680A (ja) | 1998-10-09 |
| JP3805056B2 true JP3805056B2 (ja) | 2006-08-02 |
Family
ID=13529927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07384697A Expired - Fee Related JP3805056B2 (ja) | 1997-03-26 | 1997-03-26 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5883504A (ja) |
| JP (1) | JP3805056B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473608B1 (en) | 1999-01-12 | 2002-10-29 | Powerdsine Ltd. | Structure cabling system |
| US6631066B1 (en) * | 2000-05-05 | 2003-10-07 | National Semiconductor Corporation | Apparatus and method for initiating crowbar protection in a shunt regulator |
| JP4595179B2 (ja) * | 2000-08-04 | 2010-12-08 | ミツミ電機株式会社 | 電源回路 |
| US7202634B2 (en) * | 2001-08-17 | 2007-04-10 | O2Micro International Limited | Voltage mode, high accuracy battery charger |
| JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP3818231B2 (ja) | 2002-07-12 | 2006-09-06 | 株式会社デンソー | 電源回路 |
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| JP4961739B2 (ja) * | 2005-12-27 | 2012-06-27 | ミツミ電機株式会社 | 電源回路及びその起動方法 |
| JP2008226004A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 入力スレーブ |
| JP5107790B2 (ja) * | 2008-04-28 | 2012-12-26 | ラピスセミコンダクタ株式会社 | レギュレータ |
| US20120274288A1 (en) * | 2009-09-23 | 2012-11-01 | Rudolf Wegener | Providing in rush current tolerance to an electronic device |
| KR20150050880A (ko) * | 2013-11-01 | 2015-05-11 | 에스케이하이닉스 주식회사 | 전압 레귤레이터 및 바이어스 전류 조절 장치 |
| EP2876521B1 (en) * | 2013-11-26 | 2016-05-25 | Dialog Semiconductor GmbH | Circuit with Controlled Inrush Current |
| CN113300586B (zh) * | 2021-06-10 | 2022-04-01 | 深圳市微源半导体股份有限公司 | 一种应用于电源管理芯片的功率管软启动电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4019096A (en) * | 1976-06-07 | 1977-04-19 | Rockwell International Corporation | Current limiting apparatus |
| US4891728A (en) * | 1986-12-23 | 1990-01-02 | Siemens Aktiengesellschaft | Circuit arrangement for limiting the switch-on current and for providing an over voltage protection in switch mode power supply devices |
| US4937697A (en) * | 1989-05-22 | 1990-06-26 | Motorola, Inc. | Semiconductor device protection circuit |
| US5214359A (en) * | 1991-11-01 | 1993-05-25 | Warn Industries, Inc. | Winch with electronic current limiter |
| JPH08140260A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 電源装置 |
-
1997
- 1997-03-26 JP JP07384697A patent/JP3805056B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-25 US US09/047,345 patent/US5883504A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5883504A (en) | 1999-03-16 |
| JPH10271680A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3805056B2 (ja) | 電源回路 | |
| JP3751099B2 (ja) | 電源回路 | |
| JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
| WO2001004721A1 (fr) | Source d'alimentation | |
| JP2007510393A (ja) | バックアップ電源へのスイッチングのためのシステムおよび方法 | |
| JP2000357018A (ja) | 電源装置 | |
| US6515462B2 (en) | Power supply device | |
| JPH02222014A (ja) | 切り換えできる電流発生器を具えた集積回路 | |
| JP4569040B2 (ja) | 電気負荷の駆動装置 | |
| JPH10276088A (ja) | Ａ／ｄ変換装置 | |
| JP2003044150A (ja) | シリーズレギュレータ | |
| JP3118870B2 (ja) | 誤差増幅回路 | |
| JPH05284775A (ja) | モーター駆動回路 | |
| JP3180188B2 (ja) | 蓄電池充電回路および電池充電装置 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JP3743125B2 (ja) | クランプ回路 | |
| JP3075016B2 (ja) | フイールドバスのインタフエイス回路 | |
| JP3355197B2 (ja) | デジタル出力回路 | |
| JP3010791B2 (ja) | スイッチング素子駆動回路 | |
| JPH0451091B2 (ja) | ||
| JP2814749B2 (ja) | ２線式伝送器 | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JPH1039940A (ja) | 制御された電源 | |
| JP2885848B2 (ja) | ヒステリシス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20051227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |