JP3355197B2 - デジタル出力回路 - Google Patents
デジタル出力回路Info
- Publication number
- JP3355197B2 JP3355197B2 JP00969392A JP969392A JP3355197B2 JP 3355197 B2 JP3355197 B2 JP 3355197B2 JP 00969392 A JP00969392 A JP 00969392A JP 969392 A JP969392 A JP 969392A JP 3355197 B2 JP3355197 B2 JP 3355197B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- bipolar
- voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は入力信号に応じて二進値
の信号の一方または他方を出すデジタル回路の出力段に
関連し、そのコレクタから出力信号を取り出し、入力信
号に従って変化する電流をそのベースへ供給するような
出力トランジスタを含む。
の信号の一方または他方を出すデジタル回路の出力段に
関連し、そのコレクタから出力信号を取り出し、入力信
号に従って変化する電流をそのベースへ供給するような
出力トランジスタを含む。
【０００２】
【従来の技術】従来のこの種の出力段は、出力トランジ
スタのベースラインに抵抗を設けて予め定めた所要のベ
ース電流が流れるようにその値を決めている。このベー
ス電流は出力トランジスタによって駆動される負荷がな
い場合でも常に流れている。このような出力段は例えば
バスドライバー回路に用いられており、駆動されるシス
テムの性質に従って８または１６の出力段がある。
スタのベースラインに抵抗を設けて予め定めた所要のベ
ース電流が流れるようにその値を決めている。このベー
ス電流は出力トランジスタによって駆動される負荷がな
い場合でも常に流れている。このような出力段は例えば
バスドライバー回路に用いられており、駆動されるシス
テムの性質に従って８または１６の出力段がある。
【０００３】このような使い方では、どのバスラインも
負荷を駆動する必要がなくても、１出力段の電流の８ま
たは１６倍の電流が流れる。この問題は出力トランジス
タのベース電流を単に減少しても解決できない。という
のは、高い出力電圧レベルから低い出力電圧レベルに変
えるときに非導通状態から導通状態へ変えることが必要
だが、その際にトランジスタの切り替え速度が非常に落
ちるからである。
負荷を駆動する必要がなくても、１出力段の電流の８ま
たは１６倍の電流が流れる。この問題は出力トランジス
タのベース電流を単に減少しても解決できない。という
のは、高い出力電圧レベルから低い出力電圧レベルに変
えるときに非導通状態から導通状態へ変えることが必要
だが、その際にトランジスタの切り替え速度が非常に落
ちるからである。
【０００４】
【発明が解決しようとする課題】本発明は、切り替え速
度を落とすことなく電流の消費を減らすような前述の型
の出力段を供給する問題に関する。
度を落とすことなく電流の消費を減らすような前述の型
の出力段を供給する問題に関する。
【０００５】
【課題を解決するための手段】この問題を解決するため
に本発明では、出力トランジスタのベースラインに、出
力トランジスタのコレクタ・エミッタ路に流れる電流に
応じてベース電流を変化させる要素が設けられている。
に本発明では、出力トランジスタのベースラインに、出
力トランジスタのコレクタ・エミッタ路に流れる電流に
応じてベース電流を変化させる要素が設けられている。
【０００６】本発明の出力段においては、出力トランジ
スタのベースに供給される電流は、出力トランジスタに
流れる電流、すなわち負荷電流によって設定される。こ
のため、ベース電流の設定は必要に応じたものとなり、
高いベース電流が必要でないときには電流を減らすこと
ができ、更に停止状態での出力段の電流消費を大きく減
らすことができる。
スタのベースに供給される電流は、出力トランジスタに
流れる電流、すなわち負荷電流によって設定される。こ
のため、ベース電流の設定は必要に応じたものとなり、
高いベース電流が必要でないときには電流を減らすこと
ができ、更に停止状態での出力段の電流消費を大きく減
らすことができる。
【０００７】本発明を一層効果的に発展させた実施例で
は、電流の変化に応じて変化する抵抗によって電流の設
定が行われ、他の実施例では調節可能な電流源によって
その電流の調節が行われる。
は、電流の変化に応じて変化する抵抗によって電流の設
定が行われ、他の実施例では調節可能な電流源によって
その電流の調節が行われる。
【０００８】
【実施例】図１に示す出力段では、バイポーラ型出力ト
ランジスタＴ１が他のバイポーラ型トランジスタＴ２と
プッシュプル動作を行い、このトランジスタＴ２はバイ
ポーラ型トランジスタＴ３とダーリントン回路を形成す
る。出力段の出力信号は出力点１０から出る。出力点１
０はトランジスタＴ１のコレクタとトランジスタＴ２の
エミッタに接続されている。
ランジスタＴ１が他のバイポーラ型トランジスタＴ２と
プッシュプル動作を行い、このトランジスタＴ２はバイ
ポーラ型トランジスタＴ３とダーリントン回路を形成す
る。出力段の出力信号は出力点１０から出る。出力点１
０はトランジスタＴ１のコレクタとトランジスタＴ２の
エミッタに接続されている。
【０００９】入力点１２から出力段へ入る入力信号は、
一方では電界効果トランジスタＴ４とベース抵抗Ｒ１を
通り、他方では反転器１４を通ってプッシュプル動作を
行うトランジスタＴ１，Ｔ２，Ｔ３へ入る。トランジス
タＴ１のベース電流は電源端子１６、抵抗Ｒ２、電界効
果トランジスタＴ４、抵抗Ｒ１の回路を通って流れる。
図１の回路の更に詳細な構造は以下の動作モードの説明
によって明らかになる。
一方では電界効果トランジスタＴ４とベース抵抗Ｒ１を
通り、他方では反転器１４を通ってプッシュプル動作を
行うトランジスタＴ１，Ｔ２，Ｔ３へ入る。トランジス
タＴ１のベース電流は電源端子１６、抵抗Ｒ２、電界効
果トランジスタＴ４、抵抗Ｒ１の回路を通って流れる。
図１の回路の更に詳細な構造は以下の動作モードの説明
によって明らかになる。
【００１０】図１の回路は二進値の一方または他方の二
進信号を発生するデジタル回路の一部である。これらの
二進値は電圧が高いか低いかに従って通常「Ｈ」または
「Ｌ」で示される。
進信号を発生するデジタル回路の一部である。これらの
二進値は電圧が高いか低いかに従って通常「Ｈ」または
「Ｌ」で示される。
【００１１】図１に示す回路上の点１２はこの出力段へ
入力が入るところで、特定の二進値が電流の高または低
の形で入る。この出力段の目的は出力点１０にもこの信
号値を発生することであるが、同時に、出力点１０に接
続された負荷を駆動する電流Ｉｏを供給することでもあ
る。負荷は出力点１０に接続された例えばバスラインで
あってもよい。
入力が入るところで、特定の二進値が電流の高または低
の形で入る。この出力段の目的は出力点１０にもこの信
号値を発生することであるが、同時に、出力点１０に接
続された負荷を駆動する電流Ｉｏを供給することでもあ
る。負荷は出力点１０に接続された例えばバスラインで
あってもよい。
【００１２】出力点１０の電圧値を切り替えるには、入
力点１２に入る信号によってトランジスタＴ１を導通ま
たは非導通状態にする。例えば入力点１２の信号が高電
圧値であれば、電界効果トランジスタＴ４は導通状態に
なり、逆に電界効果トランジスタＴ５は反転器１８によ
って非導通状態になる。
力点１２に入る信号によってトランジスタＴ１を導通ま
たは非導通状態にする。例えば入力点１２の信号が高電
圧値であれば、電界効果トランジスタＴ４は導通状態に
なり、逆に電界効果トランジスタＴ５は反転器１８によ
って非導通状態になる。
【００１３】この状態では電流が抵抗Ｒ２と抵抗Ｒ１と
を通ってトランジスタＴ１のベースに流れ、出力トラン
ジスタＴ１は導通状態になる。これにより出力１０の電
圧は低い電圧値すなわち二進値の「Ｌ」に変わる。
を通ってトランジスタＴ１のベースに流れ、出力トラン
ジスタＴ１は導通状態になる。これにより出力１０の電
圧は低い電圧値すなわち二進値の「Ｌ」に変わる。
【００１４】この状態では、トランジスタＴ３とＴ２は
反転器１４を通じて同時に非導通状態になり、負荷電流
はトランジスタＴ１のコレクタ・エミッタ路を通って流
れる。ここに述べる図１の出力段の各要素では、出力ト
ランジスタＴ１のベース電流の大きさは不変である。ベ
ース電流は電源電圧端子１６の供給電圧と抵抗Ｒ１およ
びＲ２の値とトランジスタＴ１のベース電圧の値によっ
て決まる。
反転器１４を通じて同時に非導通状態になり、負荷電流
はトランジスタＴ１のコレクタ・エミッタ路を通って流
れる。ここに述べる図１の出力段の各要素では、出力ト
ランジスタＴ１のベース電流の大きさは不変である。ベ
ース電流は電源電圧端子１６の供給電圧と抵抗Ｒ１およ
びＲ２の値とトランジスタＴ１のベース電圧の値によっ
て決まる。
【００１５】更に次に述べる出力段の各要素の働きによ
って出力トランジスタＴ１のベース電流は減少して低い
値になり、休止状態の、すなわち出力点１０に接続され
た負荷が駆動電流を必要としないときの電流消費を減少
する。
って出力トランジスタＴ１のベース電流は減少して低い
値になり、休止状態の、すなわち出力点１０に接続され
た負荷が駆動電流を必要としないときの電流消費を減少
する。
【００１６】図１の出力段では、出力トランジスタＴ１
には負荷電流Ｉｏが流れる。コレクタに現れる電圧Ｖｏ
はトランジスタＴ１のコレクタ・エミッタ路にかかる電
圧降下で、電流に従って変化する。従って出力点１０の
負荷が電流を必要としない場合は電圧Ｖｏは低い値であ
り、負荷が必要とする電流が増加するにつれてその電圧
も増加する。
には負荷電流Ｉｏが流れる。コレクタに現れる電圧Ｖｏ
はトランジスタＴ１のコレクタ・エミッタ路にかかる電
圧降下で、電流に従って変化する。従って出力点１０の
負荷が電流を必要としない場合は電圧Ｖｏは低い値であ
り、負荷が必要とする電流が増加するにつれてその電圧
も増加する。
【００１７】出力点１０に現れる電圧は出力トランジス
タＴ１のベース電流を切り替えるのに用いられる。
タＴ１のベース電流を切り替えるのに用いられる。
【００１８】この目的では、図１の出力段で出力点１０
の電圧の大きさに応じて変化する制御信号は電圧比較器
２０で発生する。この制御信号はライン２２を通って電
界効果トランジスタ２４のゲートに供給される。このト
ランジスタのソース・ドレイン路は抵抗Ｒ１に並列に接
続されている。
の電圧の大きさに応じて変化する制御信号は電圧比較器
２０で発生する。この制御信号はライン２２を通って電
界効果トランジスタ２４のゲートに供給される。このト
ランジスタのソース・ドレイン路は抵抗Ｒ１に並列に接
続されている。
【００１９】このように接続されているので、制御信号
がゲートにかかって電界効果トランジスタ２４が導通状
態になると抵抗値が低くなり、これが一定の抵抗値を持
つ抵抗Ｒ１に並列に接続される。
がゲートにかかって電界効果トランジスタ２４が導通状
態になると抵抗値が低くなり、これが一定の抵抗値を持
つ抵抗Ｒ１に並列に接続される。
【００２０】逆に電界効果トランジスタ２４が非導通の
状態であれば、抵抗Ｒ１は全抵抗値でトランジスタＴ１
のベースラインに入る。つまり電界効果トランジスタ２
４に供給される制御信号によって、トランジスタＴ１の
ベースラインの抵抗値が変化し、このトランジスタＴ１
のベース電流に影響を与えることができる。
状態であれば、抵抗Ｒ１は全抵抗値でトランジスタＴ１
のベースラインに入る。つまり電界効果トランジスタ２
４に供給される制御信号によって、トランジスタＴ１の
ベースラインの抵抗値が変化し、このトランジスタＴ１
のベース電流に影響を与えることができる。
【００２１】電圧比較器２０にはライン２６を通って電
圧Ｖｏすなわち出力点１０における出力電圧がかかり、
この電圧値を基準電圧源２８に基づく基準電圧と比較す
る。この基準電圧源２８はライン１６の供給電圧から一
定の基準電圧を生じる。
圧Ｖｏすなわち出力点１０における出力電圧がかかり、
この電圧値を基準電圧源２８に基づく基準電圧と比較す
る。この基準電圧源２８はライン１６の供給電圧から一
定の基準電圧を生じる。
【００２２】出力点１０の電圧Ｖｏが基準電圧よりも小
さければ、電圧比較器２０はある電圧を制御信号として
ライン２２へ送り、これにより電界効果トランジスタ２
４は非導通になる。その結果抵抗Ｒ１はその全抵抗値が
有効になり、従って低いベース電流が出力トランジスタ
Ｔ１に流れる。
さければ、電圧比較器２０はある電圧を制御信号として
ライン２２へ送り、これにより電界効果トランジスタ２
４は非導通になる。その結果抵抗Ｒ１はその全抵抗値が
有効になり、従って低いベース電流が出力トランジスタ
Ｔ１に流れる。
【００２３】電圧Ｖｏが低い値になるのはトランジスタ
Ｔ１を通って流れる電流が小さいときであり、すなわち
出力点１０に接続された負荷が駆動電流Ｉｏを全く必要
としないときである。しかし、出力点１０における負荷
の必要電流Ｉｏが大きくなればまた電圧Ｖｏも大きくな
る。
Ｔ１を通って流れる電流が小さいときであり、すなわち
出力点１０に接続された負荷が駆動電流Ｉｏを全く必要
としないときである。しかし、出力点１０における負荷
の必要電流Ｉｏが大きくなればまた電圧Ｖｏも大きくな
る。
【００２４】電圧Ｖｏの値が基準電圧源２８からの基準
電圧値よりも高くなると、電圧比較器２０から出る信号
により電界効果トランジスタ２４が低い抵抗状態に切り
替えられ、抵抗Ｒ１と電界効果トランジスタ２４との並
列回路はトランジスタＴ１のベースラインの抵抗を著し
く減少させる。従って、出力点１０に接続された負荷に
必要な電流に対応する高いベース電流がトランジスタＴ
１に流れる。
電圧値よりも高くなると、電圧比較器２０から出る信号
により電界効果トランジスタ２４が低い抵抗状態に切り
替えられ、抵抗Ｒ１と電界効果トランジスタ２４との並
列回路はトランジスタＴ１のベースラインの抵抗を著し
く減少させる。従って、出力点１０に接続された負荷に
必要な電流に対応する高いベース電流がトランジスタＴ
１に流れる。
【００２５】このような回路を用いることによって、ト
ランジスタＴ１のベース電流を自動的に二つの値に切り
替えることができる。すなわち、電界効果トランジスタ
２４が非導通で抵抗Ｒ１の全抵抗値がトランジスタＴ１
のベースラインにあるときに得られる値と、抵抗Ｒ１と
導通する電界効果トランジスタ２４の並列回路の実効的
な抵抗がトランジスタＴ１のベースラインにあるときに
得られる値とである。
ランジスタＴ１のベース電流を自動的に二つの値に切り
替えることができる。すなわち、電界効果トランジスタ
２４が非導通で抵抗Ｒ１の全抵抗値がトランジスタＴ１
のベースラインにあるときに得られる値と、抵抗Ｒ１と
導通する電界効果トランジスタ２４の並列回路の実効的
な抵抗がトランジスタＴ１のベースラインにあるときに
得られる値とである。
【００２６】電圧Ｖｏの値によってベース電流を変化さ
せる他の方法は、電圧比較器２０の出力信号によって制
御される電流出力値を持つ制御可能な電流源を、トラン
ジスタＴ１のベースライン、望ましくは図１の回路で抵
抗Ｒ２がある場所に挿入することである。
せる他の方法は、電圧比較器２０の出力信号によって制
御される電流出力値を持つ制御可能な電流源を、トラン
ジスタＴ１のベースライン、望ましくは図１の回路で抵
抗Ｒ２がある場所に挿入することである。
【００２７】上に述べた実施例の代わりとして、図１に
この電流源３０が波線で示されている。この構成でも、
トランジスタＴ１のベース電流を電圧Ｖｏの変化に従っ
て制御することができる。
この電流源３０が波線で示されている。この構成でも、
トランジスタＴ１のベース電流を電圧Ｖｏの変化に従っ
て制御することができる。
【００２８】ここに説明した回路のもう一つの利点は、
出力信号を高い二進値「Ｈ」から低い二進値「Ｌ」へ切
り替えるときに、切り替え速度が落ちないことである。
というのは、入力点１２の信号によって出力点１０の二
進値が高い信号値「Ｈ」に切り替えられると、電圧比較
器２０から対応する制御信号が供給されて、電圧Ｖｏは
電界効果トランジスタ２４を導通状態にするような値に
なるからである。
出力信号を高い二進値「Ｈ」から低い二進値「Ｌ」へ切
り替えるときに、切り替え速度が落ちないことである。
というのは、入力点１２の信号によって出力点１０の二
進値が高い信号値「Ｈ」に切り替えられると、電圧比較
器２０から対応する制御信号が供給されて、電圧Ｖｏは
電界効果トランジスタ２４を導通状態にするような値に
なるからである。
【００２９】その結果トランジスタＴ１には最大のベー
ス電流が流れ、従って二進値「Ｈ」から二進値「Ｌ」へ
の切り替えは高速で行われる。
ス電流が流れ、従って二進値「Ｈ」から二進値「Ｌ」へ
の切り替えは高速で行われる。
【００３０】図２に基準電圧源２８の実施例を示す。こ
の基準電圧源２８は電源電圧端子１６と接地との間に直
列に接続された二つの抵抗Ｒ３とＲ４を含む電圧分割器
を含む。
の基準電圧源２８は電源電圧端子１６と接地との間に直
列に接続された二つの抵抗Ｒ３とＲ４を含む電圧分割器
を含む。
【００３１】また抵抗Ｒ４と接地との間には電界効果ト
ランジスタ３２があり、二つの抵抗Ｒ３とＲ４の接続点
から取り出された電圧値をそのしきい電圧の値だけシフ
トする。
ランジスタ３２があり、二つの抵抗Ｒ３とＲ４の接続点
から取り出された電圧値をそのしきい電圧の値だけシフ
トする。
【００３２】しきい電圧値によってこのようにシフトす
る理由は、以下に説明するような電圧比較器２０での同
様な電圧シフトを補正するためである。基準電圧源２８
は、電圧比較器２０で出力段の出力点１０の電圧と比較
するための電圧を発生する。基準電圧源２８はこの基準
電圧を出力点３４に出す。
る理由は、以下に説明するような電圧比較器２０での同
様な電圧シフトを補正するためである。基準電圧源２８
は、電圧比較器２０で出力段の出力点１０の電圧と比較
するための電圧を発生する。基準電圧源２８はこの基準
電圧を出力点３４に出す。
【００３３】電圧比較器２０の一実施例を図３に示す。
電圧比較器２０は基準電圧源２８の出力点３４から与え
られる基準電圧を入力点３６で受ける。この基準電圧は
電界効果トランジスタ３８のゲートに送られる。
電圧比較器２０は基準電圧源２８の出力点３４から与え
られる基準電圧を入力点３６で受ける。この基準電圧は
電界効果トランジスタ３８のゲートに送られる。
【００３４】電界効果トランジスタ３８から直列に別の
電界効果トランジスタ４０へ接続され、更に直列に抵抗
Ｒ５が接続され、これが電源電圧端子１６に接続され
る。出力段の出力電圧Ｖｏはライン２６を通って電圧比
較器２０に供給される。
電界効果トランジスタ４０へ接続され、更に直列に抵抗
Ｒ５が接続され、これが電源電圧端子１６に接続され
る。出力段の出力電圧Ｖｏはライン２６を通って電圧比
較器２０に供給される。
【００３５】この電圧が入力点３６の基準電圧値よりも
小さければ、二つの電界効果トランジスタ３８と４０は
導通になり、ライン２２に送られる制御信号も低い値と
なり、出力段の電界効果トランジスタ２４を非導通状態
にする。
小さければ、二つの電界効果トランジスタ３８と４０は
導通になり、ライン２２に送られる制御信号も低い値と
なり、出力段の電界効果トランジスタ２４を非導通状態
にする。
【００３６】この非導通により出力トランジスタＴ１の
ベースラインにある抵抗Ｒ１は全抵抗値を示し、ベース
電流を低い値に保つ。これにより所望のエネルギー節約
効果があがる。
ベースラインにある抵抗Ｒ１は全抵抗値を示し、ベース
電流を低い値に保つ。これにより所望のエネルギー節約
効果があがる。
【００３７】逆に、出力段の出力点１０の出力電圧Ｖｏ
が入力点３６の基準電圧値よりも大きくなれば電界効果
トランジスタ３８と４０は非導通になり、ライン２２を
経て高い電圧値が電界効果トランジスタ２４を導通状態
にし、出力トランジスタＴ１のベース電流が大きくな
る。
が入力点３６の基準電圧値よりも大きくなれば電界効果
トランジスタ３８と４０は非導通になり、ライン２２を
経て高い電圧値が電界効果トランジスタ２４を導通状態
にし、出力トランジスタＴ１のベース電流が大きくな
る。
【００３８】電圧比較器２０で電圧比較を行うときに出
力電圧Ｖｏがトランジスタ３８のしきい電圧だけシフト
するが、これは基準電圧源２８の電界効果トランジスタ
３２のしきい電圧によって補正される。
力電圧Ｖｏがトランジスタ３８のしきい電圧だけシフト
するが、これは基準電圧源２８の電界効果トランジスタ
３２のしきい電圧によって補正される。
【００３９】しきい電圧は出力段の電界効果トランジス
タ２４にも発生するので、電圧比較器２４では電界効果
トランジスタ４０のしきい電圧により電界効果トランジ
スタ２４のしきい電圧を補正する。
タ２４にも発生するので、電圧比較器２４では電界効果
トランジスタ４０のしきい電圧により電界効果トランジ
スタ２４のしきい電圧を補正する。
【００４０】
【発明の効果】これまで説明した出力段は、出力段によ
って駆動される負荷が駆動電流を必要としないときには
エネルギーの消費を減少する性質を持っている。８また
は１６の出力段を並列に作動させるバスドライバー回路
の場合には、この電流の節約は特に大きくなる。
って駆動される負荷が駆動電流を必要としないときには
エネルギーの消費を減少する性質を持っている。８また
は１６の出力段を並列に作動させるバスドライバー回路
の場合には、この電流の節約は特に大きくなる。
【００４１】この場合には、図１に示す型の各出力段毎
にそれぞれの電圧比較器２０があり、全ての電圧比較器
は１個の基準電圧源２８から対応する基準電圧を供給さ
れる。
にそれぞれの電圧比較器２０があり、全ての電圧比較器
は１個の基準電圧源２８から対応する基準電圧を供給さ
れる。
【００４２】以上の説明に関して更に以下の項を開示す
る。 (1) 入力信号に応じて二進値の信号の一方または他方
を出すデジタル回路の出力段において、そのコレクタか
ら出力信号を取り出し、そのベースに入力信号に応じて
変化する電流を供給するような出力トランジスタを含
み、出力トランジスタＴ１のベースにつながるライン
に、出力トランジスタＴ１のコレクタ・エミッタ路を通
って流れる電流に応じて変化するベース電流を設定する
ように要素Ｒ１，２４，３０を配置することを特徴とす
る出力段。
る。 (1) 入力信号に応じて二進値の信号の一方または他方
を出すデジタル回路の出力段において、そのコレクタか
ら出力信号を取り出し、そのベースに入力信号に応じて
変化する電流を供給するような出力トランジスタを含
み、出力トランジスタＴ１のベースにつながるライン
に、出力トランジスタＴ１のコレクタ・エミッタ路を通
って流れる電流に応じて変化するベース電流を設定する
ように要素Ｒ１，２４，３０を配置することを特徴とす
る出力段。
【００４３】(2) 要素Ｒ１，２４が電流に応じて変化
する抵抗であることを特徴とする、第１項記載の配列。
する抵抗であることを特徴とする、第１項記載の配列。
【００４４】(3) 一定の値を持った抵抗Ｒ１と電界効
果トランジスタ２４とから成る抵抗で、電界効果トラン
ジスタのソース・ドレイン路は抵抗Ｒ１に並列に接続さ
れ、その制御電極には出力トランジスタＴ１を流れる電
流に応じて変化する信号が加えられることを特徴とす
る、第２項記載の配列。
果トランジスタ２４とから成る抵抗で、電界効果トラン
ジスタのソース・ドレイン路は抵抗Ｒ１に並列に接続さ
れ、その制御電極には出力トランジスタＴ１を流れる電
流に応じて変化する信号が加えられることを特徴とす
る、第２項記載の配列。
【００４５】(4) 要素３０が電流源で、その出力電流
は出力トランジスタＴ１を流れる電流に応じて変化する
信号によって制御されることを特徴とする、第１項記載
の配列。
は出力トランジスタＴ１を流れる電流に応じて変化する
信号によって制御されることを特徴とする、第１項記載
の配列。
【００４６】(5) 入力信号に応じて二進値の信号の一
方または他方を出すデジタル回路の出力段が出力トラン
ジスタを含み、そのコレクタから出力信号を取り出し、
そのベースには入力信号に従って変化する電流を供給す
る。出力トランジスタＴ１のベースにつながるライン
に、出力トランジスタのコレクタ・エミッタ路を通って
流れる電流に応じて変化するベース電流を設定する要素
Ｒ１，２４を配置する。
方または他方を出すデジタル回路の出力段が出力トラン
ジスタを含み、そのコレクタから出力信号を取り出し、
そのベースには入力信号に従って変化する電流を供給す
る。出力トランジスタＴ１のベースにつながるライン
に、出力トランジスタのコレクタ・エミッタ路を通って
流れる電流に応じて変化するベース電流を設定する要素
Ｒ１，２４を配置する。
【図１】本発明の出力段の一実施例を示す図。
【図２】図１の出力段用の基準電圧源の一構成を示す
図。
図。
【図３】出力段に必要な制御信号を発生する電圧比較器
の一構成を示す図。
の一構成を示す図。
１０ 出力点 １２ 入力点 １４，１８ 反転器 １６ 電源電圧端子 ２０ 電圧比較器 ２２，２６ ライン番号 ２４ 電界効果トランジスタ ２８ 基準電圧源 ３０ 電流源 ３２，３８，４０ 電界効果トランジスタ ３４ 出力点 ３６ 入力点
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H03K 19/00
Claims (6)
- 【請求項１】 デジタル出力回路であって、 二進値の入力信号を受信する入力端、 二進値の出力信号を提供する出力端、 供給電圧を提供する電力源端、 コレクタ、エミッタ及びベースを持つバイポーラ出力ト
ランジスタ、を有し 前記バイポーラ出力トランジスタのコレクタは前記出力
端及び前記電力源端に、前記バイポーラ出力トランジス
タのエミッタは大地に、前記バイポーラ出力トランジス
タのベースは前記電力源端に、それぞれ接続されてお
り、 前記出力端に接続された制御信号発生手段を有し、この
制御信号の大きさは出力端の電圧の大きさに依存してお
り、 前記電力源端と前記バイポーラ出力トランジスタのベー
スの間に接続された第１の電界効果トランジスタを有
し、この第１の電界効果トランジスタの制御ゲートは前
記入力端に接続されており、 前記第１の電界効果トランジスタと前記バイポーラ出力
トランジスタのベースの間に配されそれぞれに接続され
ている抵抗を有し、かつ第２の電界効果トランジスタを
有し、この第２の電界効果トランジスタのソース・ドレ
イン路は前記抵抗に並列に接続され、かつ制御ゲートは
前記制御信号発生手段に接続されており、 前記第２の電界効果トランジスタの制御ゲートは制御信
号に応答し、制御信号が予め決められた閾値又はそれ以
上になったとき、前記第２の電界効果トランジスタを導
通にして前記抵抗の抵抗値を減少せしめ、もって前記バ
イポーラ出力トランジスタのベースに印加されるベース
電流を増加させ、それによって前記バイポーラ出力トラ
ンジスタを導通にする、ことを特徴とするデジタル出力
回路。 - 【請求項２】 請求項１記載のデジタル出力回路であっ
て、更に、前記制御信号発生手段に接続されていて基準
電圧を提供する基準電圧源を含み、ここで前記制御信号
発生手段及び前記基準電圧源は、それぞれ前記電力源端
に接続されており、 前記制御信号発生手段は、前記出力端の電圧の大きさに
応答し、それを前記基準電圧源により提供される基準電
圧と比較して、制御電圧を発生するものであり、 この制御電圧は、前記出力端の電圧が前記基準電圧源か
らの基準電圧よりも小さいとき、予め決められた閾値以
下であり、それにより前記第２の電界効果トランジスタ
を非導通としており、更にこの制御電圧は、前記出力端
の電圧が前記基準電圧源からの基準電圧を超えたとき、
予め決められた閾値に少なくとも等しく、それにより前
記第２の電界効果トランジスタを導通としている、こと
を特徴とするデジタル出力回路。 - 【請求項３】 請求項１記載のデジタル出力回路であっ
て、前記バイポーラ出力トランジスタは、出力段に含ま
れており、 前記出力段は、更に第２と第３のバイポーラトランジス
タを含み、これ等トランジスタはそれぞれコレクタ、エ
ミッタ及びベースを持つと共にダーリントン接続されて
おり、更に前記第２のバイポーラトランジスタのエミッ
タは前記出力端及び前記バイポーラ出力トランジスタの
コレクタに、前記第２のバイポーラトランジスタのコレ
クタは前記電力源端に、前記第２のバイポーラトランジ
スタのベースは前記第３のバイポーラトランジスタのエ
ミッタに接続され、 前記出力段に含まれる前記第３のバイポーラトランジス
タのベースは前記入力端に接続され、更にインバータ
が、前記第３のバイポーラトランジスタのベースと前記
入力端の間に配されそれぞれに接続されている、ことを
特徴とするデジタル出力回路。 - 【請求項４】 請求項３記載のデジタル出力回路であっ
て、更に、前記制御信号発生手段に接続されていて基準
電圧を提供する基準電圧源を含み、ここで前記制御信号
発生手段及び前記基準電圧源は、それぞれ前記電力源端
に接続されており、 前記制御信号発生手段は、前記出力端の電圧の大きさに
応答し、それを前記基準電圧源により提供される基準電
圧と比較して、制御電圧を発生するものであり、 この制御電圧は、前記出力端の電圧が前記基準電圧源か
らの基準電圧よりも小さいとき、予め決められた閾値以
下であり、それにより前記第２の電界効果トランジスタ
を非導通としており、更にこの制御電圧は、前記出力端
の電圧が前記基準電圧源からの基準電圧を超えたとき、
予め決められた閾値に少なくとも等しく、それにより前
記第２の電界効果トランジスタを導通としている、こと
を特徴とするデジタル出力回路。 - 【請求項５】 デジタル出力回路であって、 二進値の入力信号を受信する入力端、 二進値の出力信号を提供する出力端、 供給電圧を提供する電力源端、 コレクタ、エミッタ及びベースを持つバイポーラ出力ト
ランジスタ、を有し前記バイポーラ出力トランジスタの
コレクタは前記出力端及び前記電力源端に、前記バイポ
ーラ出力トランジスタのエミッタは大地に、前記バイポ
ーラ出力トランジスタのベース前記は前記電力源端に、
それぞれ接続されており、 前記出力端に接続され制御信号発生手段を有し、この制
御信号の大きさは出力端の電圧の大きさに依存してお
り、更に前記制御信号発生手段の出力と前記バイポーラ
出力トランジスタのベースの間に接続された可変電流源
を有し、この可変電流源は、前記制御信号発生手段の出
力における制御信号に依存する大きさの電流出力を発生
し、 前記バイポーラ出力トランジスタは、前記出力端におけ
る電圧レベルの増加により前記制御信号発生手段が予め
決められた閾値に等しいか又はそれ以上の大きさの制御
信号を発生し得るようになったとき、導通し、それによ
って、前記可変電流源が、前記制御信号発生手段からの
制御信号の応答して、増加した量のベース電流が前記バ
イポーラ出力トランジスタのベースへ供給され、もって
前記出力端より前記バイポーラ出力トランジスタのコレ
クタ−エミッタ路へ電流を流し、 前記デジタル出力回路は、更に前記制御信号発生手段に
接続されていて基準電圧を提供する前記基準電圧源を含
み、かつ前記制御信号発生手段及び基準電圧を提供する
前記基準電圧源は、それぞれ前記電力源端に接続されて
おり、 前記制御信号発生手段は、前記出力端の電圧の大きさに
応答し、それを前記基準電圧源により提供される基準電
圧と比較して、制御電圧を発生するものであり、 この制御電圧は、前記出力端の電圧が前記基準電圧源か
らの基準電圧よりも小さいとき、予め決められた閾値以
下であり、それにより前記可変電流源は、比較的小さい
第１のベース電流を前記バイポーラ出力トランジスタの
ベースへ提供し、更にこの制御電圧は、前記出力端の電
圧が前記基準電圧源からの基準電圧を超えたとき、予め
決められた閾値に少なくとも等しく、それにより前記可
変電流源は、前記第１のベース電流に比して比較的大き
い第２のベース電流を前記バイポーラ出力トランジスタ
のベースへ提供することを特徴とするデジタル出力回
路。 - 【請求項６】 請求項５記載のデジタル出力回路であっ
て、前記バイポーラ出力トランジスタは、出力段に含ま
れており、 前記出力段は、更に第２と第３のバイポーラトランジス
タを含み、これ等トランジスタはそれぞれコレクタ、エ
ミッタ及びベースを持つと共にダーリントン接続されて
おり、更に前記第２のバイポーラトランジスタのエミッ
タは前記出力端及び前記バイポーラ出力トランジスタの
コレクタに、前記第２のバイポーラトランジスタのコレ
クタは前記電力源端に、前記第２のバイポーラトランジ
スタのベースは前記第３のバイポーラトランジスタのエ
ミッタに接続され、 前記出力段に含まれる前記第３のバイポーラトランジス
タのベースは前記入力端に接続され、更にインバータ
が、前記第３のバイポーラトランジスタのベースと前記
入力端の間に配されそれぞれに接続されている、ことを
特徴とするデジタル出力回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4101906 | 1991-01-23 | ||
| DE41019067 | 1991-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102818A JPH05102818A (ja) | 1993-04-23 |
| JP3355197B2 true JP3355197B2 (ja) | 2002-12-09 |
Family
ID=6423543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00969392A Expired - Fee Related JP3355197B2 (ja) | 1991-01-23 | 1992-01-23 | デジタル出力回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5204550A (ja) |
| EP (1) | EP0496277B1 (ja) |
| JP (1) | JP3355197B2 (ja) |
| KR (1) | KR100246553B1 (ja) |
| DE (1) | DE69223658T2 (ja) |
| TW (1) | TW247974B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3305827B2 (ja) * | 1993-09-07 | 2002-07-24 | 株式会社東芝 | 半導体集積回路 |
| JP4675008B2 (ja) * | 2001-09-17 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4394588A (en) * | 1980-12-30 | 1983-07-19 | International Business Machines Corporation | Controllable di/dt push/pull driver |
| US4609832A (en) * | 1983-10-14 | 1986-09-02 | Sundstrand Corporation | Incremental base drive circuit for a power transistor |
| DE3504803A1 (de) * | 1985-02-13 | 1986-08-14 | Telefunken electronic GmbH, 7100 Heilbronn | Gegentaktgenerator |
| US4800298A (en) * | 1987-08-04 | 1989-01-24 | Motorola, Inc. | Output buffer for improving di/dt |
| JP2743401B2 (ja) * | 1988-10-06 | 1998-04-22 | 日本電気株式会社 | Ｅｃｌ回路 |
| JPH0752829B2 (ja) * | 1989-09-13 | 1995-06-05 | 株式会社東芝 | 出力回路 |
| US5036222A (en) * | 1990-02-22 | 1991-07-30 | National Semiconductor Corporation | Output buffer circuit with output voltage sensing for reducing switching induced noise |
| US5087834A (en) * | 1990-03-12 | 1992-02-11 | Texas Instruments Incorporated | Buffer circuit including comparison of voltage-shifted references |
-
1992
- 1992-01-16 DE DE69223658T patent/DE69223658T2/de not_active Expired - Lifetime
- 1992-01-16 EP EP92100658A patent/EP0496277B1/en not_active Expired - Lifetime
- 1992-01-21 US US07/823,225 patent/US5204550A/en not_active Expired - Lifetime
- 1992-01-23 KR KR1019920000931A patent/KR100246553B1/ko not_active IP Right Cessation
- 1992-01-23 JP JP00969392A patent/JP3355197B2/ja not_active Expired - Fee Related
- 1992-05-28 TW TW081104162A patent/TW247974B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW247974B (ja) | 1995-05-21 |
| DE69223658D1 (de) | 1998-02-05 |
| KR100246553B1 (ko) | 2000-03-15 |
| KR920015735A (ko) | 1992-08-27 |
| US5204550A (en) | 1993-04-20 |
| EP0496277B1 (en) | 1997-12-29 |
| EP0496277A3 (en) | 1993-07-28 |
| DE69223658T2 (de) | 1998-06-18 |
| JPH05102818A (ja) | 1993-04-23 |
| EP0496277A2 (en) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0291813B1 (en) | Mos-transistor bridge circuit | |
| JPH09502598A (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| US4384219A (en) | Voltage comparator hysteresis control circuit | |
| US6348783B2 (en) | DC/DC converter for suppressing effects of spike noise | |
| US4839537A (en) | BicMO logic circuit | |
| JP4160127B2 (ja) | スルーイング制御手段を有する出力段 | |
| GB2217134A (en) | Amplifier circuit | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| JPH0369449B2 (ja) | ||
| JP3355197B2 (ja) | デジタル出力回路 | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| JPS61169020A (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| KR960009401A (ko) | 비교기 회로 | |
| KR0155995B1 (ko) | 전압 트랜슬레이터 및 그 회로 | |
| US4745308A (en) | Non-inverting three state TTL logic with improved switching from a high impedance state to an active high state | |
| EP0652641A1 (en) | Slew rate control circuit | |
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| JPH027534B2 (ja) | ||
| JPS58103230A (ja) | スイツチング回路 | |
| JP2805349B2 (ja) | スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070927 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |