KR100246553B1 - 디지탈 회로용 출력단 - Google Patents

Abstract

입력 신호에 따라 한 2진값 또는 다른 2진값을 갖는 신호를 방출하는 디지털회로의 출력단이 콜렉터에서 방출될 신호가 탭 오프될 수 있고, 입력 신호에 따른 전류가 베이스에 공급되는 출력 트랜지스터(T1)를 포함한다. 출력 트랜지스터(T1)의 베이스에 이르는 라인에 장치(R1,24)를 설치하여 출력 트래지스터(T1)의 콜렉터-에미터 경로를 통해 흐르는 전류에 따라 베이스 전류를 설정한다.

Description

디지탈 회로용 출력단

제1도는 본 발명에 따른 출력단의 실시예를 도시한 도면.

제2도는 제1도의 출력단을 위한 기준 전압원의 가능한 구성을 도시한 도면.

제3도는 출력단에 필요한 제어 신호를 발생시키기 위한 전압 비교기의 구성을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

T1 : 출력 트랜지스터 R1 : 저항기

20 : 전압 비교기 24 : 전계 효과 트랜지스터

28 : 기준 전압원 30 : 전류원

본 발명은 입력 신호에 따라 한 2진값 또는 다른 2진 값을 갖는 신호를 방출하는 디지털 회로의 출력단에 관한 것으로, 콜렉터에서 방출될 신호가 탭 오프될 수 있고 입력 신호에 따른 전류가 베이스에 공급되는 출력 트랜지스터를 포함한 출력단에 관한 것이다.

이러한 형태는 공지된 출력단에서는, 출력 트랜지스터의 베이스 라인에 선정된 원하는 베이스 전류가 흐르도록 하는 저항이 설치되어 있다. 이 베이스 전류는 출력 트랜지스터에 의해 부하를 구동시킬 필요가 없을 때에도 항상 흐른다. 이러한 출력단은, 예를 들어, 구동될 버스 시스템의 특성에 따라 8개 또는 16개의 출력단이 존재하는 버스 구동기 회로에서 사용된다. 이들을 사용할 경우, 임의의 버스 라인에서 부하 구동을 필요로 하지 않을 때에도 단일 출력단의 전류값의 8배 또는 16배의 전류가 흐른다. 이러한 문제는 출력 트랜지스터의 베이스 전류의 일반적인 감소에 의해서는 해결될 수 없는데, 왜냐하면 베이스 전류를 감소시키면, 트랜지스터를 비도통 상태에서 도통 상태로 전환할 때 고 출력 전압 레벨로부터 저 출력 전압 레벨로 전환할 때만큼 트랜지스터의 스위칭 속도가 상당히 저하될 수 있기 때문이다.

본 발명은 서두에 기술된 형태의 출력단에서 나타나는 문제점의 인식을 기초로 하고 있는 것으로, 스위칭 속도를 저하시키지 않고도 전류 소모를 감소시키는 것을 목적으로 하고 있다.

상기한 문제는 출력 트랜지스터의 베이스에 이르는 라인에 출력 트랜지스터의 콜렉터-에미터 경로를 통해 흐르는 전류에 따라 베이스 전류를 설정하는 장치를 설치한 본 발명에 따른 출력단에 의해 해결된다.

본 발명에 따른 출력단에서는, 출력 트랜지스터의 베이스에 공급되는 전류는 부하 전류와 동일한 상기 출력 트랜지스터를 통해 흐르는 전류에 의해 설정된다.

이는 높은 베이스 전류가 필요 없을 때 휴지 상태에서 출력단의 전류 소모를 상당히 감소시킬 수 있도록 베이스 전류를 필요 조건에 따라 설정하는 것이다.

본 발명의 양호한 실시예에 따르면, 전류 설정은 전류에 따라 가변적인 저항에 의해 이루어질 수 있고, 제어 가능 전류원에 의해 조정될 수 있다.

이제, 본 발명을 첨부된 도면을 참조하여 단지 일 예로서 설명한다.

제1도에 도시한 출력단은 바이폴라 트랜지스터(T3)와 함께 달링톤 회로(Darlington)를 형성하는 바이폴라 트랜지스터(T2)와 협력하여 푸시-풀 모드로 동작하는 바이폴라 출력 트랜지스터(T1)를 포함한다. 출력단의 출력 신호는 트랜지스터(T2)의 에미터에 접속된 트랜지스터(T1)의 콜렉터에 접속된 출력부(10)에서 방출된다.

입력부(12)로부터 들어오는 출력단의 입력 신호는, 한편으로는 전계 효과 트랜지스터(T4) 및 베이스 저항기(R1)를 통하고, 다른 한편으로는 인버터(14)를 통해 푸쉬-풀 방식으로 동작하는 트랜지스터(T1, T2, T3)에 공급된다. 트랜지스터(T1)의 베이스 전류는 전원 전압 공급 단자(16), 저항기(R2), 전계 효과 트랜지스터(T4)로부터 저항기(R1)에 이르는 경로를 통해 흐를 수 있다. 제1도의 회로의 다른 구조는 이의 동작 모드에 관한 다음 설명으로부터 명백해질 것이다.

제1도의 회로는 한 2진 값 또는 다른 2진 값을 갖는 2진 신호들을 발생시키는 디지털 회로의 일부이다. 이 2진 값들은 일반적으로 관련된 전압 값이 고(high)인지 저(low)인지에 따라 “H”또는 “L”로 표시된다. 제1도에 도시한 출력단의 입력부인 회로점(12)에서 특정한 2진 값이 고 또는 저 전압의 형태로 존재하고 출력단의 목적은 출력부(10)에 이 신호값을 발생시키는 것은 물론 이와 동시에 출력부(10)에 접속된 부하를 구동시키기 위한 전류 Io를 공급하기 위한 것이다. 부하는 예를 들어 출력부(10)에 접속된 버스 라인일 수 있다. 입력부(12)의 신호에 의해 트랜지스터(T1)가 도통 상태 또는 비도통 상태로되어 출력부(10)의 전압값이 스위칭된다. 예를 들어, 입력부(12)의 신호가 고전압 값을 갖는다고 가정하면, 전계 효과 트랜지스터(T4)는 도통 상태로 될 것이고 반면 인버터(18)를 통해 구동되는 전계 효과 트랜지스터(T5)는 비도통 상태로 된다. 이 상태에서 저항기 R2 및 저항기 R1을 통해 전류가 트랜지스터 T1의 베이스에 흘러 출력 트랜지스터(T1)가 도통 상태가 될 수 있다. 이렇게 하여, 출력부(10)의 전압을 저전압 값, 즉 가정하면 2진 값“L”로 변화하게 한다. 이 상태에서, 인버터(14)를 통한 구동에 의해 트랜지스터(T3 및 T2)는 동시에 비도통 상태가 되어 트랜지스터(T1)의 콜렉터-에미터 경로를 통해 부하 전류가 흐를 수 있도록 한다. 지금까지 설명한 제1도의 출력단의 모듈에서는, 출력 트랜지스터(T1)의 베이스 전류의 크기는 불변이고, 이것은 단지 전압 공급 단자(16)의 공급 전압 값과 저항기(R1 및 R2)의 값 및 트랜지스터(T1)의 베이스 전압값에만 의존한다. 이하, 계속 설명될 출력단의 모듈의 도움으로, 출력 트랜지스터(T1)의 베이스 전류는 휴지 상태에서, 즉, 출력부(10)에 접속된 부하가 구동 전류를 필요로 하지 않을 때마다 전류 소모를 감소시키기 위해 낮은 값으로 감소된다.

제1도의 출력단의 출력 트랜지스터(T1)에는 부하 전류 Io가 통과한다. 출력 트랜지스터(T1)의 콜렉터에서 나타나는 전압 Vo는 트랜지스터(T1)의 콜렉터-에미터 경로 양단의 전류-종속 전압 강하이다. 그러므로, 출력부(10)의 부하가 전류를 필요로 하지 않는 경우에는, 전압 Vo는 낮은 값을 갖고, 부하의 전류 필요성이 증가함에 따라 증가한다. 출력부(10)에 존재하는 특정한 전압은 출력 트랜지스터(T1)의 베이스 전류를 스위칭하는데 이용될 수 있다.

이 목적을 위해, 제1도의 출력단에서, 전압 비교기(20)에 의해 출력부(10)의 전압 크기에 따른 제어 신호를 발생한다. 상기 제어 신호는 라인(22)을 통해 전계 효과 트랜지스터(24)의 게이트에 공급되는데, 이 트랜지스터의 소스-드레인 경로는 저항기(R1)과 병렬로 접속된다. 이러한 접속으로 인해, 이의 게이트에 인가된 제어 신호에 기인하여 도통 상태로 놓여질 때 전계 효과 트랜지스터(24)가 갖는 저저항값은 고정된 저항값을 갖는 옴 저항기(R1)와 병렬로 접속된다. 반면에, 전계 효과 트랜지스터(24)가 비도통 상태가 되는 경우에는, 저항기(R1)가 트랜지스터(T1)의 베이스 라인에서 완전한 저항값으로 유효하다. 이는 전계 효과 트랜지스터(24)에 공급되는 제어 신호에 따라 트랜지스터(T1)의 베이스 라인의 저항 값이 변하여 상기 트랜지스터(T1)의 베이스 전류에 영향을 줄 수 있다는 것을 의미한다.

라인(26)을 통해 전압 Vo즉, 출력부(10)의 출력 전압이 공급되는 전압 비교기(20)가 상기 전압 값을 라인(16)의 전원 전압으로부터 고정된 기준 접압을 도출하는 기준 전압원(28)으로부터의 기준 접압과 비교한다. 출력부(10)의 전압 Vo가 기준 전압보다 작으면, 전압 비교기(20)는 전계 효과 트랜지스터(24)를 비도통 상태로 하게 하는 제어 신호로서의 전압값을 라인(22)에 통과시킨다. 그 결과 저항기(R1)는 완전한 저항값으로 유효하게 되고 결과적으로 낮은 베이스 전류만이 출력 트랜지스터(T1)를 흐를 수 있다. 작은 전류만이 트랜지스터(T1)를 통해 흐를 때, 즉, 출력부(10)에 접속된 부하가 구동 전류 Io를 필요로 하지 않을 때에만 전압 Vo의 낮은 값이 발생한다. 반대로, 출력부(10)의 부하에 의해 요구되는 전류 Io가 상승하면 전압 Vo도 상승한다. 전압 Vo의 값이 기준 전압원(28)의 기준 전압값 이상으로 상승하자마자 전압 비교기(20)에 의해 방출된 신호가 전계 효과 트랜지스터(24)를 저저항 상태로 스위칭하여 저항기(R1)와 전계 효과 트랜지스터(24)의 병렬 회로가 트랜지스터(T1)의 베이스 라인의 저항의 명백한 감소를 유도한다. 따라서, 출력부(10)에 접속된 부하의 전류 요구를 만족시킬 만큼 높은 베이스 전류가 트랜지스터(T1)에 흐를 수 있다.

따라서, 본 명세서에 기술된 회로로서 2개의 값들, 즉 트랜지스터(T1)의 베이스 라인에 있는 저항기(R1)가 전계 효과 트랜지스터(24)가 비도통 상태로 되기 때문에 완전한 값으로 유효할 때 발생되는 값과, 트랜지스터(T1)의 베이스 라인에 있는 저항기(R1)와 도통 전계 효과 트랜지스터(24)의 병렬 회로가 저항으로 유효할 때 발생되는 값 사이에서 자동 트랜지스터(T1)의 베이스 전류를 스위칭하는 것이 가능하다.

전압 Vo의 값에 따라 베이스 전류를 변화시키기 위한 또 하나의 방법은 전압 비교기(20)의 출력 신호에 의해 제어되는 전류 출력값을 갖는 제어 가능 전류원을 제1도의 회로에서 저항기(R2)가 설치되어 있는 지점에서 트랜지스터(T1)의 베이스 라인에 삽입하는 것이다. 제1도에서 이 전류원(30)은 상술한 실시예의 다른 선택으로서 쇄선으로 도시되어 있다. 이러한 구성으로도 트랜지스터(T1)의 베이스 전류를 전압 Vo에 따라 제어할 수 있다.

설명한 회로에서, 출력 신호를 높은 2진값 “H”에서 낮은 2진 값“L”로 변화시킬 때 스위칭 속도가 저하되지 않는 것을 또한 보장한다. 입력부(12)의 신호에 기인하여 출력부(10)의 2진 값이 높은 신호값 “H”로 스위칭되면, 전압 Vo는 대응하는 제어 신호를 공급함으로써 전압 비교기(20)로 하여금 전계 효과 트랜지스터(24)를 도통 상태로 하는 전압에 놓여진다. 결과적으로, 트랜지스터(T1)에서 최대 베이스 전류가 유용하고 결과적으로 2진 값 “H”로부터 2진 값 “L”로의 후속 스위칭은 고속으로 이루어질 수 있다.

제2도에 기준 전압원(28)의 실시예가 도시되어 있다. 상기 기준 전압원(28)은 전원 전압 공급 단자(16)와 접지 사이에 직렬로 놓여 있는 2개의 저항기(R3 및 R4)로 구성된 전압 분배기를 포함한다. 저항기(R4)와 접지 사이에는 2개의 저항기(R3 및 R4)의 접속점으로부터 탭된 전압값을 임계 전압값에 의해 시프트하는 전계 효과 트랜지스터(32)가 놓여 있다. 임계 전압값에 의한 이 시프팅은 아래에 설명되는 바와 같이, 전압 비교기(20)의 유사한 전압 시프트의 보상을 위해 필요하다. 기준 전압원(28)은 전압 비교기(20)에서 출력단의 출력부(10)의 전압과 비교되는 전압을 발생시킨다. 기준 전압원(28)은 이 기준 전압을 출력(34)에 방출한다.

전압 비교기(20)의 실시예가 제3도에 도시되어 있다. 전압 비교기(20)는 기준 전압원(28)의 출력(34)에 의해 공급되는 기준 전압을 이의 입력(36)에 수신한다. 상기 기준 전압은 전계 효과 트랜지스터(38)의 게이트에 공급된다. 전계 효과 트랜지스터(38)는 전압 공급 단자(16)에 접속된 저항기(R5)와 직렬로 접속된 다른 전계 효과 트랜지스터(40)와 직렬로 접속된다. 출력단의 출력 전압 Vo는 라인(26)을 통해 전압 비교기(20)에 공급된다. 상기 전압이 입력(36)의 기준 전압값 미만으로 놓여지면 2개의 전계 효과 트랜지스터(38 및 40)가 도통 상태가 되어 라인(22)에 공급되는 제어 신호 또한 낮은 값을 갖고 출력단의 전계 효과 트랜지스터(24)가 비도통 상태가 된다. 이 차단을 출력 트랜지스터(T1)의 베이스 라인의 저항기(R1)를 완전한 값으로 유효하게 하고 베이스 전류를 낮은 값으로 유지하게 한다. 이렇게 하여, 바람직한 에너지 절약 효과를 달성한다.

한편, 출력단의 출력부(10)의 출력 전압 Vo가 입력(36)의 기준 전압값 이상으로 상승하면 전계 효과 트랜지스터(38 및 40)는 도통 상태가 되어 라인(22)을 통해 높은 전압값이 전계 효과 트랜지스터(24)를 도통 상태로 하여 출력 트랜지스터(T1)의 베이스 전류가 높은값으로 상승할 수 있다. 전압 비교기(20)에서 전압 비교가 실행될 때 전압 Vo를 시프트하게 하는 트랜지스터(38)의 임계 전압은 기준 전압원(28)에서 전계 효과 트랜지스터(32)의 임계 전압에 의해 보상된다. 임계 전압이 또한 출력단의 전계 효과 트랜지스터(24)에서 나타나기 때문에, 전압 비교기(20)에서 이의임계 전압으로 전계 효과 트랜지스터(24)에서의 임계 전압을 보상하는 전계 효과 트랜지스터(40)가 사용된다.

지금까지 설명한 출력단은 출력단에 의해 구동되는 부하가 구동 전류를 전혀 필요로 하지 않을 때 에너지 소비를 감소시키는 특성을 갖고 있다. 전류의 이러한 절약은 8개 또는 심지어 16개의 이러한 출력단이 병렬로 동작하는 버스 구동기 회로에 이러한 출력단을 사용할 때 특히 상당한 것이다. 이 경우에, 제1도에 도시한 형태의 각 출력단에 자체 전압 비교기(20)가 존재하고, 모든 전압 비교기들은 대응하는 기준 전압으로 기준 전압원(28)으로부터 공급된다.

Claims (4)

1. 디지털 출력 회로에 있어서, 2진 입력 신호를 수신하기 위한 입력 단자(12), 2진 출력 신호를 제공하기 위한 출력 단자(10), 전원 전압을 제공하기 위한 전원 단자(16), 콜렉터, 에미터 및 베이스를 갖는 바이폴라 출력 트랜지스터(T1) -상기 바이폴라 출력 트랜지스터의 콜렉터는 상기 출력 단자 및 상기 전원 단자에 접속되고, 에미터는 접지에 접속되며, 베이스는 상기 전원 단자에 접속됨-, 상기 출력 단자에 동작 가능하게 접속되어 상기 출력 단자의 전압 크기에 따른 크기를 갖는 제어 신호를 발생하는 수단(20), 상기 전원 단자(16)와 상기 바이폴라 출력 트랜지스터(T1)의 베이스 사이에 접속되고 상기 입력 단자(12)에 접속되는 제어 게이트를 갖는 제1 전계 효과 트랜지스터(T4), 상기 제1 전계 효과 트랜지스터와 상기 바이폴라 출력 트랜지스터의 베이스 사이에 설치되어 접속되어 있는 저항기(R1), 및 상기 저항기와 병렬 접속된 소스-드레인 경로 및 상기 제어 신호 발생 수단(20)에 접속된 제어 게이트를 갖는 제2 전계효과 트랜지스터(24) -상기 제2 전계효과 트랜지스터의 제어 게이트는 선정된 임계값 이상인 크기의 제어 신호에 응답하여 상기 제2 전계 효과 트랜지스터가 도통 상태로 되게함으로써 상기 저항기의 저항값을 감소시켜 상기 바이폴라 출력 트랜지스터의 베이스에 인가되는 베이스 전류가 증가하도록 하여 상기 바이폴라 출력 트랜지스터를 도통 상태로 함-를 포함하는 디지털 출력 회로.
2. 제1항에 있어서, 상기 제어 신호 발생 수단(20)에 접속되어 기준 전압을 제공하는 기준 전압원(28)을 더 포함하고, 상기 제어 신호 발생 수단과 기준 전압원 각각은 상기 전원 단자에 접속되고, 상기 제어 신호 발생 수단은 상기 기준 전압원에 의해 제공된 기준 전압과 비교되는 상기 출력 단자의 전압 크기에 응답하여 제어 신호를 발생하고, 상기 제어 신호는 상기 출력 단자의 전압이 상기 기준 전압원으로부터의 기준 전압보다 낮아 선정된 임계값보다 낮은 경우 상기 제2 전계 효과 트랜지스터를 비도통 상태로 하고, 상기 출력 단자의 전압이 상기 기준 전압원으로부터의 기준 접압을 초과하여 상기 선정된 임계값과 적어도 동일한 경우 상기 제2 전계 효과 트랜지스터를 도통 상태로 하는 디지털 출력 회로.
3. 2진 입력 신호를 수신하기 위한 입력 단자(12), 2진 출력 신호를 제공하기 위한 출력 단자(10), 전원 전압을 제공하기 위한 전원 단자(16), 콜렉터, 에미터 및 베이스를 갖는 바이폴라 출력 트랜지스터(T1) -상기 바이폴라 출력 트랜지스터의 콜렉터는 상기 출력 단자 및 상기 전원 단자에 접속되고, 에미터는 접지에 접속되며, 베이스는 상기 전원 단자에 접속됨-, 상기 출력 단자에 동작 가능하게 접속되어 출력 단자의 전압 크기에 따른 크기를 갖는 제어 신호를 발생하기 위한 수단(20), 및 상기 제어 신호 발생 수단의 출력과 상기 바이폴라 출력 트랜지스터의 베이스 사이에 접속되고 상기 제어 신호 발생 수단(20)의 출력인 제어 신호에 따른 전류 출력 크기를 갖는 가변 전류원(30)을 포함하고, 상기 바이폴라 출력 트랜지스터는 상기 제어 신호 발생 수단이 선정된 임계값 이상의 크기의 제어 신호를 발생하도록 하는 레벨의 상기 출력 단자의 전압에 응답하여 도통 상태가 되어 상기 가변 전류원이 상기 제어 신호 발생 수단으로부터의 증가된 크기의 제어 신호에 응답하여 상기 바이폴라 출력 트랜지스터의 베이스에 베이스 전류를 제공하여, 상기 출력 단자로부터 상기 바이폴라 출력 트랜지스터의 콜렉터-에미터 경로를 통해 전류가 흐르게 하며, 상기 디지털 출력 회로는 상기 제어 신호 발생 수단에 접속되어 기준 전압을 제공하는 기준 전압원(28)을 더 포함하며, 상기 제어 신호 발생 수단 및 상기 기준 전압원 각각은 상기 전원 단자에 접속되고, 상기 제어 신호 발생 수단은 상기 기준 전압원에 의해 제공된 기준 전압과 비교되는 상기 출력 단자의 전압 크기에 응답하여 제어 신호를 발생하고, 상기 제어 신호는 상기 출력 단자의 전압이 상기 기준 전압원으로부터의 기준 전압보다 낮아서 선정된 임계값 미만이 되는 경우, 상기 가변 전류원이 상기 바이폴라 출력 트랜지스터의 베이스에 비교적 낮은 크기의 제1 베이스 전류를 제공하도록 하고, 상기 출력 단자의 전압이 기준 전압원으로부터의 기준 전압을 초과하여 상기 선정된 임계값과 적어도 동일한 경우, 상기 가변 전류원이 상기 바이폴라 출력 트랜지스터의 베이스에 상기 제1 베이스 전류와 비교할 때 비교적 높은 크기의 제2 베이스 전류를 제공하도록 하는 디지털 출력 회로.
4. 제1항 내지 제3항중 어느 한 항에 있어서, 출력단에 상기 바이폴라 출력 트랜지스터(T1)가 포함되고, 상기 출력단은 콜렉터, 에미터 및 베이스를 각각 갖고, 상기 제2 바이폴라 트랜지스터의 에미터가 상기 출력 단자 및 상기 바이폴라 출력 트랜지스터의 콜렉터에 접속되고, 상기 제2 바이폴라 트랜지스터의 콜렉터가 상기 전원 단자에 접속되며, 상기 제2 바이폴라 트랜지스터의 베이스가 상기 제3 바이폴라 트랜지스터의 에미터에 접속되는 달링톤(Darlington) 구조로 설치되어 있는 제2 및 제3 바이폴라 트랜지스터(T2, T3)를 더 포함하고, 상기 출력단에 포함된 상기 제3 바이폴라 트랜지스터의 베이스는 상기 입력단자에 접속되고, 상기 제3 바이폴라 트랜지스터의 베이스와 상기 입력 단자(12) 사이에 인버터(14)가 설치되어 접속되어 있는 디지털 출력 회로.