JP2003283314A

JP2003283314A - 過電流検出機能付き負荷駆動回路

Info

Publication number: JP2003283314A
Application number: JP2002083194A
Authority: JP
Inventors: Hiroichi Toyoda; 博一豊田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-03-25
Filing date: 2002-03-25
Publication date: 2003-10-03
Anticipated expiration: 2022-03-25
Also published as: JP3800115B2

Abstract

(57)【要約】【課題】通電開始時に突入電流を伴う負荷の過電流検
出を好適に行う。【解決手段】負荷駆動信号を受けて第１の電流源回路
１９にて一次遅れ回路のインパルス応答類似の電流パル
スを生成し、第１、第２のカレントミラー回路１１、１
７を経て第１の抵抗Ｒ４にて電圧波形に変換し過電流検
出レベルのしきい値電圧とする。第１、第２のスイッチ
ング素子Ｑ５、Ｑ６は負荷電流を一定の比率にて分担す
るように形成されている。第２のスイッチング素子Ｑ６
に直列に接続した第２の抵抗Ｒ５にて負荷電流に比例し
た電圧を生成し、前記しきい値電圧と比較して過電流を
検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷電流の過電流
検出機能を備えた負荷駆動回路に関し、特に通電開始時
に突入電流を生ずる負荷の過電流検出に好適な回路技術
に関する。

【０００２】

【従来の技術】パワーＭＯＳＦＥＴ、パワートランジス
タ、ＩＧＢＴ等を負荷電流開閉用スイッチング素子とし
て用いた負荷駆動回路には、負荷短絡等による過大電流
からスイッチング素子を保護するための過電流検出回路
が設けられることが多い。この過電流検出は通常、負荷
電流をセンス抵抗を用いて電圧に変換し、検出された電
圧を過電流判定のしきい値電圧と比較する方法で行われ
る。ところが、負荷が白熱ランプやソレノイド等の場合
には、通電開始時に大きな突入電流が流れる。このよう
な場合に、しきい値電圧を定常時の負荷電流を基準に設
定しておいたのでは、通電開始の突入電流が過電流と判
定されてしまい都合が悪い。

【０００３】この不都合を回避する一つの方法は、通電
開始直後の突入電流の流れる期間中は過電流検出を行わ
ないことである。しかし、この方法では通電開始前から
負荷が短絡していたような場合に、スイッチング素子が
破壊されてしまう。これを改善した方法として、図９に
示すように通電開始直後は過電流検出レベルを高く設定
し、突入電流が減少する時間に合わせて過電流検出レベ
ルを低い値に切り換える方法がある。

【０００４】図１０は、このような方法を実現するため
に構成された負荷駆動回路の一例である。図１０におい
ては、並列接続されたＮＭＯＳスイッチング素子Ｑ１０
０、Ｑ１０１が、共通接続されたゲート端子１００に加
えられる通電指令信号によって負荷１０１に流れる電流
を開閉する。この場合、スイッチング素子Ｑ１００の素
子面積をＱ１０１より大きく形成しておく。すると大部
分の負荷電流はスイッチング素子Ｑ１００を流れ、Ｑ１
０１の方には負荷電流の一部のみが分流する。その分流
比は概ね素子の面積に比例した一定値となるので、スイ
ッチング素子Ｑ１０１に流れる電流を、そのドレイン側
に接続したセンス抵抗Ｒ１００により電圧に変換する
と、負荷電流に比例した電圧Ｖlが得られる。

【０００５】一方、過電流検出レベルを決めるしきい値
電圧Ｖrは、電圧Ｖddを抵抗Ｒ１０２と、接地側に接続
された抵抗Ｒ１０３、Ｒ１０４a等からなる抵抗群の作
る抵抗値とで分圧して生成される。そしてしきい値電圧
Ｖrを変化させるため、スイッチング素子Ｑ１０２a等で
もって通電開始からの経過時間に応じて抵抗１０４a等
を切り換え、図９中に示すような階段状の過電流検出レ
ベル（しきい値電圧Ｖr）を作りだしている。

【０００６】

【発明が解決しようとする課題】しかしこの回路方式で
は、過電流検出レベルを階段状に切り換えることはでき
ても、突入電流波形に合わせて連続的に変化させること
はできない。連続的なカーブにするには、分圧比の切り
換えを細かくする必要があり、そのためには分圧用抵抗
とスイッチング素子の数Ｎを増さねばならない。そうす
ると部品点数が増加し、切り換えのためのタイミング信
号発生回路が複雑化する。また集積化のため同一半導体
基板上にこれらの回路を形成する場合、基板面積が増大
するという問題も生ずる。

【０００７】本発明は、上記の問題点を解決することを
課題とするものであって、より特定すれば、本来の過電
流検出機能を損なうことなく、過電流検出レベルの設
定、変更が容易である過電流検出機能を備えた負荷駆動
回路、並びに通電開始時の突入電流を過電流として検出
することのない過電流検出機能を備えた負荷駆動回路を
提供することを課題とする。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めの請求項１記載の負荷駆動回路は、第１の電流源にて
過電流検出レベルの基準となる定電流を発生させ、該電
流を一定倍率した電流を第２の電流源にて出力させ、次
いでその出力電流を第１の電圧生成手段にて電圧に変換
して過電流を判定するしきい値電圧とする。他方、負荷
電流を一定比率で分担するように形成された第１、第２
のスイッチング素子を並列接続して負荷電流を開閉す
る。そして第２のスイッチング素子に流れる電流を第２
の電圧生成手段にて電圧に変換し、前記しきい値電圧と
比較して過電流を検出するように構成したものである。

【０００９】このように過電流検出レベルを第１の電流
源の出力電流により可変できるようにしたので、過電流
検出レベルの設定や変更を容易に行うことができ、その
レベルを突入電流波形に合わせて連続的に変化させるこ
とも容易になる。また、第１の電流源の出力電流を一定
倍率して出力する第２の電流源を設けたので、第１の電
流源回路の設計の自由度が増す効果がある。

【００１０】請求項２記載の負荷駆動回路は、前記第２
の電流源としてカレントミラー回路を採用したものであ
り、また請求項３記載の負荷駆動回路は、前記第２の電
流源としてカレントミラー回路を２回路縦続接続したも
のである。これらの回路によれば、いずれも請求項１記
載の発明と同様の効果を奏する。

【００１１】請求項４記載の負荷駆動回路は、更にタイ
ミング発生回路を設け、負荷駆動開始から一定時間だけ
高電流の電流値指令信号を第１の電流源に送出し、過電
流検出レベルを高く維持するようにしたものである。こ
のような回路によれば、請求項１記載の発明と同様の効
果が得られる他、正常な突入電流を過電流と誤って検出
することが防止される効果が得られる。

【００１２】請求項５記載の発明は、負荷駆動信号を受
けて電流源にインパルス状の電流値指令信号を送り、一
次遅れ回路のインパルス応答波形類似の電流パルスを発
生させて過電流検出レベルを突入電流類似のカーブで連
続的に変化させるようにしたものである。このような回
路によれば、請求項１記載の発明と同様の効果が得られ
る他、正常な突入電流を過電流と誤って検出することが
防止される効果が得られる。

【００１３】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態の負荷駆動回路の構成を表すブロッ
ク図である。図１中、電流源１は外部信号により出力電
流が可変できるものであるが、過電流検出レベルが一定
値でよい場合には固定出力の電流源であってもよい。第
１の電流源１の出力電流Ｉoは、第２の電流源２に対し
て入力電流として与えられる。第２の電流源２は、その
入力電流に一定比率ａを掛けた電流ａ・Ｉo を出力す
るものである。この出力電流は、第１の電圧生成手段３
に入力される。第１の電圧生成手段３は、入力電流に比
例した電圧を生成するもので、結果としてその出力には
第１の電流源１の出力電流に比例する電圧Ｖrが現れ
る。この電圧Ｖrが過電流レベルを判定するしきい値電
圧Ｖrとして電圧比較手段９に入力される。

【００１４】一方、負荷４は、電源Ｖddより電流が供給
され、その負荷電流は、入力端子７に印加される通電指
令信号に従って動作する並列接続された第１、第２のス
イッチング素子５、６により開閉される。即ち、スイッ
チング素子５、６が負荷駆動手段を構成している。スイ
ッチング素子５、６としては、パワーＭＯＳＦＥＴ、パ
ワートランジスタ、ＩＧＢＴ等を用いることができる。
またスイッチング素子５、６は、負荷電流を流す際に、
その負荷電流を一定比率で分担しあって流すように形成
されたものである。このような電流の分担の仕方は、素
子面積の異なるスイッチング素子を使用することによっ
て実現できる。あるいは、スイッチング素子５、６を１
個のスイッチング素子として同一半導体基板上に形成
し、負荷電流の出力側接合を一定比率の面積を持つ２つ
の接合に分けて形成した、いわゆるセンス端子付きスイ
ッチング素子によっても実現することができる。

【００１５】第２のスイッチング素子６の出力電流は、
第２の電圧生成手段８によって電流値に比例した電圧Ｖ
lに変換される。この電圧Ｖlは、負荷４に流れる電流に
比例するものである。この負荷電流に比例する電圧Ｖl
と、前述のしきい値電圧Ｖrとが電圧比較手段９にて比
較され、電圧Ｖlが電圧Ｖrより大と判定された場合に過
電流出力信号が出力される。すなわち、図１のブロック
図により構成される回路は、負荷を駆動すると同時に、
負荷電流の過電流を検出する機能を備えていることにな
る。

【００１６】前述した従来例の図１０の回路では、基準
電圧Ｖddを抵抗で分圧することにより、過電流検出レベ
ルを決めるしきい値電圧Ｖrを生成していた。この回路
方式でしきい値電圧Ｖrを変化させるには、分圧抵抗の
値を変化させる必要があるが、一般に抵抗値を連続的に
変化させることは容易ではないため、図９の例のように
階段状に変化させるしかない。

【００１７】これに対して本実施形態の場合には、第１
の電流源１の出力電流に比例したしきい値電圧Ｖrが生
成される方式を採っている。従って、第１の電流源１の
出力電流を連続的に変化させることができれば、しきい
値電圧Ｖrは連続的に変化する。ここで、電流源の回路
方式は種々考案されており、その出力電流を外部からの
信号により可変することは難しいことではない。

【００１８】例えば、図２はこのような出力電流可変の
電流源の簡単な回路例で、この電流源はＮＰＮトランジ
スタＱ１と、そのエミッタに接続された抵抗Ｒ１の僅か
２個の部品で構成されている。ベースに印加する電圧を
Ｖin、ベース−エミッタ間電圧をＶbeとするとコレクタ
電流Ｉoutは、次の（１）式で計算される一定値とな
る。Ｉout ＝（Ｖin−Ｖbe）／Ｒ１（１）即ち、図２の回路は、外部からベースに印加される電圧
Ｖinによって出力電流が決まる電流源であるので、電圧
Ｖinを変化させることにより出力電流値の設定や変更を
容易に行うことができる。また電圧Ｖinを連続的に変化
させることで、出力電流Ｉoutも連続的に変化させ得
る。このように本実施形態の図１のブロック図による回
路構成によれば、過電流検出レベルの設定、変更は容易
であり、また設定値を連続的に変化させることも容易に
できる。

【００１９】また図１のブロック図では、第１の電流源
１の後に第２の電流源２を設け、第１の電流源１の出力
電流を一定倍率した上で、第１の電圧生成手段３に供給
してしきい値電圧Ｖrを生成している。このため第１の
電流源１の出力電流の最大値（最大の過電流検出レベル
に対応する出力電流値）は、第１の電圧生成手段３で必
要とされる電流値をあまり考慮することなく、かなり自
由に選択することができる。このことは第１の電流源１
の回路設計に際しての制約が緩いことを意味し、回路設
計が容易になる効果がある。更に、本実施形態では、過
電流検出レベルを決定する電気信号が、電流信号の形で
第１の電流源１で生成され、電流信号のまま第１の電圧
生成手段３まで伝達される。従って、信号の発生、伝達
段階でノイズの影響を受けることが少なく、また電源電
圧Ｖccの変動にもあまり影響されないという利点があ
る。

【００２０】図３は、図１のブロック図を具体化した回
路構成の一例である。第１の電流源１０は、図１の第１
の電流源１に相当するもので、外部からの電流値指令信
号により出力が可変される電源である。ただし、過電流
検出レベルが一定値でよい場合には固定出力の電源でも
よい。電流源１０の出力端子１２は、カレントミラー回
路１１の電流入力端子１３に接続されていて、電流源１
０の出力電流Ｉsaがカレントミラー回路１１の入力電流
として与えられている。

【００２１】カレントミラー回路１１は、図１の第２の
電流源２に相当するもので、ＰＮＰトランジスタＱ２、
Ｑ３、Ｑ４と抵抗Ｒ２、Ｒ３とで構成されている。カレ
ントミラー回路とは一般的に、ベース端子が互いに共通
に接続された２個のトランジスタのコレクタタ電流の大
きさが、ミラーのように互いに同じになるという特性を
利用した回路を言う。本カレントミラー回路１１の場合
は、トランジスタＱ２、Ｑ３のエミッタ側に抵抗Ｒ２、
Ｒ３が接続された回路で、電流出力端子１４からの出力
電流Ｉsbは、抵抗値の比をＲ２：Ｒ３＝ａ：１とする
と、次のようになる。Ｉsb＝a・Ｉsa （２）即ち、入力電流Ｉsaが一定倍率された出力電流Ｉsbが得
られる。なおトランジスタＱ４は、ミラー比の精度を高
めるためのもので、精度があまり要求されない場合には
Ｑ４を取り除き、代わりにトランジスタＱ２のベースと
コレクタを短絡してもよい。

【００２２】カレントミラー回路１１の出力電流Ｉsb
は、第１の抵抗Ｒ４を通って接地端子に流れ、抵抗Ｒ４
の非接地側端子に電圧Ｖrを発生させる。即ち、抵抗Ｒ
４は、図１の第１の電圧生成手段３に相当し、その出力
電圧Ｖrは次のようになる。Ｖr＝a・Ｉsa・Ｒ４（３）電圧ＶrはＩsaに比例するので、この電圧Ｖrが、過電流
レベルを判定するしきい値電圧となるようにＩsaが設定
される。

【００２３】他方、負荷１５は第１、第２のＮＭＯＳト
ランジスタＱ５、Ｑ６により駆動される。Ｑ５、Ｑ６
は、それぞれ図１の第１、第２のスイッチング素子５、
６に相当する。トランジスタＱ５、Ｑ６はゲート共通、
ドレイン共通に接続されている。センス抵抗Ｒ５の値は
小さいので、トランジスタＱ５、Ｑ６は事実上、並列に
接続されていることになる。トランジスタＱ５、Ｑ６
は、共通接続されているゲート入力端子１６に印加され
る通電指令信号に従って動作し、負荷１５に流れる電流
を開閉する。

【００２４】図１の説明の中で述べたと同様に、トラン
ジスタＱ５、Ｑ６は、共に導通状態においては、負荷１
５に流れる電流を一定比率で分担するように形成されて
いる。従って、トランジスタＱ６に流れる電流を、ソー
ス側に接続されたセンス用の第２の抵抗Ｒ５を通すこと
で、負荷電流に比例する電圧Ｖlが得られる。即ち、第
２の抵抗Ｒ５が、図１の第２の電圧生成手段８に相当し
ている。

【００２５】この負荷電流に比例する電圧Ｖlとしきい
値電圧Ｖrとが、コンパレータＣＯＭＰ１で比較され、
過電流出力信号が生成される。即ち、コンパレータＣＯ
ＭＰ１が図１の電圧比較手段９に相当している。この図
３の回路は、図１のブロック図を具体化した一例であ
り、図１のブロック図の説明に述べたと同様の効果を有
する。

【００２６】図４は、図１のブロック図を具体化した他
の回路構成の例である。図４では、図３と同一あるいは
相当部分に同一符号が付してある。図４の回路構成が図
３の回路構成と大きく相違する点は、図３のカレントミ
ラー回路１１部分が、図４では第１のカレントミラー回
路１１と第２のカレントミラー回路１７の縦続接続され
た２つのカレントミラー回路に置き換えられている点で
ある。

【００２７】これに伴い第１のカレントミラー回路１１
の出力電流が、第２のカレントミラー回路１７の入力電
流となり、第２のカレントミラー回路１７の出力電流
が、第２の抵抗Ｒ４に流れるようになっている。その
他、スイッチング素子としての第１、第２のＮＭＯＳト
ランジスタＱ５、Ｑ６はソース共通に接続され、負荷１
５は、共通接続されたソースと接地端子との間に接続さ
れており、第２の抵抗Ｒ５は第２のトランジスタＱ６の
ドレインと電源Ｖddとの間に接続されている点が異な
る。コンパレータＣＯＭＰ１は、図３と同様に第１の抵
抗４の両端に現れるしきい値電圧Ｖrと第２の抵抗Ｒ２
の両端に現れる負荷電流に比例する電圧Ｖlとを比較し
て過電流出力信号を出力する。抵抗Ｒ４、Ｒ５の一端が
基準電位ＧＮＤではなく、電源Ｖddに接続されているた
め、コンパレータＣＯＭＰ１の入力端子への接続が、図
３とは逆になっている。

【００２８】この図４の回路も、図１のブロック図を具
体化した一例であるので、図１のブロック図の説明に述
べたと同様の効果を有する。また図４の場合、負荷１５
の一端が基準電位ＧＮＤに接続されているため、負荷１
５への配線に共通の基準電位配線を利用できる利点があ
る。

【００２９】（第２の実施形態）本実施形態は、白熱ラ
ンプのような通電開始時に突入電流が流れる負荷に対応
した実施形態であって、図５にその回路構成を示す。本
回路は、前述した図４の回路構成に、タイミング信号発
生回路１８を追加した負荷駆動回路である。図６に示し
た各部波形のタイミングチャートを参照しながらタイミ
ング信号発生回路１８の動作、及び全体の過電流検出の
動作を説明する。

【００３０】タイミング信号発生回路１８は、外部から
の負荷駆動信号を入力として受けて、負荷電流の開閉を
行うトランジスタＱ５、Ｑ６に通電指令信号を送出する
動作と、第１の電流源１０に、過電流検出レベルを決め
る指令信号である電流値指令信号を送出する動作を行
う。ただし、負荷電流が流れていない期間に、ノイズ等
によって過電流検出信号が出力されることを防止するた
め、タイミング信号発生回路１８は、負荷駆動信号信号
を受けていない期間においても、電流源１０に対して過
電流検出レベルを定常時の負荷電流以上に維持するよう
な電流値指令信号を出力するようになっている。

【００３１】そして、外部より負荷駆動信号を受けると
同時に、図６（ｂ）に示すように、過電流検出レベルが
負荷の突入電流以上になるように高めた電流値指令信号
を電流源１０に送出する。次いで、その送出タイミング
と同時、又は微小時間遅れて、トランジスタＱ５、Ｑ６
を導通させるための通電指令信号を図６（ｃ）に示すよ
うに送出する。これにより図６（ｅ）に示したような突
入電流を伴った負荷電流が流れるが、過電流検出レベル
は同図（ｄ）のように、先の電流値指令信号により突入
電流以上に高められているので過電流とは判定されな
い。突入電流は時間とともに急激に減少して定常時の電
流値まで低下するので、タイミング信号発生回路１８は
内蔵するタイマーを使用して、負荷駆動信号を受けてか
ら一定時間後に、過電流検出レベルが定常時の負荷電流
に対応した値に下がるように電流値指令信号のレベルを
低下させる。

【００３２】このように、突入電流が流れる期間だけ、
過電流検出レベルを高めているため、突入電流が誤って
過電流と判定されることが防止される。そして、突入電
流期間が経過した後の定常状態では、定常負荷電流に合
わせた過電流検出レベルでもって過電流検出が行われ
る。本方式では、突入電流が流れている期間も過電流検
出動作を停止している訳ではないので、この期間中に負
荷短絡等により突入電流よりも大きな電流が流れた場合
には、過電流と判定されて過電流検出信号が出力され
る。

【００３３】なお、突入電流のような大きな電流が流れ
る場合においては、トランジスタＱ５、Ｑ６の電流分担
の比率が定常負荷電流時の分担率から外れ、少ない電流
を負担しているトランジスタＱ６に、定常時より高い分
担率の電流が流れる傾向があるので、突入電流が流れる
期間の過電流検出レベルは、この点も考慮して決めるこ
とが望ましい。

【００３４】（第３の実施形態）本実施形態も、白熱ラ
ンプのような通電開始時に突入電流が流れる負荷に対応
した実施形態であるが、過電流検出レベルが突入電流の
波形に近似したカーブで連続的に変化する特徴を有する
過電流検出機能を具備した負荷駆動回路に関するもので
ある。図７に示した本実施形態の負荷駆動回路は、前述
した図４の回路にタイミング信号発生回路１８を追加し
たのに加え、第１の電流源１０を図中の１９に示すよう
な電流源回路に置き換えたものである。

【００３５】タイミング信号発生回路１８は、外部から
の負荷駆動信号を受けて、負荷電流の開閉を行うトラン
ジスタＱ５、Ｑ６に通電指令信号を送出する動作と、突
入電流波形に近似した過電流検出レベルを発生させるた
めのトリガとなるパルス信号を電流源１９に送出する動
作を行うものである。

【００３６】電流源回路１９の出力部は、トランジスタ
Ｑ９と抵抗Ｒ８とで構成されており、これは前述した図
２と同じ構成である。即ち、その出力電流Ｉsａは、ト
ランジスタＱ９のベース電圧で決まる一定値となる。こ
の回路はエミッタフォロワ回路で、入力インピーダンス
が非常に高い。このためトランジスタＱ１０のエミッタ
側抵抗Ｒ１１を流れた電流は、殆どがトランジスタＱ１
０を通って接地端子に流れる。

【００３７】電流源回路１９に入力信号が印加されてい
ない状態では、トランジスタＱ１０のベース−エミッタ
接合は、電源電圧Ｖcc、抵抗Ｒ１１、抵抗Ｒ１０を通し
て順方向にバイアスされており、ベース電流が流れてい
る。トランジスタＱ９、Ｑ１０のベース−エミッタ間順
方向電圧は等しく、電流増幅率は十分に高いとすると、
トランジスタＱ１０のベース電位とトランジスタＱ９の
エミッタ電位とは同一電位となるので、電流源回路１９
の出力電流Ｉsaは、トランジスタＱ１０のベース電位を
Ｖbとすると次のように表される。Ｉsa＝Ｖb／Ｒ８（４）式即ち、電流源回路１９の出力電流Ｉsaは、トランジスＱ
１０のベース電位Ｖb、換言すればトランジスタＱ１０
のベースと接地端子間に接続されたコンデンサＣ１の充
電電圧に比例する。

【００３８】本実施形態の場合も、負荷電流が流れてい
ない期間に、ノイズ等によって過電流検出信号が出力さ
れないように、過電流検出レベルをゼロ電流よりも高い
値に維持する必要がある。本回路の場合、電流源回路１
９の入力信号がない場合にも、上記（４）式で計算され
る電流が出力されており、この電流値より決定される過
電流検出レベルはゼロ電流より高いので、ノイズ等によ
り誤動作が発生することはない。

【００３９】突入電流が消滅した後の定常負荷電流が流
れる状態では、過電流検出レベルは定常負荷電流より一
定割合だけ大きい電流レベルに設定される必要がある。
過電流検出レベルをそのような値に保つために必要な電
流源回路１９の出力電流Ｉsaの調整は、抵抗Ｒ８、Ｒ１
０、Ｒ１１の調整によって行うこともできるが、別の方
法として、タイミング信号発生回路１８から一定の電流
値設定信号を出力してトランジスタＱ１０のベース電位
Ｖbを調節することによって行ってもよい。

【００４０】次に外部より、負荷駆動信号が入力された
場合の過電流検出の動作を、図８に示した各部波形のタ
イミングチャートを参照しながら説明する。負荷駆動信
号がタイミング信号発生回路１８に入力されると、直ち
に電流源回路１９に対して、電流値指令信号としてイン
パルス状の電圧が送出される。インパルスとは、波高値
が非常に高く、継続時間は非常に短く、その波形面積が
１に等しい波形として定義されるが、現実にそのような
波形を電気回路で実現することは不可能である。従っ
て、代わりに図８（ｂ）に示したような波高値が一定で
幅（継続時間）の短いパルス電圧がタイミング信号発生
回路１８で作り出され、電流源回路１９の入力端子２０
に印加される。

【００４１】印加されたパルス電圧は、ダイオードＤ１
と抵抗Ｒ９の直列回路を通り、抵抗Ｒ１０に並列接続さ
れたコンデンサＣ１を充電する。ここで、抵抗Ｒ９の抵
抗値は非常に低くしてあるので、コンデンサＣ１にはイ
ンパルス波形に近い電流が流れ込み、コンデンサＣ１は
瞬時に入力パルス電圧の波高値まで充電される。

【００４２】印加パルスが終了すると、コンデンサＣ１
に充電された電荷は、抵抗Ｒ１０を通って放電を開始
し、その充電電圧は指数関数カーブを描きつつパルス印
加前の充電電圧まで時定数Ｒ１０・Ｃ１で減衰する。こ
のような波形は、一次遅れ回路のインパルス応答波形と
呼ばれるものである。このインパルス応答状の電圧波形
がトランジスタＱ１０のベース電圧Ｖbとして印加され
るため、過電流検出レベルは図８（ｄ）に示したよう
に、定常時の過電流検出レベルに一次遅れ回路のインパ
ルス応答波形を重畳したカーブを描いて連続的に変化す
る。

【００４３】他方、トランジスタＱ５、Ｑ６に対して
は、タイミング信号発生回路１８は通電指令信号を送出
する。この指令信号は、前記電流指令信号パルスの終了
と同時、又は終了直前から開始するタイミングで送出さ
れる。この通電指令信号によりトランジスタＱ５、Ｑ６
が導通して、図８（ｅ）に示すような突入電流を伴った
負荷電流が流れる。この突入電流波形も、白熱ランプや
ソレノイドの場合には前記インパルス応答波形に類似し
たような波形を呈する。

【００４４】以上述べたような回路の動作によって、過
電流検出レベルと負荷電流は、図８（ｄ）、（ｅ）に示
すような波形を描いて変化する。即ち、過電流検出レベ
ルは、突入電流の大きさに合わせるが如く、突入電流よ
り幾分高い電流レベルを保ちつつ、連続的なカーブを描
いて変化する。従って、突入電流が誤って過電流と判定
されることが防止される。そして、突入電流期間が経過
した後の定常状態では、定常負荷電流に合わせた過電流
検出レベルで過電流検出が行われる。また、この突入電
流が流れている間も過電流検出は行われているので、こ
の間に負荷短絡等により異常な大電流が流れた場合に
は、過電流検出信号が出力される。

【００４５】以上、本発明者によってなされた発明の実
施形態を図面に基づき具体的に説明したが、本発明は、
上記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。たとえば、トランジスタＱ５、Ｑ６には、ＩＧＢＴ
やパワートランジスタ、ドレインを共通接続したＰＭＯ
Ｓトランジスタを用いることができる。また、電流源回
路中のトランジスタとしては、パイポーラトランジスタ
に代えてＭＯＳＦＥＴを使用することもできる。

【００４６】本発明の一利用形態として、過電流検出信
号が出力された場合に、その信号をラッチ回路でラッチ
し、ラッチした信号で負荷駆動用スイッチング素子をＯ
ＦＦさせることは簡単であり、そのように回路を構成す
ることにより、負荷駆動用スイッチング素子を保護する
機能を備えた負荷駆動回路を容易に構成することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である過電流検出機能
付き負荷駆動回路の機能ブロック図

【図２】電流源回路の一例を示す電気回路図

【図３】図１の機能ブロック図を実現する電気回路図

【図４】図１の機能ブロック図を実現する他の電気回路
図

【図５】本発明の第２の実施形態を示す図３相当図

【図６】図５に示す回路のタイミングチャート

【図７】本発明の第３の実施形態を示す図３相当図

【図８】図７に示す回路のタイミングチャート

【図９】従来技術を示す負荷駆動回路のタイミングチャ
ート

【図１０】負荷駆動回路の電気回路図

【符号の説明】

図面中、１は第１の電流源、２は第２の電流源、３は第
１の電圧生成手段、４は負荷、５は第１のスイッチング
素子、６は第２のスイッチング素子、８は第２の電圧生
成手段、９は電圧比較手段、１０は第１の電流源、１１
は第１のカレントミラー回路、１５は負荷、１７は第２
のカレントミラー回路、１８はタイミング信号発生回
路、Ｑ５は第１のＮＭＯＳトランジスタ、Ｑ６は第２の
ＮＭＯＳトランジスタ、Ｒ４は第１の抵抗、Ｒ５は第２
の抵抗、ＣＯＭＰ１はコンパレータを示す。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5H420 NA12 NA15 NA17 NB02 NB25 NC02 NC12 NC14 NC27 NE15 5J055 AX34 AX55 AX64 BX16 CX20 CX22 DX13 DX22 DX42 DX63 DX73 EX07 EY01 EY17 EY21 EZ04 EZ10 FX04 FX08 FX12 FX32 FX38 GX01

Claims

【特許請求の範囲】

【請求項１】第１の電流源と、該第１の電流源の出力
電流を一定倍率した出力電流を出力する第２の電流源
と、該第２の電流源の出力電流に比例する電圧を生成す
る第１の電圧生成手段と、負荷電流を開閉する並列接続
されたスイッチング素子であって該負荷電流を一定比率
で分担するように形成された第１、第２のスイッチング
素子と、該第２のスイッチング素子に流れる電流に比例
する電圧を生成する第２の電圧生成手段と、前記第２の
電圧生成手段が生成した電圧が前記第１の電圧生成手段
が生成した電圧より大である場合に過電流信号を出力す
る電圧比較手段とを具備する負荷駆動回路。
【請求項２】第１の電流源と、カレントミラー回路
と、第１、第２のＮＭＯＳトランジスタと、第１、第２
の抵抗と、コンパレータとを具備する負荷駆動回路であ
って、前記第１の電流源は、外部からの電流値指令信号により
出力電流が可変されるものであり、前記カレントミラー回路は、前記第１の電流源の出力電
流を入力し、その電流を一定倍率した電流を出力するも
のであり、前記第１、第２のＮＭＯＳトランジスタは、ゲート共
通、ドレイン共通に接続され、外部より前記ゲートに印
加される通電指令信号により前記ドレインに接続された
負荷の電流を開閉するものであって、該電流を一定比率
で分担するように形成されたものであり、前記第１の抵抗は、前記カレントミラー回路の出力トラ
ンジスタに直列接続され、該カレントミラー回路の出力
電流に比例する電圧を生成するものであり、前記第２の抵抗は、前記第２のＮＭＯＳトランジスタに
直列に接続され、その一端が前記第１の抵抗と共通に接
続されて該第２のＮＭＯＳトランジスタに流れる電流に
比例する電圧を生成するものであり、前記コンパレータは、前記第２の抵抗の両端の電圧が前
記第１の抵抗の両端の電圧よりも大である場合に過電流
信号を出力するものであることを特徴とする負荷駆動回
路。
【請求項３】第１の電流源と、第１のカレントミラー
回路と、第２のカレントミラー回路と、第１、第２のＮ
ＭＯＳトランジスタと、第１、第２の抵抗と、コンパレ
ータとを具備する負荷駆動回路であって、前記第１の電流源は、外部からの電流値指令信号により
出力電流が可変されるものであり、前記第１のカレントミラー回路は、前記第１の電流源に
縦続接続され、前記出力電流を入力電流とし、該入力電
流を一定倍率した電流を出力するものであり、前記第２のカレントミラー回路は、前記第１のカレント
ミラー回路の出力電流を入力し、その入力電流を一定倍
率した電流を出力するものであり、前記第１、第２のＮＭＯＳトランジスタは、ゲート共
通、ソース共通に接続され、外部より前記ゲートに印加
される通電指令信号により前記ソースに接続された負荷
の電流を開閉するものであって、該電流を一定比率で分
担するように形成されたものであり、前記第１の抵抗は、前記第２のカレントミラー回路の出
力トランジスタに直列接続され、該第２のカレントミラ
ー回路の出力電流に比例する電圧を生成するものであ
り、前記第２の抵抗は、前記第２のＮＭＯＳトランジスタに
直列に接続され、その一端は前記第１の抵抗と共通に接
続されて該第２のＮＭＯＳトランジスタに流れる電流に
比例する電圧を生成するものであり、前記コンパレータは、前記第２の抵抗の両端の電圧が前
記第１の抵抗の両端の電圧よりも大である場合に過電流
信号を出力するものであることを特徴とする負荷駆動回
路。
【請求項４】請求項１ないし３の何れかに記載の負荷
駆動回路に、更にタイミング信号発生回路を具備させた
負荷駆動回路であって、前記タイミング信号発生回路は、外部からの負荷駆動信
号を受けて前記第１、第２のトランジスタに通電指令信
号を送出し、前記第１の電流源に対しては前記通電指令
信号の送出時から一定時間だけ高電流の電流値指令信号
を送出し、その後は低電流の電流値指令信号を送出する
ように構成されていることを特徴とする負荷駆動回路。
【請求項５】請求項１ないし３の何れかに記載の負荷
駆動回路と、タイミング信号発生回路とを具備する負荷
駆動回路であって、前記タイミング信号発生回路は、外部からの負荷駆動信
号を受けて前記第１の電流源にインパルス状の電流値指
令信号を出力すると共に、該信号の終了と同時又は終了
直前から開始する前記通電指令信号を前記第１、第２の
トランジスタに送出するものであり、前記第１の電流源は、前記電流値指令信号としてゼロ信
号が印加されている間は予め決められた低電流を出力
し、前記インパルス状の信号が入力された場合には、一
次遅れ回路のインパルス応答波形に類似した波形を持つ
電流パルスを前記低電流に重畳して出力するように構成
されていることを特徴とする負荷駆動回路。