JP2013077976A

JP2013077976A - 半導体装置

Info

Publication number: JP2013077976A
Application number: JP2011216533A
Authority: JP
Inventors: Kazuaki Hiyama; 一明日山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2013-04-25
Anticipated expiration: 2031-09-30
Also published as: KR101391657B1; CN103036542A; DE102012216318A1; US20130083442A1; CN103036542B; US9013850B2; JP5726037B2; KR20130035886A

Abstract

【課題】スイッチング素子のターンオン直後における、過電流保護回路の誤動作防止と過電流検出遅れ防止とを両立させる。
【解決手段】半導体装置は、スイッチング素子１のセンス端子に流れるセンス電流を電圧（センス電圧）に変換するセンス抵抗４と、センス電圧が閾値を越えたときにスイッチング素子１の保護動作を行う過電流保護回路３とを備える。過電流保護回路３は、上記閾値を、第１基準電圧Ｖ_REF1またはそれよりも低い第２基準電圧Ｖ_REF2に切り替えることができる。過電流保護回路３は、スイッチング素子１が定常状態のときは、上記閾値を第２基準電圧Ｖ_REF2とし、スイッチング素子１のターンオン直後のミラー期間のときは、上記閾値を第１基準電圧Ｖ_REF1に設定する。
【選択図】図２

Description

本発明は、半導体スイッチング素子の過電流保護機能を有する半導体装置に関し、特に、ターンオン直後のミラー期間が存在する半導体スイッチング素子の過電流保護回路の誤動作防止に関するものである。

半導体スイッチング素子（以下、単に「スイッチング素子」という）を備えるインバータ等の半導体装置としては、スイッチング素子に流れる主電流が一定レベルを超えると、スイッチング素子を遮断するなどの保護動作を行うことによって、スイッチング素子を保護する過電流保護回路を有するものがある。

スイッチング素子に流れる主電流の検出方法には、スイッチング素子の主電極にシャント抵抗を接続させるなどして検出する直接的方法と、スイッチング素子と並列に接続した電流検出用の素子（セル）に主電流の一部を分流させ、その分流した電流（センス電流）を検出する間接的方法とがある。電流検出用素子（電流センス素子）を用いる方式は、シャント抵抗を用いる方式と比較すると、シャント抵抗による電力損失が無く、また小型化が可能であるという利点がある。

一般に、電流センス素子を用いる方式を採用した半導体装置では、スイッチング素子の主電流に対するセンス電流の比率（分流比）が、約１／１０００〜１／１０００００となるように、電流センス素子の寸法および電気的特性が設定される。センス電流は、抵抗等を用いて電圧（センス電圧）に変換され、過電流保護回路に入力される。過電流保護回路は、センス電圧が所定の閾値を越えた場合にスイッチング素子に過電流が流れたと判定し、スイッチング素子を遮断するなどの保護動作を行うことで、スイッチング素子の損傷を防止する。過電流保護回路が保護動作を開始するスイッチング素子の主電流の値を、短絡保護トリップレベル（以下「ＳＣトリップレベル」）と呼ぶ。

下記の特許文献１には、素子温度に合わせてＳＣトリップレベルを調整することが可能な半導体装置が開示されている。

特開２００８−２０６３４８号公報

ＩＧＢＴやＭＯＳＦＥＴ等のスイッチング素子のターンオン直後には、ゲート電流がゲート・エミッタ間を充電する以外にゲート・コレクタ間容量を充電するためにゲート・エミッタ間電圧が一定となる「ミラー期間」と呼ばれる期間がある。

スイッチング素子を流れる主電流に対するセンス電流の分流比は常に一定であることが望ましいが、スイッチング素子がミラー期間中の状態と、スイッチング素子の定常状態とでは分流比が異なり、一般に、ミラー期間中は電流センス素子に流れるセンス電流が大きくなる（つまり分流比が大きくなる）。よってミラー期間中は、過電流保護回路に入力されるセンス電圧も増加することになる。

この現象は、特に、スイッチング素子がオフしたときに誘導性の負荷にフリーホイール電流（還流電流）を流し続けるためのフリーホイールダイオード（ＦＷＤ）が、スイッチング素子に接続されている場合に問題となる。すなわち、誘導性の負荷とフリーホイールダイオードとの間にフリーホイール電流が流れている状態で、スイッチング素子がターンオンすると、その直後のミラー期間には、スイッチング素子にフリーホイール電流とほぼ同じ大きさの電流が流れる。ミラー期間では、電流センス素子に流れるセンス電流は定常状態よりも大きいため、スイッチング素子に流れる電流がＳＣトリップレベル以下であっても、センス電圧が閾値を越えてしまうことによる過電流の誤検出が生じ、それに起因して過電流保護回路の誤動作が生じる。

従来、この誤動作を防止する方法としては、過電流保護回路にミラー期間の長さに相当する時定数のローパスフィルタを設ける方法や、ミラー期間中、過電流保護回路に入力されるセンス電圧をマスクする方法（Leading Edge Blanking）などが用いられていた。

しかし、これらの誤動作防止方法では、スイッチング素子がターンオンした直後のミラー期間中は、過電流保護回路が動作しない、あるいは動作開始に遅れが生じる。そのため、例えば３相インバータのＨブリッジでの上下アーム短絡や負荷短絡のように、スイッチング素子のターンオン直後から過電流が流れるような異常時に、過電流検出および保護動作が遅れる問題が生じる。

本発明は以上のような課題を解決するためになされたものであり、スイッチング素子のターンオン直後における、過電流保護回路の誤動作防止と過電流検出遅れ防止とを両立可能な半導体装置を提供することを目的とする。

本発明に係る半導体装置は、スイッチング素子と、前記スイッチング素子に流れる主電流を分流したセンス電流を電圧に変換したセンス電圧を生成する受動素子と、前記センス電圧が閾値を越えたときに前記スイッチング素子の保護動作を行う保護回路と、前記スイッチング素子がターンオンした直後の一定期間、前記センス電圧が前記閾値に達しにくくする誤動作防止手段とを備え、前記誤動作防止手段は、前記一定期間の間、前記受動素子が生成する、前記センス電流に対する前記センス電圧の大きさを小さくすることを特徴とするものである。

本発明によれば、過電流検出信号をマスクすることなく、ローパスフィルタを省略あるいはローパスフィルタの時定数を小さくしても、スイッチング素子のターンオン直後における過電流の誤検出を防止でき、過電流保護回路の誤動作が防止される。つまり、過電流保護回路の誤動作を防止しつつ、過電流検出の遅れを短縮させることが可能である。従って、スイッチング素子のターンオン直後から過電流が流れるような異常が生じた場合でも、スイッチング素子の損傷を防止することができる。

誘導性負荷が接続したＩＧＢＴにおけるターンオン時のセンス電圧の変化を説明するための図である。実施の形態１に係る半導体装置の構成図である。ブリッジ接続したＩＧＢＴの上下アーム短絡時のセンス電圧の変化を説明するための図である。実施の形態２に係る半導体装置の構成図である。実施の形態３に係る半導体装置の構成図である。実施の形態４に係る半導体装置の構成図である。実施の形態５に係る半導体装置の構成図である。

＜実施の形態１＞
まず、スイッチング素子のミラー期間に生じる上記の問題について、具体的に説明する。図１に、誘導性負荷が接続したＩＧＢＴのターンオン時における、ゲート・エミッタ間電圧Ｖ_GE、コレクタ・エミッタ間電圧Ｖ_CE、コレクタ電流Ｉ_Cおよびセンス電圧Ｖ_S（ＩＧＢＴの電流センス素子に流れたセンス電流を抵抗素子を用いて電圧に変換したもの）の挙動の一例を示す。この例は、電流定格３００ＡのＩＧＢＴに、ターンオン直後から約２６０Ａのコレクタ電流Ｉ_Cが流れた場合の様子である。

ＩＧＢＴのゲートに入力される駆動信号が立ち上がると、ゲート・エミッタ間電圧Ｖ_GEが上昇してＩＧＢＴがターンオンするが、その直後にゲート・エミッタ間電圧Ｖ_GEが一時的に一定となる期間が存在する。図１においては、ＩＧＢＴのターンオン直後に、約２．４μｓの期間、ゲート・エミッタ間電圧Ｖ_GEが約１０．８Ｖに維持されている。この期間が「ミラー期間」である。図１では、コレクタ電流Ｉ_CがＩＧＢＴのターンオン直後のリンギングの後はほぼ一定であるにも関わらず、センス電圧Ｖ_Sはリンギングの後、０．５Ｖ程度になり、ミラー期間の後に低下することが観察される。

このセンス電圧Ｖ_Sの上昇は、ＩＧＢＴのターンオン直後に過電流の誤検出を引き起こし、過電流保護回路を誤動作させる原因となる。図１の例において、過電流保護回路が保護動作を開始するセンス電圧Ｖ_Sの閾値が０．５Ｖ以下に設定されていた場合、コレクタ電流Ｉ_Cが定格以下であるにも関わらず、過電流保護回路がＩＧＢＴの保護動作を開始してしまう。

図２は、実施の形態１に係る半導体装置の構成図である。当該半導体装置は、スイッチング素子１、駆動回路２、過電流保護回路３、センス抵抗４およびローパスフィルタ５を備えている。

本実施の形態では、スイッチング素子１として、電流センス素子を内蔵したＩＧＢＴ１１を用いている。電流センス素子の出力端子（センス端子）には、ＩＧＢＴ１１のコレクタ電流（主電流）に比例したセンス電流が流れる。

センス抵抗４は、ＩＧＢＴ１１のセンス端子とエミッタ端子との間に接続され、センス電流を電圧（センス電圧）に変換する受動素子である。なお、センス抵抗４の抵抗値Ｒ_Sは、従来の半導体装置が備えるセンス抵抗と同等とする。

センス電圧は、抵抗５１およびコンデンサ５２から成るローパスフィルタ５を通して過電流保護回路３に入力される。ローパスフィルタ５の時定数は、リンギングの周期以上とし、且つ、スイッチング素子１のミラー期間よりも充分に短く、望ましくはミラー期間の１／２以下とする。具体的には、例えば、スイッチング素子１と組み合わせて使用するフリーホイールダイオード（不図示）のリカバリ時間と同程度とするとよい。ローパスフィルタ５によりリンギングを除去したセンス電圧を過電流保護回路３に供給し、リンギングによる誤動作を防止する。

駆動回路２は、外部から入力される制御信号である入力信号Ｖ_INに基づいて、ＩＧＢＴ１１のゲートに入力する駆動信号を生成する。ここで、スイッチング素子１は、入力信号Ｖ_INがＨレベルのときオンし、入力信号Ｖ_INがＬレベルのときオフにするように制御されるものと仮定する。

入力信号Ｖ_INは、過電流保護回路３を通して駆動回路２に供給される。過電流保護回路３は、センス電圧に基づいてスイッチング素子１に流れる主電流をモニタしており、通常は入力信号Ｖ_INを駆動回路２に伝達するが、スイッチング素子１に過電流が流れた（主電流がＳＣトリップレベルを超えた）ことが検出されると、駆動回路２への入力信号Ｖ_INの供給を停止してスイッチング素子１を遮断するなど所定の保護動作を行う。

過電流保護回路３は、制御部３１、コンパレータ３２、遅延回路３３、切替器３４、抵抗３５，３６および基準電圧源３７から構成される。抵抗３５，３６の直列回路は、基準電圧源３７に並列接続されており、抵抗３５，３６間の接続ノード３８には、基準電圧源３７が出力する第１基準電圧Ｖ_REF1を、抵抗３５，３６で分圧した第２基準電圧Ｖ_REF2が出力される。以下、抵抗３５，３６間の接続ノード３８を「分圧基準点」と称す。

コンパレータ３２の非反転入力端子（＋端子）には、ローパスフィルタ５を介してセンス電圧が入力される。コンパレータ３２の反転入力端子（−端子）には、基準電圧源３７または分圧基準点３８が選択的に接続される。分圧基準点３８から出力される第２基準電圧Ｖ_REF2は、基準電圧源３７が出力する第１基準電圧Ｖ_REF1を抵抗３５，３６の分圧比で分圧したものなので、第１基準電圧Ｖ_REF1よりも低い。分圧基準点３８から出力される第２基準電圧Ｖ_REF2は、スイッチング素子１にＳＣトリップレベルに相当する主電流が流れたときに現れるセンス電圧の値（つまり、従来の半導体装置の過電流保護回路が保護動作を開始する閾値と同等）に設定される。基準電圧源３７が出力する第１基準電圧Ｖ_REF1は、ミラー期間においてスイッチング素子１にＳＣトリップレベルに相当する主電流が流れたときに現れるセンス電圧の値（つまり、従来の半導体装置の過電流保護回路が保護動作を開始する閾値に対して、ミラー期間において増大したセンス電流（分流比）を考慮して大きくした値）に設定される。

コンパレータ３２の−端子に、基準電圧源３７を接続させるか分圧基準点３８を接続させるかの切り替えは、切替器３４によって行われ、その動作は遅延回路３３により制御される。遅延回路３３は、切替器３４を制御して、入力信号Ｖ_INの立ち上がりからその後所定の遅延時間を経過するまでの期間にのみ、コンパレータ３２の−端子にコンパレータ３２の−端子に基準電圧源３７を接続させ、それ以外の期間はコンパレータ３２の−端子に分圧基準点３８を接続させる。

遅延回路３３に設定される上記の遅延時間は、スイッチング素子１のミラー期間の長さと同等、あるいはそれ以上に設定される。本実施の形態では、ミラー期間と同等の遅延時間が遅延回路３３に設定されているものとする。

コンパレータ３２の出力は、＋端子に入力されるセンス電圧が−端子の電圧（第１基準電圧Ｖ_REF1あるいは第２基準電圧Ｖ_REF2）よりも低いときはＬ（Low）レベルになり、センス電圧が−端子の電圧を超えるとＨ（High）レベルになる。コンパレータ３２の出力は、制御部３１の動作制御に用いられる。

制御部３１には、入力信号Ｖ_INが入力されており、コンパレータ３２の出力がＬレベルの場合には、入力信号Ｖ_INを駆動回路２へと伝達する。しかし、コンパレータ３２の出力がＨレベルになると、制御部３１は、スイッチング素子１に過電流が流れたと判断し、駆動回路２に対しスイッチング素子１を遮断させる信号を出力して、スイッチング素子１を保護する。

図２の半導体装置においては、センス電圧がコンパレータ３２の−端子の電圧よりも低い場合、過電流保護回路３の制御部３１が入力信号Ｖ_INを駆動回路２へと伝達するので、スイッチング素子１は入力信号Ｖ_INに従って動作する。また、センス電圧がコンパレータ３２の−端子の電圧以上になると、過電流保護回路３の制御部３１によって、スイッチング素子１の保護動作が行われる。

コンパレータ３２の−端子の電圧は、過電流保護回路３がスイッチング素子１の保護動作を開始するセンス電圧の閾値となるが、その閾値は、切替器３４によって切り替えられる。つまり、入力信号Ｖ_INの立ち上がりからの一定期間（遅延回路３３に設定された遅延時間に相当）は、閾値は第１基準電圧Ｖ_REF1になり、それ以外の期間では、閾値は第２基準電圧Ｖ_REF2になる。

本実施の形態において、第２基準電圧Ｖ_REF2は第１基準電圧Ｖ_REF1よりも低く、遅延回路３３の遅延時間はスイッチング素子１のミラー期間の長さと同等に設定される。そのため、図２の半導体装置では、過電流保護回路３がスイッチング素子１の保護動作を開始するセンス電圧の閾値が、スイッチング素子１のターンオン直後のミラー期間中にだけ、高く設定されることになる。

その結果、スイッチング素子１のミラー期間の間、センス電圧が過電流保護回路３の保護動作が開始される閾値に達しにくくなる。従って、ミラー期間中にスイッチング素子１の主電流に対するセンス電流の分流比が変化してセンス電流が大きくなりセンス電圧が上昇しても、それが原因で過電流保護回路３が誤動作することを防止できる。

例えば、スイッチング素子１を構成するＩＧＢＴ１１が、ターンオン時に図１に示した挙動をとる場合、第１基準電圧Ｖ_REF1を０．７Ｖ、第２基準電圧Ｖ_REF2を０．５Ｖ、遅延回路３３の遅延時間を２．４μｓ以上にそれぞれ設定する。その場合、スイッチング素子１のミラー期間中、過電流保護回路３が保護動作を開始するセンス電圧の閾値が、従来の半導体装置の場合よりも高い０．７Ｖとなるため、過電流保護回路３の誤動作が防止される。しかも、ミラー期間中においても、第１基準電圧Ｖ_REF1に対応する閾値で保護動作が可能である。

またミラー期間が終了してスイッチング素子１が定常状態となると、その閾値が、従来の半導体装置の場合と同等の０．５Ｖに下がるため、従来と同様の保護動作が可能である。

本実施の形態の半導体装置では、ローパスフィルタ５の時定数はミラー期間の長さよりも充分短く設定されており、また、過電流保護回路３に入力するセンス電圧をミラー期間中にマスクする方法も用いていないため、過電流保護回路３の動作に遅れが生じることも防止される。また、単一の基準電圧源３７のみ設けてこれを分圧する構成としているため複数の基準電圧源が不要であり、回路の単純化が可能である。

図３は、図１の測定に用いたものと同じＩＧＢＴ（電流定格３００Ａ）をブリッジ接続し、上アームと下アームのＩＧＢＴを同時にオンして短絡（上下アーム短絡）を発生させたときの、ＩＧＢＴにおけるゲート・エミッタ間電圧ＶＧＥ、コレクタ・エミッタ間電圧ＶＣＥ、コレクタ電流Ｉ_Cおよびセンス電圧ＶＳの挙動の一例を示す。コレクタ電流Ｉ_Cの増大に伴い、センス電圧ＶＳは最大で３．５Ｖまで増加している。

図３は、過電流保護回路に入力するセンス電圧をミラー期間中（２．４μｍ）にマスクする手法を用いた場合の例であり、ＩＧＢＴのターンオンにより上下アーム短絡が生じて過電流が流れても、過電流保護回路が保護動作を開始するまでに２．４μｍの遅れが生じる。

それに対し、本実施の形態の半導体装置では、ミラー期間中、過電流保護回路３が保護動作を開始するセンス電圧の閾値が高くなるが、センス電圧を用いた過電流の検出動作は継続して行われる。図３の例において、本実施の形態の半導体装置の構成が採られ第１基準電圧Ｖ_REF1が０．７Ｖに設定されていれば、過電流保護回路３が過電流を検出するのはＩＧＢＴのターンオン（アーム短絡開始）から８００ｎｓ後となり、この時点から保護動作が開始され、コレクタ電流Ｉ_Cが大きく増大する前にスイッチング素子１を保護することができる。つまりセンス電圧をマスクする手法に比べ、保護動作が行われるまでの時間を１．６μｓ短縮でき、スイッチング素子１に流れる過電流を抑制し、スイッチング素子１の保護性能を著しく向上することができる。

なお、スイッチング素子１は、ＩＧＢＴに限らず、ＭＯＳＦＥＴなど、ミラー期間を有するスイッチング素子であればよい。また、スイッチング素子１は、シリコン（Ｓｉ）を用いて形成したものに限らず、例えば窒化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなどのワイドバンドギャップ半導体を用いて形成したものでもよい。ワイドバンドギャップ半導体を用いたスイッチング素子を用いることによって、半導体装置の高耐電圧化、低損失化および高耐熱化を実現できる。

＜実施の形態２＞
図４は、実施の形態２に係る半導体装置の構成図である。図４においては、図２に示したものと同様の機能を有する要素には同一符号を付している。

本実施の形態では、過電流保護回路３のコンパレータ３２の−端子には、基準電圧Ｖ_REFを出力する基準電圧源３７が接続される。つまり過電流保護回路３が保護動作を開始する閾値は、基準電圧Ｖ_REFに固定される。基準電圧Ｖ_REFの値は、スイッチング素子１にＳＣトリップレベルに相当する主電流が流れたときに現れるセンス電圧の値（つまり従来の半導体装置の過電流保護回路が保護動作を開始する閾値と同等）に設定される。

ＩＧＢＴ１１のセンス端子に接続されるセンス抵抗として、抵抗４１，４２の直列回路が用いられる。抵抗４１の抵抗値Ｒ_S1と抵抗４２の抵抗値Ｒ_S2との和は、従来の半導体装置が備えるセンス抵抗と同等に設定される。また抵抗４２には、開閉器６が並列接続されており、開閉器６がオンすると抵抗４２の両端がショートされるように構成されている。

開閉器６の動作は、遅延回路３３によって制御される。遅延回路３３は、入力信号Ｖ_INの立ち上がりからその後所定の遅延時間を経過するまでの期間にのみ、開閉器６をオンにし、それ以外の期間は開閉器６をオフにする。遅延回路３３に設定される上記の遅延時間は、スイッチング素子１のミラー期間の長さと同等、あるいはそれ以上に設定される。本実施の形態では、ミラー期間と同等の遅延時間が遅延回路３３に設定されているものとする。

図４の半導体装置においては、コンパレータ３２の＋端子に入力されるセンス電圧が基準電圧Ｖ_REFよりも低い場合は、過電流保護回路３の制御部３１が入力信号Ｖ_INを駆動回路２へと伝達し、スイッチング素子１は入力信号Ｖ_INに従って動作する。また、センス電圧が基準電圧Ｖ_REF以上になると、過電流保護回路３の制御部３１によって、スイッチング素子１の保護動作が行われる。

図４の半導体装置では、コンパレータ３２の＋端子に入力されるセンス電圧を発生するセンス抵抗の抵抗値が、開閉器６によって切り替えられる。つまり、入力信号Ｖ_INの立ち上がりからの一定期間（遅延回路３３に設定された遅延時間に相当）は、開閉器６がオンするので、センス抵抗は抵抗４１のみとなり、その抵抗値はＲ_S1となる。一方、それ以外の期間では、開閉器６がオンするため、センス抵抗は抵抗４１，４２の直列回路となり、その抵抗値はＲ_S1＋Ｒ_S2となる。

本実施の形態では、遅延回路３３の遅延時間はスイッチング素子１のミラー期間の長さと同等に設定されているため、図４の半導体装置では、スイッチング素子１のターンオン直後のミラー期間中にだけ、センス抵抗の抵抗値が、従来の半導体装置の場合よりも小さく設定される。開閉器６により抵抗４２をショートする構成であり、開閉器６がオンまたはオフする過渡動作中においてもセンス抵抗の抵抗値が不安定になることが無いため、過電流保護回路３による安定した保護動作が可能である。

従って、ミラー期間中にスイッチング素子１の主電流に対するセンス電流の分流比が変動してセンス電流が大きくなっても、センス電圧の上昇は小さく抑えられる。つまり、ミラー期間の間、センス電圧が過電流保護回路３の保護動作が開始される閾値に達しにくくなり、過電流保護回路３の誤動作を防止できる。

またミラー期間が終了してスイッチング素子１が定常状態となると、センス抵抗の抵抗値は従来の半導体装置の場合と同等になるので、従来と同様の保護動作が可能である。

本実施の形態の半導体装置においても、ローパスフィルタ５の時定数はミラー期間の長さよりも充分短く設定されており、また、過電流保護回路３に入力するセンス電圧をミラー期間中にマスクする方法も用いていないため、過電流保護回路３の動作に遅れが生じることも防止される。

なお、図４では開閉器６を抵抗４２に並列接続させているが、開閉器６を抵抗４１に並列接続させても同様の効果が得られる。

＜実施の形態３＞
図５は、実施の形態３に係る半導体装置の構成図である。当該半導体装置の構成は、図４の構成に対し、開閉器６に代えて抵抗４２にコンデンサ７を並列接続させ、遅延回路３３を省略したものである。

抵抗４１，４２およびコンデンサ７から成る回路の時定数は、スイッチング素子１のミラー期間長と同等、あるいはそれ以上に設定される。本実施の形態では、その時定数がミラー期間長と同等に設定されているものとする。

図５の半導体装置では、実施の形態２と同様に、スイッチング素子１のターンオン直後のミラー期間中にだけ、コンデンサ７がショート状態となるため、センス抵抗の抵抗値が、従来の半導体装置の場合よりも小さい値（Ｒ_S1）になる。

従って、ミラー期間中にスイッチング素子１の主電流に対するセンス電流の分流比が変動してセンス電流が大きくなっても、センス電圧の上昇は小さく抑えられる。つまり、ミラー期間の間、センス電圧が過電流保護回路３の保護動作が開始される閾値に達しにくくなり、過電流保護回路３の誤動作を防止できる。ミラー期間中においても、センス抵抗の抵抗値がＲ_S1であるときに対応する保護動作が可能である。

またミラー期間が終了してスイッチング素子１が定常状態となると、センス抵抗の抵抗値は従来の半導体装置の場合と同等の値（Ｒ_S1＋Ｒ_S2）になるので、従来と同様の保護動作が可能である。

＜実施の形態４＞
実施の形態２，３では、スイッチング素子１のミラー期間にセンス抵抗の抵抗値を小さくすることによって、過電流保護回路３に入力されるセンス電圧を小さくし、過電流保護回路３の誤動作を防止したが、他の手法によってミラー期間のセンス電圧を小さくしてもそれと同様の効果を得ることができる。

図６は、実施の形態４に係る半導体装置の構成図である。当該半導体装置のセンス抵抗は、実施の形態１（図２）と同様に、１つのセンス抵抗４である。また過電流保護回路３の構成は、実施の形態２（図４）と同様である。また本実施の形態の半導体装置は、センス抵抗４の一端に、センス電流をバイアスする補正電流Ｉ_Aを供給する補正電流発生回路８を備えており、補正電流Ｉ_Aの大きさは、過電流保護回路３の遅延回路３３によって制御される。

遅延回路３３は、入力信号Ｖ_INの立ち上がりからその後所定の遅延時間を経過するまでの期間にのみ、補正電流発生回路８がセンス抵抗４へ供給する補正電流Ｉ_Aを小さくさせる。遅延回路３３に設定される上記の遅延時間は、スイッチング素子１のミラー期間の長さと同等、あるいはそれ以上に設定される。

本実施の形態では、ミラー期間と同等の遅延時間が遅延回路３３に設定されているものとする。またセンス抵抗４の抵抗値Ｒ_Sは、補正電流Ｉ_Aが大きい状態において、ＩＧＢＴ１１にＳＣトリップレベルに相当する主電流が流れたときに、コンパレータ３２の＋端子に入力されるセンス電圧が基準電圧Ｖ_REFと等しくなるように設定される。

図６の半導体装置では、コンパレータ３２の＋端子に入力されるセンス電圧の大きさは、補正電流Ｉ_Aの大きさによって変化する。つまり、入力信号Ｖ_INの立ち上がりからの一定期間（遅延回路３３に設定された遅延時間に相当）は、補正電流Ｉ_Aが小さくなるのでセンス電圧は小さくなる。一方、それ以外の期間では、補正電流Ｉ_Aが大きくなるのでセンス電圧は大きくなる。

本実施の形態では、遅延回路３３の遅延時間はスイッチング素子１のミラー期間の長さと同等に設定されているため、図６の半導体装置では、スイッチング素子１のターンオン直後のミラー期間中にだけ、センス電圧が小さく抑えられる。

またミラー期間が終了してスイッチング素子１が定常状態となると、センス電圧は大きくなるので、従来と同様の保護動作が可能である。

なお、上の説明では、補正電流Ｉ_Aが流れる方向は、補正電流発生回路８からセンス抵抗４に向かう方向（図６の矢印の向き）としたが、その逆でもよい。補正電流Ｉ_Aがセンス抵抗４から補正電流発生回路８へと流れる場合は、スイッチング素子１のミラー期間だけ補正電流Ｉ_Aを大きくすればよい。またスイッチング素子１のミラー期間は補正電流Ｉ_Aをセンス抵抗４から補正電流発生回路８へと流し、それ以外の期間は補正電流Ｉ_Aを補正電流発生回路８からセンス抵抗４へと流すようにしてもよい。

＜実施の形態５＞
図７は、実施の形態５に係る半導体装置の構成図である。当該半導体装置は、図６の構成に対し、補正電流発生回路８が出力する補正電流Ｉ_Aは固定値にし、補正電流発生回路８からセンス抵抗４へ供給される補正電流Ｉ_Aを、開閉器９によってバイパスできるように構成したものである。

遅延回路３３は、入力信号Ｖ_INの立ち上がりからその後所定の遅延時間を経過するまでの期間は、開閉器９をオンにして補正電流Ｉ_Aをグラウンドへとバイパスさせ、補正電流Ｉ_Aのセンス抵抗４への供給を停止させる。遅延回路３３に設定される上記の遅延時間は、スイッチング素子１のミラー期間の長さと同等、あるいはそれ以上に設定される。

本実施の形態では、ミラー期間と同等の遅延時間が遅延回路３３に設定されているものとする。またセンス抵抗４の抵抗値Ｒ_Sは、補正電流Ｉ_Aがセンス抵抗４に供給される状態（開閉器９がオフの状態）において、ＩＧＢＴ１１にＳＣトリップレベルに相当する主電流が流れたときに、コンパレータ３２の＋端子に入力されるセンス電圧が基準電圧Ｖ_REFと等しくなるように設定される。

図７において、センス抵抗４およびコンパレータ３２と開閉器９との間に接続されている抵抗１０は、開閉器９がオンしたときに、センス電流が開閉器９を通してグラウンドにバイパスされることを防止するものである。なお、補正電流発生回路８が出力する補正電流Ｉ_Aは、素子温度によって増減する構成としてもよい。

図７の半導体装置では、コンパレータ３２の＋端子に入力されるセンス電圧の大きさは、開閉器９のオン／オフによって変化する。つまり、入力信号Ｖ_INの立ち上がりからの一定期間（遅延回路３３に設定された遅延時間に相当）は、開閉器９がオンして補正電流Ｉ_Aはセンス抵抗４に供給されないので、センス電圧は小さくなる。一方、それ以外の期間では、補正電流Ｉ_Aがセンス抵抗４に供給されるのでセンス電圧は大きくなる。

本実施の形態では、遅延回路３３の遅延時間はスイッチング素子１のミラー期間の長さと同等に設定されているため、図７の半導体装置では、スイッチング素子１のターンオン直後のミラー期間中にだけ、センス電圧が小さく抑えられる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１スイッチング素子、２駆動回路、３過電流保護回路、４センス抵抗、５ローパスフィルタ、６開閉器、７コンデンサ、８補正電流発生回路、９開閉器、１０抵抗、１１ＩＧＢＴ、３１制御部、３２コンパレータ、３３遅延回路、３４切替器、３５，３６抵抗、３７基準電圧源、３８分圧基準点、４１，４２抵抗、５１抵抗、５２コンデンサ。

Claims

スイッチング素子と、
前記スイッチング素子に流れる主電流を分流したセンス電流を電圧に変換したセンス電圧を生成する受動素子と、
前記センス電圧が閾値を越えたときに前記スイッチング素子の保護動作を行う保護回路と、
前記スイッチング素子がターンオンした直後の一定期間、前記センス電圧が前記閾値に達しにくくする誤動作防止手段とを備え、
前記誤動作防止手段は、前記一定期間の間、前記受動素子が生成する、前記センス電流に対する前記センス電圧の大きさを小さくすることを特徴とする半導体装置。
前記誤動作防止手段は、
前記センス電圧をバイアスする一定の補正電流を流す補正電流発生回路と、
前記一定期間の間、前記補正電流の供給を停止させる手段とを備えることを特徴とする請求項１に記載の半導体装置。
前記誤動作防止手段は、
前記センス電圧をバイアスする補正電流を流す補正電流発生回路を備え、
前記補正電流発生回路は、前記一定期間の間、前記センス電圧の大きさが小さくなるように、前記補正電流を変化させることを特徴とする請求項１に記載の半導体装置。
前記誤動作防止手段は、前記一定期間の間、前記受動素子の抵抗値を小さくすることを特徴とする請求項１に記載の半導体装置。
前記受動素子は、直列接続した第１および第２の抵抗を含み、
前記誤動作防止手段は、前記一定期間の間、前記第１および第２の抵抗の片方を短絡させる手段を備えることを特徴とする請求項４に記載の半導体装置。
前記受動素子は、直列接続した第１および第２の抵抗ならびに当該第１および第２の抵抗の片方に並列接続したコンデンサを含み、
前記受動素子の時定数が、前記一定期間の長さに相当することを特徴とする請求項４に記載の半導体装置。
スイッチング素子と、
前記スイッチング素子に流れる主電流を分流したセンス電流を電圧に変換したセンス電圧を生成する受動素子と、
前記センス電圧が閾値を越えたときに前記スイッチング素子の保護動作を行う保護回路と、
基準電圧源と、
前記基準電圧源の発生する電圧を分圧する分圧回路と、
前記スイッチング素子がターンオンした直後の一定期間、前記保護回路の前記閾値を高くすることで、前記センス電圧が前記閾値に達しにくくする誤動作防止手段と、を備え、
前記誤動作防止手段は、前記一定期間の間以外において、前記分圧回路の発生する電圧を前記閾値とすることを特徴とする半導体装置。
前記センス電圧は、前記スイッチング素子のミラー期間の１／２以下の時定数を有するローパスフィルタを通して前記保護回路に入力されることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置。