JP5069259B2 - 半導体回路装置 - Google Patents
半導体回路装置 Download PDFInfo
- Publication number
- JP5069259B2 JP5069259B2 JP2009016137A JP2009016137A JP5069259B2 JP 5069259 B2 JP5069259 B2 JP 5069259B2 JP 2009016137 A JP2009016137 A JP 2009016137A JP 2009016137 A JP2009016137 A JP 2009016137A JP 5069259 B2 JP5069259 B2 JP 5069259B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- semiconductor switch
- switch element
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
更に、上記対策として、CRDスナバ回路を使用する場合は、半導体スイッチ素子のスイッチング動作に伴い毎回発生するCRDスナバ回路への充放電による電力損失が発生する。そのため、上述のスイッチドキャパシタ型DC/DCコンバータ装置においては、共振周波数が高く損失が大幅に増加する、また、多数の半導体スイッチ素子を使用することから、CRDスナバ回路の部品点数が増加するなどの理由により高効率化/小型化/軽量化/低コスト化には向かない。
但し、その際、この非線形素子に存在する浮遊容量を介して流れる変位電流に起因して当該半導体スイッチ素子が誤ってオンする、換言すると、上記クランプ回路が誤動作する可能性があるが、両文献には、この非線形素子に流れる変位電流を分流する、抵抗素子やコンデンサ素子からなる分流用インピーダンス素子を設けることで、上記クランプ回路の誤動作を防止し、また、変位電流によるスイッチング損失の増加を防止することにも言及されている。
P:ツェナダイオードに要求される電力
Vz:ツェナダイオードの電圧
I:ツェナダイオード動作時の回路電流
t:ツェナダイオード動作時間
f:動作周波数
前記クランプ回路の誤動作の確率を抑制するため、前記クランプ回路の動作が、所定の時間帯のみ有効で当該時間帯以外では無効となるよう、前記クランプ回路の動作の有効無効を制御するクランプ動作制御回路を備えたものであって、 正常時は前記半導体スイッチ素子のスイッチング動作を零電流で行うように制御する場合、
その第1の発明の前記クランプ動作制御回路は、前記正常時は前記クランプ回路の動作を無効としておき、前記異常検出回路から異常検出信号が出力されたときは前記ゲート駆動回路から前記半導体スイッチ素子のゲート端子に送出される駆動信号より早いタイミングで前記クランプ回路の動作を有効とするようにしたものである。
また、その第2の発明の前記クランプ動作制御回路は、前記制御信号生成回路からオンの制御信号が出力されている時間帯では前記クランプ回路の動作を有効とし、前記制御信号生成回路からオフの制御信号が出力されている時間帯では前記クランプ回路の動作を無効とするようにしたものである。
更に、その第3の発明の前記クランプ動作制御回路は、前記制御信号生成回路からオンの制御信号が出力されている時間帯とこの時間帯に続く前記零電流の時間帯では前記クランプ回路の動作を有効とし、前記零電流の時間帯の終期から次の周期の前記制御信号生成回路からのオンの制御信号の始期までの時間帯では前記クランプ回路の動作を無効とするようにしたものである。
更に、上記した、クランプ回路の動作の有効無効を制御する上記した各種のクランプ動作制御回路を備えたので、クランプ回路採用に伴う当該回路の誤動作を効果的に抑制することができる。従って、低コスト、省エネルギー、長期信頼性といった各種の利点が得られる。
図1は、この発明の実施の形態1における半導体回路装置の構成を示す回路図である。先ずその主回路の構成は、例えば、特許文献1に記載されたスイッチドキャパシタ型DC/DCコンバータ装置を想定したもので、以下、その構成および動作の概要を説明する。
スイッチドキャパシタ型DC/DCコンバータ装置1は、低電圧側直流電源となる平滑コンデンサCLと高電圧側直流電源となる平滑コンデンサCHとの間に接続される。
スイッチドキャパシタ型DC/DCコンバータ装置1は、4個の半導体スイッチ素子としてのMOSFET(以下、スイッチと略称する)Sw1〜Sw4、コンデンサCeおよびインダクタLrを備えており、図1に示す通りに接続されている。
そして、スイッチSw2、Sw3およびスイッチSw1、Sw4をオンオフする駆動信号のスイッチング周波数を、コンデンサCeとインダクタLrとで決まる直列共振周波数に一致させることにより、各スイッチSw1〜Sw4のスイッチング動作を零電流で行うものである。
制御信号生成回路5は、スイッチSw3を、コンデンサCeとインダクタLrとで決まる直列共振周波数に相当する所定の周期でオンオフ制御するための制御信号を生成する。異常検出回路6は、スイッチドキャパシタ型DC/DCコンバータ装置1の装置内または関連する回路における、例えば、過電流、過電圧等の動作の異常を検出する。
更に具体的には、制御電源(電圧Vcc)の正極と負極との間に、トランジスタQ2、抵抗Ron、抵抗RoffおよびトランジスタQ1の直列回路が接続されている。制御信号生成回路5からの制御信号は、トランジスタQ1、Q2のベース端子に入力される。抵抗Ronと抵抗Roffとの接続点にスイッチSw3のゲート端子Gが接続されている。
更に具体的には、ツェナダイオード等の非線形素子ZDおよび分流用抵抗素子(以下、抵抗と略称する)RS1と分流用コンデンサ素子(以下、コンデンサと略称する)CS1とを並列に接続してなる分流用インピーダンス素子を直列に接続してスイッチSw3のドレイン端子Dソース端子S間に接続されている。制御電源の正極とスイッチSw3のゲート端子Gとの間にクランプ駆動回路としてのトランジスタQ3が接続され、このトランジスタQ3のベース端子は、抵抗RBを介して非線形素子ZDと抵抗RS1との接続点である非線形素子ZDのアノード端子に接続されている。
なお、スイッチQ4は、MOSFETに限らず、他の種類のスイッチ素子、例えば、トランジスタやIGBTであってもよく、抵抗RS2は、後段でも触れるように、場合により、省略してもよい。
図2(d)は、スイッチSw3のドレイン端子Dソース端子S間の電圧Vdsで、図示の通り、正常動作時は、オンの期間ではほぼ零で、オフの期間では、一定の電圧に収まっている。
また、異常検出信号がHレベルに立ち上がることで、回路を保護するため、ゲート駆動回路7からスイッチSw3をオフする駆動信号がそのゲート端子Gに送出され、スイッチSw3による主回路電流遮断動作がなされるが(図2は、支障なく電流遮断動作が実行された場合を示す)、この時点では、クランプ回路8の動作が有効な状態となっているので、従来の通り、過電流遮断の条件によって電圧Vdsが非線形素子ZDの降伏電圧に相当する過電圧設定値を越えたときは、クランプ回路8が確実に動作することにより、スイッチSw3が過電圧から保護されることになる。
もっとも、実際の装置設計においては、異常検出信号の立ち上がりを受け制御信号生成回路5を経てゲート駆動回路7のトランジスタQ2をオフ、トランジスタQ1をオンする迄には、数十〜百数十nsecの遅れ時間が生じ、異常検出信号を受けて直接スイッチQ4がオフするタイミングが先行することになるのが通例であり、上述した必要条件の確保は容易になし得るものである。
即ち、スイッチQ4をオンしてクランプ回路8の動作を無効とする場合において、非線形素子ZDに流れる変位電流が抵抗RS2に流れることで発生する電圧により抵抗RBおよびトランジスタQ3を通じてスイッチSw3のゲート端子Gの電圧が不要に上昇しないよう十分留意する必要がある。
V(Q4)+V(RS2)≦Vth ・・・(1)
ここで、Vthは、スイッチSw3のゲート閾値電圧で、概ね、スイッチSw3に定格電流の1/10000の電流が流れるときのゲート電圧に相当する。
上式からは、抵抗RS2の抵抗値は小さい方がよいが、零とすると、コンデンサCS1に充電された電荷がスイッチQ4のオン動作で短絡されることになるので、上式を満足する範囲で一定の抵抗値の抵抗RS2を挿入することが望ましい。
但し、スイッチQ4にMOSFETを採用し、一般にそのオン抵抗が高い場合は、そのオン抵抗で上記短絡電流が抑制されるので、抵抗RS2の挿入を省略してもよい。
V(Q4)+V(RS2)≦Vth+V(Q3)+V(RB) ・・・(2)
ここで、V(Q3)およびV(RB)は、トランジスタQ3がオンすることがないと想定される程度のベース電流(例えば、Vth/Roffの1/10の電流)が流れたとしたときのトランジスタQ3のベース端子エミッタ端子間電圧および抵抗RB(トランジスタQ3のベース抵抗)の電圧が相当する。
即ち、特に、スイッチドキャパシタ型DC/DCコンバータ装置のように、正常動作時にはサージ電圧が発生しない動作形態のスイッチング回路において、正常動作時はクランプ回路8の動作を無効としておき、万一制御異常や保護動作において電流が流れている期間にオフ動作を行う異常発生時はクランプ回路8の動作を有効としているので、スイッチSw1〜Sw4を確実に保護することができる。
先の実施の形態1におけるクランプ動作制御回路9を適用可能な、他の回路例図3〜13を実施の形態2として以下に示す。但し、いずれの回路も、このクランプ動作制御回路9を除く部分は、特許文献2または3に記載されたものと同様であるので、個々の特徴については説明を省略する。
V(Q4)+V(RS2)≦Vth+V(Q3) ・・・(3)
図14は、この発明の実施の形態3を示すもので、先の図1等の、特にトランジスタQ3の動作に関連して採用する変形例を示す部分図である。
図14(a)は、トランジスタQ3のエミッタ端子とスイッチSw3のゲート端子Gとの間に抵抗Rg2を挿入したものである。トランジスタQ3の動作は一般に非常に速いため、トランジスタQ3のオン動作でゲート電圧Vgが急激に変化し、スイッチSw3がオン−オフを繰り返すなどの異常発振となる可能性がある。抵抗Rg2を挿入することで、ゲート電圧Vgの変化が円滑になり不要な異常発振の現象がない安定した動作特性が得られる。
図15は、この発明の実施の形態4を示すもので、図中、制御IC10は、先の図1等の、特に制御信号生成回路5、異常検出回路6およびクランプ動作制御回路9の部分をIC(集積回路)化したものである。共通仕様とできるこれら部分のみをIC化し、ゲート駆動回路7およびクランプ回路8はIC化の対象外とすることで、クランプする電圧は個々の機器使用により種々の値を採用でき、トランジスタQ1、Q2、Q3もスイッチSw3のゲート特性に最適なものを採用でき、しかも、IC化を施した部分の部品点数の削減により、組み立て工数の削減、信頼性の向上といった従来にない顕著な効果を奏する。
図16は、この発明の実施の形態5における半導体回路装置の構成を示す回路図である。スイッチSw1〜4、コンデンサCe、インダクタLrを含む主回路の構成、および制御信号生成回路5、ゲート駆動回路7、クランプ回路8を含むゲート制御回路4の構成は、基本的には先の実施の形態1の図1で示す構成と同一であり、個々の再度の説明は省略する。
図16では、異常検出回路6の図示を省略しているが、ここでは、制御信号生成回路5に内蔵されており、先の実施の形態1の場合と同様、制御信号生成回路5は、異常検出回路6による異常検出信号に基づきスイッチSw3をオフする駆動信号をスイッチSw3のゲート端子Gに送出する。
即ち、タイミング回路12を備え、制御信号生成回路5からの制御信号に基づきクランプ動作制御回路11のスイッチQ4をオンオフする駆動信号(タイミング信号)を送出する。
図18(a)は、制御信号生成回路5からの制御信号の波形を示し、Hレベルの期間では、トランジスタQ2がオンしトランジスタQ1がオフし、制御電源からトランジスタQ2、抵抗Ronを介してスイッチSw3をオンする駆動信号がそのゲート端子Gに送出される。また、制御信号がLレベルの期間では、トランジスタQ2がオフしトランジスタQ1がオンし、スイッチSw3をオフする駆動信号がそのゲート端子Gに送出される。
図18(b)は、スイッチSw4(Sw1)のゲート端子に送出される制御信号Bを示す。
いずれにしろ、スイッチSw3がスイッチング動作を零電流で行っている点は、先の実施の形態1の場合と変わりはない。
図18(e)は、スイッチSw3のドレイン端子Dソース端子S間の電圧Vdsで、図示の通り、正常動作時は、オンの期間およびそれに続く電流零の期間ではほぼ零で、オフの期間では、一定の電圧に収まっている。
逆に、タイミング信号がHレベルのときは、スイッチQ4はオフしており、抵抗RS2とスイッチQ4の回路がオープンとなり、クランプ回路8の動作が有効となる。
先ず、このクランプ動作で吸収するエネルギーE1は、コンデンサCeからスイッチSw3までの配線インダクタンスをL、そのインダクタンスに流れる電流をIpとすると、下式(4)で求まる。
E1=(1/2)×L×Ip2 ・・・(4)
E2=(1/2)×Ip×Vclamp×T ・・・(5)
T=L×Ip/Vclamp ・・・(6)
即ち、特に、スイッチドキャパシタ型DC/DCコンバータ装置のように、正常動作時にはサージ電圧が発生しない動作形態のスイッチング回路において、電流遮断が起こらないオフ動作時にはクランプ回路8の動作を無効としておき、電流遮断が起こる可能性があるオン動作時にはクランプ回路8を有効としているので、スイッチSw1〜Sw4を確実に保護することができる。
また、特にトランジスタQ3に関連する、先の実施の形態3で紹介した変形例も、この実施の形態5においても全く同様に適用することができる。
図19は、この発明の実施の形態6を示すもので、図中、制御IC13は、先の図16等の、特に制御信号生成回路5、タイミング回路12を含むクランプ動作制御回路11の部分をIC(集積回路)化したものである。共通仕様とできるこれら部分のみをIC化し、ゲート駆動回路7およびクランプ回路8はIC化の対象外とすることで、クランプする電圧は個々の機器使用により種々の値を採用でき、トランジスタQ1、Q2、Q3もスイッチSw3のゲート特性に最適なものを採用でき、しかも、IC化を施した部分の部品点数の削減により、組み立て工数の削減、信頼性の向上といった従来にない顕著な効果を奏する。
5 制御信号生成回路、6 異常検出回路、7 ゲート駆動回路、8 クランプ回路、
9,11 クランプ動作制御回路、10,13 制御IC、12 タイミング回路、
Sw1〜Sw4 スイッチ(半導体スイッチ素子)、ZD 非線形素子、
Q1,Q2,Q3 トランジスタ、Q4 スイッチ、RS1 分流用抵抗素子、
CS1 分流用コンデンサ素子、RS2 抵抗素子。
Claims (6)
- 主回路端子と制御用のゲート端子とを有する半導体スイッチ素子、前記半導体スイッチ素子を所定の周期でオンオフ制御するための制御信号を生成する制御信号生成回路、動作の異常を検出する異常検出回路、前記制御信号生成回路からの制御信号に基づき前記半導体スイッチ素子をオンオフする駆動信号および前記異常検出回路による異常検出信号に基づき前記半導体スイッチ素子をオフする駆動信号を前記半導体スイッチ素子のゲート端子に送出するゲート駆動回路、および前記半導体スイッチ素子の主回路端子間の電圧が所定の過電圧設定値を越えたとき前記半導体スイッチ素子の主回路端子間をクランプして前記半導体スイッチ素子を過電圧から保護するために前記半導体スイッチ素子をオンする駆動信号を前記半導体スイッチ素子のゲート端子に送出するクランプ回路を備えた半導体回路装置において、
前記クランプ回路の誤動作の確率を抑制するため、前記クランプ回路の動作が、所定の時間帯のみ有効で当該時間帯以外では無効となるよう、前記クランプ回路の動作の有効無効を制御するクランプ動作制御回路を備え、
正常時は前記半導体スイッチ素子のスイッチング動作を零電流で行うように制御する場合、
前記クランプ動作制御回路は、前記正常時は前記クランプ回路の動作を無効としておき、前記異常検出回路から異常検出信号が出力されたときは前記ゲート駆動回路から前記半導体スイッチ素子のゲート端子に送出される駆動信号より早いタイミングで前記クランプ回路の動作を有効とするようにしたことを特徴とする半導体回路装置。 - 主回路端子と制御用のゲート端子とを有する半導体スイッチ素子、前記半導体スイッチ素子を所定の周期でオンオフ制御するための制御信号を生成する制御信号生成回路、動作の異常を検出する異常検出回路、前記制御信号生成回路からの制御信号に基づき前記半導体スイッチ素子をオンオフする駆動信号および前記異常検出回路による異常検出信号に基づき前記半導体スイッチ素子をオフする駆動信号を前記半導体スイッチ素子のゲート端子に送出するゲート駆動回路、および前記半導体スイッチ素子の主回路端子間の電圧が所定の過電圧設定値を越えたとき前記半導体スイッチ素子の主回路端子間をクランプして前記半導体スイッチ素子を過電圧から保護するために前記半導体スイッチ素子をオンする駆動信号を前記半導体スイッチ素子のゲート端子に送出するクランプ回路を備えた半導体回路装置において、
前記クランプ回路の誤動作の確率を抑制するため、前記クランプ回路の動作が、所定の時間帯のみ有効で当該時間帯以外では無効となるよう、前記クランプ回路の動作の有効無効を制御するクランプ動作制御回路を備え、
正常時は前記半導体スイッチ素子のスイッチング動作を零電流で行うように制御する場合、
前記クランプ動作制御回路は、前記制御信号生成回路からオンの制御信号が出力されている時間帯では前記クランプ回路の動作を有効とし、前記制御信号生成回路からオフの制御信号が出力されている時間帯では前記クランプ回路の動作を無効とするようにしたことを特徴とする半導体回路装置。 - 主回路端子と制御用のゲート端子とを有する半導体スイッチ素子、前記半導体スイッチ素子を所定の周期でオンオフ制御するための制御信号を生成する制御信号生成回路、動作の異常を検出する異常検出回路、前記制御信号生成回路からの制御信号に基づき前記半導体スイッチ素子をオンオフする駆動信号および前記異常検出回路による異常検出信号に基づき前記半導体スイッチ素子をオフする駆動信号を前記半導体スイッチ素子のゲート端子に送出するゲート駆動回路、および前記半導体スイッチ素子の主回路端子間の電圧が所定の過電圧設定値を越えたとき前記半導体スイッチ素子の主回路端子間をクランプして前記半導体スイッチ素子を過電圧から保護するために前記半導体スイッチ素子をオンする駆動信号を前記半導体スイッチ素子のゲート端子に送出するクランプ回路を備えた半導体回路装置において、
前記クランプ回路の誤動作の確率を抑制するため、前記クランプ回路の動作が、所定の時間帯のみ有効で当該時間帯以外では無効となるよう、前記クランプ回路の動作の有効無効を制御するクランプ動作制御回路を備え、
正常時は前記半導体スイッチ素子のスイッチング動作を零電流で行うように制御する場合、
前記クランプ動作制御回路は、前記制御信号生成回路からオンの制御信号が出力されている時間帯とこの時間帯に続く前記零電流の時間帯では前記クランプ回路の動作を有効とし、前記零電流の時間帯の終期から次の周期の前記制御信号生成回路からのオンの制御信号の始期までの時間帯では前記クランプ回路の動作を無効とするようにしたことを特徴とする半導体回路装置。 - 前記クランプ回路は、前記半導体スイッチ素子の主回路端子間に接続された非線形素子とこの非線形素子に存在する浮遊容量を介して流れる変位電流を分流する分流用インピーダンス素子との直列体、および前記非線形素子と分流用インピーダンス素子との接続点に接続され前記非線形素子の非線形動作に伴い前記非線形素子に流れる電流に基づき前記半導体スイッチ素子をオンする駆動信号を前記半導体スイッチ素子のゲート端子に送出するクランプ駆動回路を備え、
前記クランプ動作制御回路は、前記分流用インピーダンス素子と並列に接続されたクランプ動作制御スイッチからなり、
前記クランプ動作制御スイッチは、前記クランプ回路の動作を有効とするときはオフに制御され、前記クランプ回路の動作を無効とするときはオンに制御されることを特徴とする請求項1ないし3のいずれか1項に記載の半導体回路装置。 - 前記分流用インピーダンス素子に分流用コンデンサ素子を含む場合、
前記クランプ動作制御回路は、前記クランプ動作制御スイッチと直列に接続され、前記クランプ動作制御スイッチのオン動作時前記分流用コンデンサ素子から流入する放電電流を抑制する抵抗素子を備えたことを特徴とする請求項4記載の半導体回路装置。 - コンデンサと複数の前記半導体スイッチ素子とを備え、前記半導体スイッチ素子のオンオフ動作に伴う前記コンデンサの充放電動作を利用して直流電圧の変換を行うことを特徴とする請求項1ないし5のいずれか1項に記載の半導体回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016137A JP5069259B2 (ja) | 2009-01-28 | 2009-01-28 | 半導体回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016137A JP5069259B2 (ja) | 2009-01-28 | 2009-01-28 | 半導体回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010178447A JP2010178447A (ja) | 2010-08-12 |
JP5069259B2 true JP5069259B2 (ja) | 2012-11-07 |
Family
ID=42708849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009016137A Active JP5069259B2 (ja) | 2009-01-28 | 2009-01-28 | 半導体回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5069259B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018066444A1 (ja) * | 2016-10-06 | 2018-04-12 | 株式会社村田製作所 | Dc-dcコンバータ |
US11404953B2 (en) * | 2018-12-11 | 2022-08-02 | Mitsubishi Electric Corporation | Drive circuit for power semiconductor element and power semiconductor module employing the same |
WO2024024627A1 (ja) * | 2022-07-29 | 2024-02-01 | パナソニックIpマネジメント株式会社 | 電源回路、バックアップ電源システム、及び移動体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147726A (ja) * | 1993-11-26 | 1995-06-06 | Fuji Electric Co Ltd | 半導体装置の過電圧制限回路 |
JP3600915B1 (ja) * | 2003-10-09 | 2004-12-15 | ローム株式会社 | スイッチング電源装置及び表示装置付き電子機器 |
JP4546296B2 (ja) * | 2005-03-17 | 2010-09-15 | 三菱電機株式会社 | Dc/dcコンバータ装置 |
JP2007014056A (ja) * | 2005-06-28 | 2007-01-18 | Tamura Seisakusho Co Ltd | 同期整流回路 |
-
2009
- 2009-01-28 JP JP2009016137A patent/JP5069259B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010178447A (ja) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101662471B1 (ko) | 구동 보호 회로, 반도체 모듈 및 자동차 | |
JP3752943B2 (ja) | 半導体素子の駆動装置及びその制御方法 | |
JP6197685B2 (ja) | ゲート駆動回路 | |
JP5927739B2 (ja) | 半導体装置 | |
JP2012124565A (ja) | ゲート駆動回路及び半導体装置 | |
EP3832866B1 (en) | Overcurrent protection circuit and switching circuit | |
JP2018011467A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
JP2023138603A (ja) | ゲート駆動回路 | |
JP7132099B2 (ja) | 電力変換装置 | |
JP5069259B2 (ja) | 半導体回路装置 | |
US8670220B2 (en) | Protection circuit for a cascode switch, and a method of protecting a cascode switch | |
JP2006353093A (ja) | 半導体素子の制御方法 | |
JP2011135665A (ja) | 保護装置 | |
JP2019221088A (ja) | 電力用半導体駆動装置及び電力変換装置 | |
WO2021048973A1 (ja) | 過電流保護回路及びスイッチング回路 | |
JP6847641B2 (ja) | ゲート駆動回路 | |
JP6706876B2 (ja) | パワーモジュール | |
US11496041B2 (en) | Gate drive device, gate drive method, power semiconductor module, and electric power conversion device | |
JP6298735B2 (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
US20230112315A1 (en) | Drive device for voltage-controlled semiconductor element | |
JP2023028099A (ja) | 駆動装置 | |
JP2023028645A (ja) | パワー半導体モジュール、並びにそれを用いたモータ駆動システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5069259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |