JPH07147726A - 半導体装置の過電圧制限回路 - Google Patents
半導体装置の過電圧制限回路Info
- Publication number
- JPH07147726A JPH07147726A JP29579293A JP29579293A JPH07147726A JP H07147726 A JPH07147726 A JP H07147726A JP 29579293 A JP29579293 A JP 29579293A JP 29579293 A JP29579293 A JP 29579293A JP H07147726 A JPH07147726 A JP H07147726A
- Authority
- JP
- Japan
- Prior art keywords
- overvoltage
- circuit
- semiconductor device
- voltage
- level signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】高速スイッチングを行う場合にも過電圧の制限
機能が得られ、かつ過電圧制限時に流せるサ−ジ電流が
大きい過電圧制限回路を得る。 【構成】インダクタンス２に流れる電流をインダクタン
スに直列接続されてオンオフ制御する半導体装置１のタ
−ンオフ時における過電圧の制限回路１０が、半導体装
置の主端子にカソ−ドが接続された過電圧検知ダイオ−
ド１１と、過電圧が過電圧検知ダイオ−ドの降伏電圧を
越えたとき動作してLow レベルの信号Ｌ1 およびHighレ
ベルの信号Ｈ1 を同時に出力する過電圧検出回路１２
と、Lowレベル信号を受けて半導体装置のタ−ンオフ動
作を一時停止する指令をドライブ回路４に向けて出力す
るプリドライブ回路１３と、Highレベルの信号を受けて
半導体装置を一時的に動作させる定電圧を半導体装置の
制御端子に向けて出力する過電圧入力動作回路１５とを
備える。
機能が得られ、かつ過電圧制限時に流せるサ−ジ電流が
大きい過電圧制限回路を得る。 【構成】インダクタンス２に流れる電流をインダクタン
スに直列接続されてオンオフ制御する半導体装置１のタ
−ンオフ時における過電圧の制限回路１０が、半導体装
置の主端子にカソ−ドが接続された過電圧検知ダイオ−
ド１１と、過電圧が過電圧検知ダイオ−ドの降伏電圧を
越えたとき動作してLow レベルの信号Ｌ1 およびHighレ
ベルの信号Ｈ1 を同時に出力する過電圧検出回路１２
と、Lowレベル信号を受けて半導体装置のタ−ンオフ動
作を一時停止する指令をドライブ回路４に向けて出力す
るプリドライブ回路１３と、Highレベルの信号を受けて
半導体装置を一時的に動作させる定電圧を半導体装置の
制御端子に向けて出力する過電圧入力動作回路１５とを
備える。
Description
【０００１】
【産業上の利用分野】この発明は、スイッチング電源装
置などに用いられ、主回路電流をオンオフ制御する自己
消弧型半導体素子等の半導体装置を、タ−ンオフ時に発
生する過電圧から保護するために設けられる過電圧制限
回路の構成に関する。
置などに用いられ、主回路電流をオンオフ制御する自己
消弧型半導体素子等の半導体装置を、タ−ンオフ時に発
生する過電圧から保護するために設けられる過電圧制限
回路の構成に関する。
【０００２】
【従来の技術】図５は半導体装置の従来の過電圧制限回
路をスイッチング電源装置の場合を例に簡略化して示す
接続図であり、スイッチング電源装置の主回路は、主直
流電源３，インダクタンスとしてのパルストランス２の
一次巻線，および半導体装置１の直列回路として構成さ
れ、パルストランス２の一次巻線に流れる電流をオンオ
フ制御する半導体装置１には、自己消弧型半導体素子，
例えば図の場合パワ−ＭＯＳＦＥＴが用いられる。ま
た、半導体装置１を駆動するドライブ回路４は、例えば
半導体装置１の制御端子（この場合ＭＯＳＦＥＴのゲ−
ト端子）にゲ−ト直列抵抗Ｒ1 を介して中間接続点が接
続されたオン用スイッチング素子Ｑ1 およびオフ用スイ
ッチング素子Ｑ2 の直列回路と、この直列回路およびド
ライブ電源５に並列に接続された抵抗Ｒ3 とスイッチン
グ素子Ｑ3 との直列回路とで構成され、スイッチング素
子Ｑ3 の制御端子（この場合ｎｐｎトランジスタのベ−
ス端子）は半導体装置１のオンオフ時比率の制御信号源
６に接続される。
路をスイッチング電源装置の場合を例に簡略化して示す
接続図であり、スイッチング電源装置の主回路は、主直
流電源３，インダクタンスとしてのパルストランス２の
一次巻線，および半導体装置１の直列回路として構成さ
れ、パルストランス２の一次巻線に流れる電流をオンオ
フ制御する半導体装置１には、自己消弧型半導体素子，
例えば図の場合パワ−ＭＯＳＦＥＴが用いられる。ま
た、半導体装置１を駆動するドライブ回路４は、例えば
半導体装置１の制御端子（この場合ＭＯＳＦＥＴのゲ−
ト端子）にゲ−ト直列抵抗Ｒ1 を介して中間接続点が接
続されたオン用スイッチング素子Ｑ1 およびオフ用スイ
ッチング素子Ｑ2 の直列回路と、この直列回路およびド
ライブ電源５に並列に接続された抵抗Ｒ3 とスイッチン
グ素子Ｑ3 との直列回路とで構成され、スイッチング素
子Ｑ3 の制御端子（この場合ｎｐｎトランジスタのベ−
ス端子）は半導体装置１のオンオフ時比率の制御信号源
６に接続される。
【０００３】このように構成されたスイッチング電源装
置において半導体装置１のタ−ンオンはｐｎｐトランジ
スタからなるスイッチング素子Ｑ1 により, またタ−ン
オフはｎｐｎトランジスタからなるスイッチング素子Ｑ
2 によってそれぞれ行われるが、半導体装置１のタ−ン
オフに際してパルストランス２に流れる電流を遮断する
ことによって一次巻線電位の振動や，回路の配線インダ
クタンスの共振が原因で過渡的な過電圧が発生し、半導
体装置１の主端子（ＭＯＳＦＥＴのドレイン−ソ−ス）
間に印加される。このような過電圧が半導体装置１の定
挌電圧を越えると素子破壊の原因となるため、インダク
タンスとしてのパルストランス２の一次巻線には抵抗Ｒ
S,キャパシタンスＣS,およびダイオ−ドＤS の組み合わ
せ回路からなるＲＣＤスナバ回路７を設けてインダクタ
ンスの蓄積エネルギ−を吸収し、一次巻線電位の振動に
起因する過電圧を制限するとともに、半導体装置の主端
子間にも図示しないＲＣＤスナバ回路を設けて過電圧を
制限したものが知られている。また、図の場合、半導体
装置１としてのＭＯＳＦＥＴのドレイン−ゲ−ト間に
は、互いに逆向きに直列接続された一対のアバランシェ
ダイオ−ド８Ａ，８Ｂからなる過電圧制限回路８が接続
され、アバランシェ電圧を越える過電圧が発生したとき
半導体装置１を一時的にタ−ンオンさせることにより、
ＭＯＳＦＥＴのドレイン−ゲ−ト間に印加される過電圧
を低減するよう構成されている。
置において半導体装置１のタ−ンオンはｐｎｐトランジ
スタからなるスイッチング素子Ｑ1 により, またタ−ン
オフはｎｐｎトランジスタからなるスイッチング素子Ｑ
2 によってそれぞれ行われるが、半導体装置１のタ−ン
オフに際してパルストランス２に流れる電流を遮断する
ことによって一次巻線電位の振動や，回路の配線インダ
クタンスの共振が原因で過渡的な過電圧が発生し、半導
体装置１の主端子（ＭＯＳＦＥＴのドレイン−ソ−ス）
間に印加される。このような過電圧が半導体装置１の定
挌電圧を越えると素子破壊の原因となるため、インダク
タンスとしてのパルストランス２の一次巻線には抵抗Ｒ
S,キャパシタンスＣS,およびダイオ−ドＤS の組み合わ
せ回路からなるＲＣＤスナバ回路７を設けてインダクタ
ンスの蓄積エネルギ−を吸収し、一次巻線電位の振動に
起因する過電圧を制限するとともに、半導体装置の主端
子間にも図示しないＲＣＤスナバ回路を設けて過電圧を
制限したものが知られている。また、図の場合、半導体
装置１としてのＭＯＳＦＥＴのドレイン−ゲ−ト間に
は、互いに逆向きに直列接続された一対のアバランシェ
ダイオ−ド８Ａ，８Ｂからなる過電圧制限回路８が接続
され、アバランシェ電圧を越える過電圧が発生したとき
半導体装置１を一時的にタ−ンオンさせることにより、
ＭＯＳＦＥＴのドレイン−ゲ−ト間に印加される過電圧
を低減するよう構成されている。
【０００４】図６は異なる従来の半導体装置の過電圧制
限回路を示す接続図であり、パワ−ＭＯＳＦＥＴからな
る半導体装置１のドレイン−ソ−ス間には過電圧制限回
路としてのアバランシェダイオ−ド９が接続され、タ−
ンオフ時に発生する過電圧をアバランシェ電圧にクラン
プするよう構成されており、アバランシェダイオ−ドを
一体化した半導体装置も市販されている。
限回路を示す接続図であり、パワ−ＭＯＳＦＥＴからな
る半導体装置１のドレイン−ソ−ス間には過電圧制限回
路としてのアバランシェダイオ−ド９が接続され、タ−
ンオフ時に発生する過電圧をアバランシェ電圧にクラン
プするよう構成されており、アバランシェダイオ−ドを
一体化した半導体装置も市販されている。
【０００５】
【発明が解決しようとする課題】図５に示す従来の過電
圧制限回路では、スイッチング周期が長い場合には過電
圧の制限効果が得られるが、数１０ＫＨz 〜数１００Ｋ
Ｈz の高速スイッチングを行う場合にはゲ−ト容量の放
電時間を短くする必要があり、このため抵抗Ｒ1,Ｒ2 な
どを低い値にするため、ゲ−ト入力インピ−ダンスが低
く、十分な過電圧の制限効果が得られないという問題が
ある。また、図６に示す従来の過電圧制限回路では、過
電圧制限回路としてのアバランシェダイオ−ド９に流し
得るサ−ジ電流値に限界があるため、過電圧の制限効果
にも制限があり、ことに高速スイッチングを行う場合に
は十分な過電圧の制限効果が得られないという問題があ
り、その改善が求められている。
圧制限回路では、スイッチング周期が長い場合には過電
圧の制限効果が得られるが、数１０ＫＨz 〜数１００Ｋ
Ｈz の高速スイッチングを行う場合にはゲ−ト容量の放
電時間を短くする必要があり、このため抵抗Ｒ1,Ｒ2 な
どを低い値にするため、ゲ−ト入力インピ−ダンスが低
く、十分な過電圧の制限効果が得られないという問題が
ある。また、図６に示す従来の過電圧制限回路では、過
電圧制限回路としてのアバランシェダイオ−ド９に流し
得るサ−ジ電流値に限界があるため、過電圧の制限効果
にも制限があり、ことに高速スイッチングを行う場合に
は十分な過電圧の制限効果が得られないという問題があ
り、その改善が求められている。
【０００６】この発明の目的は、高速スイッチングを行
う場合にも過電圧の制限効果が得られ、かつ過電圧制限
時に流せるサ−ジ電流が大きい過電圧制限回路を得るこ
とにある。
う場合にも過電圧の制限効果が得られ、かつ過電圧制限
時に流せるサ−ジ電流が大きい過電圧制限回路を得るこ
とにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明によれば、主直流電源およびインダクタン
スに流れる電流を前記主直流電源およびインダクタンス
に直列接続されてオンオフ制御する半導体装置の、タ−
ンオフ時に発生する過電圧の制限回路であって、前記半
導体装置がオン用・オフ用一対のスイッチング素子の直
列回路からなるドライブ回路により駆動されるものにお
いて、前記半導体装置の主端子にカソ−ドが接続された
過電圧検知ダイオ−ドと、過電圧が過電圧検知ダイオ−
ドの降伏電圧を越えたとき動作してLow レベルおよびHi
ghレベルの信号を同時に出力する過電圧検出回路と、前
記Low レベル信号を受けて前記半導体装置のタ−ンオフ
動作を一時停止する指令をドライブ回路に向けて出力す
るプリドライブ回路と、前記Highレベルの信号を受けて
前記半導体装置を一時的に動作させる定電圧を半導体装
置の制御端子に向けて出力する過電圧入力動作回路とを
備えてなるものとする。
に、この発明によれば、主直流電源およびインダクタン
スに流れる電流を前記主直流電源およびインダクタンス
に直列接続されてオンオフ制御する半導体装置の、タ−
ンオフ時に発生する過電圧の制限回路であって、前記半
導体装置がオン用・オフ用一対のスイッチング素子の直
列回路からなるドライブ回路により駆動されるものにお
いて、前記半導体装置の主端子にカソ−ドが接続された
過電圧検知ダイオ−ドと、過電圧が過電圧検知ダイオ−
ドの降伏電圧を越えたとき動作してLow レベルおよびHi
ghレベルの信号を同時に出力する過電圧検出回路と、前
記Low レベル信号を受けて前記半導体装置のタ−ンオフ
動作を一時停止する指令をドライブ回路に向けて出力す
るプリドライブ回路と、前記Highレベルの信号を受けて
前記半導体装置を一時的に動作させる定電圧を半導体装
置の制御端子に向けて出力する過電圧入力動作回路とを
備えてなるものとする。
【０００８】半導体装置の主端子間に過電圧検知ダイオ
−ドと直列に接続された過電圧検出抵抗，この過電圧検
出抵抗の電圧降下により過電圧を検知してオンとなりLo
w レベル信号を発するスイッチング素子，およびこのス
イッチング素子に直列接続されてHighレベルの信号を発
する分圧抵抗器からなる過電圧検出回路と、制御信号
源，オン用スイッチング素子間に接続されたインバ−
タ，および制御信号源および分圧抵抗器とオフ用スイッ
チング素子間に接続されたＡＮＤゲ−トからなるプリド
ライブ回路と、分圧抵抗器，半導体装置の制御端子間に
接続されたスイッチング素子および抵抗の直列回路から
なる過電圧入力動作回路とを備えてなるものとする。
−ドと直列に接続された過電圧検出抵抗，この過電圧検
出抵抗の電圧降下により過電圧を検知してオンとなりLo
w レベル信号を発するスイッチング素子，およびこのス
イッチング素子に直列接続されてHighレベルの信号を発
する分圧抵抗器からなる過電圧検出回路と、制御信号
源，オン用スイッチング素子間に接続されたインバ−
タ，および制御信号源および分圧抵抗器とオフ用スイッ
チング素子間に接続されたＡＮＤゲ−トからなるプリド
ライブ回路と、分圧抵抗器，半導体装置の制御端子間に
接続されたスイッチング素子および抵抗の直列回路から
なる過電圧入力動作回路とを備えてなるものとする。
【０００９】過電圧検出回路が、過電圧を検知してオン
となるスイッチング素子およびHighレベルの信号を発す
る分圧抵抗器の直列回路と、過電圧を検知してオンとな
りLow レベルの信号を発するスイッチング素子および抵
抗の直列回路とをドライブ電源に対して並列に備えてな
るものとする。主直流電源およびインダクタンスに流れ
る電流を前記主直流電源およびインダクタンスに直列接
続されてオンオフ制御する半導体装置の、タ−ンオフ時
に発生する過電圧の制限回路であって、前記半導体装置
がオン用・オフ用一対のスイッチング素子の直列回路か
らなるドライブ回路により駆動されるものにおいて、前
記半導体装置の主端子間に接続された過電圧検知ダイオ
−ドおよび電圧検出抵抗の直列回路と、過電圧が過電圧
検知ダイオ−ドの降伏電圧を越えたことを電圧検出抵抗
の電圧変化によって検知して動作し，Highレベルの信号
を出力する過電圧検出回路と、前記電圧検出抵抗の電圧
変化を受けて前記半導体装置のタ−ンオフ動作を一時停
止する指令をドライブ回路のオフ用スイッチング素子に
向けて出力する第１の過電圧入力動作回路と、前記High
レベルの信号を受けて前記半導体装置を一時的に動作さ
せる定電圧をドライブ回路のオン用スイッチング素子に
向けて出力する第２の過電圧入力動作回路とを備えてな
るものとする。
となるスイッチング素子およびHighレベルの信号を発す
る分圧抵抗器の直列回路と、過電圧を検知してオンとな
りLow レベルの信号を発するスイッチング素子および抵
抗の直列回路とをドライブ電源に対して並列に備えてな
るものとする。主直流電源およびインダクタンスに流れ
る電流を前記主直流電源およびインダクタンスに直列接
続されてオンオフ制御する半導体装置の、タ−ンオフ時
に発生する過電圧の制限回路であって、前記半導体装置
がオン用・オフ用一対のスイッチング素子の直列回路か
らなるドライブ回路により駆動されるものにおいて、前
記半導体装置の主端子間に接続された過電圧検知ダイオ
−ドおよび電圧検出抵抗の直列回路と、過電圧が過電圧
検知ダイオ−ドの降伏電圧を越えたことを電圧検出抵抗
の電圧変化によって検知して動作し，Highレベルの信号
を出力する過電圧検出回路と、前記電圧検出抵抗の電圧
変化を受けて前記半導体装置のタ−ンオフ動作を一時停
止する指令をドライブ回路のオフ用スイッチング素子に
向けて出力する第１の過電圧入力動作回路と、前記High
レベルの信号を受けて前記半導体装置を一時的に動作さ
せる定電圧をドライブ回路のオン用スイッチング素子に
向けて出力する第２の過電圧入力動作回路とを備えてな
るものとする。
【００１０】主直流電源およびインダクタンスに流れる
電流を前記主直流電源およびインダクタンスに直列接続
されてオンオフ制御する半導体装置の、タ−ンオフ時に
発生する過電圧の制限回路であって、前記半導体装置が
オン用・オフ用一対のスイッチング素子の直列回路から
なるドライブ回路により駆動されるものにおいて、前記
半導体装置の主端子間に並列接続された補助半導体装
置、および過電圧検知ダイオ−ドと過電圧検出抵抗の直
列回路と、過電圧が過電圧検知ダイオ−ドの降伏電圧を
越えたとき動作してHighレベルの信号を出力する過電圧
検出回路と、前記Highレベルの信号を受けて前記補助半
導体装置を一時的に動作させる定電圧を補助半導体装置
の制御端子に向けて出力する過電圧入力動作回路とを備
えてなるものとする。
電流を前記主直流電源およびインダクタンスに直列接続
されてオンオフ制御する半導体装置の、タ−ンオフ時に
発生する過電圧の制限回路であって、前記半導体装置が
オン用・オフ用一対のスイッチング素子の直列回路から
なるドライブ回路により駆動されるものにおいて、前記
半導体装置の主端子間に並列接続された補助半導体装
置、および過電圧検知ダイオ−ドと過電圧検出抵抗の直
列回路と、過電圧が過電圧検知ダイオ−ドの降伏電圧を
越えたとき動作してHighレベルの信号を出力する過電圧
検出回路と、前記Highレベルの信号を受けて前記補助半
導体装置を一時的に動作させる定電圧を補助半導体装置
の制御端子に向けて出力する過電圧入力動作回路とを備
えてなるものとする。
【００１１】過電圧制限回路が半導体装置およびそのド
ライブ回路と一体化したモジュ−ルを形成してなるもの
とする。
ライブ回路と一体化したモジュ−ルを形成してなるもの
とする。
【００１２】
【作用】この発明において、過電圧制限回路が、半導体
装置の主端子にカソ−ドが接続された過電圧検知ダイオ
−ドと、過電圧が過電圧検知ダイオ−ドの降伏電圧を越
えたとき動作してLow レベルおよびHighレベルの信号を
同時に出力する過電圧検出回路と、前記Low レベル信号
を受けて前記半導体装置のタ−ンオフ動作を一時停止す
る指令をドライブ回路に向けて出力するプリドライブ回
路と、前記Highレベルの信号を受けて前記半導体装置を
一時的に動作させる定電圧を半導体装置の制御端子に向
けて出力する過電圧入力動作回路とを備えるよう構成し
たことにより、半導体装置のタ−ンオフ時に発生した過
電圧検知ダイオ−ドの降伏電圧を越える過電圧は、過電
圧検出回路で検出され、その出力Low レベル信号を受け
たプリドライブ回路がドライブ回路のタ−ンオフ動作の
一時停止を指令すると同時に、Highレベルの信号を受け
た過電圧入力動作回路が半導体装置を一時的に動作させ
る定電圧を半導体装置の制御端子に向けて出力するの
で、半導体装置は過電圧の持続期間中一時的に能動動作
してインダクタンスに蓄積されたエネルギ−を放電電流
として通流することが可能となり、半導体装置の主端子
間電圧を過電圧検知ダイオ−ドの降伏電圧にクランプし
て素子破壊を防止する過電圧制限機能が得られる。
装置の主端子にカソ−ドが接続された過電圧検知ダイオ
−ドと、過電圧が過電圧検知ダイオ−ドの降伏電圧を越
えたとき動作してLow レベルおよびHighレベルの信号を
同時に出力する過電圧検出回路と、前記Low レベル信号
を受けて前記半導体装置のタ−ンオフ動作を一時停止す
る指令をドライブ回路に向けて出力するプリドライブ回
路と、前記Highレベルの信号を受けて前記半導体装置を
一時的に動作させる定電圧を半導体装置の制御端子に向
けて出力する過電圧入力動作回路とを備えるよう構成し
たことにより、半導体装置のタ−ンオフ時に発生した過
電圧検知ダイオ−ドの降伏電圧を越える過電圧は、過電
圧検出回路で検出され、その出力Low レベル信号を受け
たプリドライブ回路がドライブ回路のタ−ンオフ動作の
一時停止を指令すると同時に、Highレベルの信号を受け
た過電圧入力動作回路が半導体装置を一時的に動作させ
る定電圧を半導体装置の制御端子に向けて出力するの
で、半導体装置は過電圧の持続期間中一時的に能動動作
してインダクタンスに蓄積されたエネルギ−を放電電流
として通流することが可能となり、半導体装置の主端子
間電圧を過電圧検知ダイオ−ドの降伏電圧にクランプし
て素子破壊を防止する過電圧制限機能が得られる。
【００１３】また、過電圧制限回路を、半導体装置の主
端子間に過電圧検知ダイオ−ドと直列に接続された過電
圧検出抵抗，この過電圧検出抵抗の電圧降下により過電
圧を検知してオンとなりLow レベル信号を発するスイッ
チング素子，およびこのスイッチング素子に直列接続さ
れてHighレベルの信号を発する分圧抵抗器からなる過電
圧検出回路と、制御信号源，オン用スイッチング素子間
に接続されたインバ−タ，および制御信号源および分圧
抵抗器とオフ用スイッチング素子間に接続されたＡＮＤ
ゲ−トからなるプリドライブ回路と、分圧抵抗器，半導
体装置の制御端子間に接続されたスイッチング素子およ
び抵抗の直列回路からなる過電圧入力動作回路とで構成
すれば、過電圧の持続期間中半導体装置を一時的に定電
圧動作させてインダクタンスに蓄積されたエネルギ−を
放電電流として接地側に放流し、過電圧を過電圧検知ダ
イオ−ドの降伏電圧にクランプし、半導体装置を過電圧
から保護する過電圧制限機能が得られる。さらに、半導
体装置を定電圧動作させて過電圧を制限するので入力イ
ンピ−ダンスの影響を回避でき、数１０ＫＨz 〜数１０
０ＫＨz で高速スイッチングを行うスイッチング電源へ
の適用が可能になるとともに、半導体装置の可制御電流
の範囲内でインダクタンスの蓄積エネルギ−を放電でき
るので、半導体装置の過渡熱特性で決まる大きな放電電
流を流して過電圧をクランプする機能が得られる。
端子間に過電圧検知ダイオ−ドと直列に接続された過電
圧検出抵抗，この過電圧検出抵抗の電圧降下により過電
圧を検知してオンとなりLow レベル信号を発するスイッ
チング素子，およびこのスイッチング素子に直列接続さ
れてHighレベルの信号を発する分圧抵抗器からなる過電
圧検出回路と、制御信号源，オン用スイッチング素子間
に接続されたインバ−タ，および制御信号源および分圧
抵抗器とオフ用スイッチング素子間に接続されたＡＮＤ
ゲ−トからなるプリドライブ回路と、分圧抵抗器，半導
体装置の制御端子間に接続されたスイッチング素子およ
び抵抗の直列回路からなる過電圧入力動作回路とで構成
すれば、過電圧の持続期間中半導体装置を一時的に定電
圧動作させてインダクタンスに蓄積されたエネルギ−を
放電電流として接地側に放流し、過電圧を過電圧検知ダ
イオ−ドの降伏電圧にクランプし、半導体装置を過電圧
から保護する過電圧制限機能が得られる。さらに、半導
体装置を定電圧動作させて過電圧を制限するので入力イ
ンピ−ダンスの影響を回避でき、数１０ＫＨz 〜数１０
０ＫＨz で高速スイッチングを行うスイッチング電源へ
の適用が可能になるとともに、半導体装置の可制御電流
の範囲内でインダクタンスの蓄積エネルギ−を放電でき
るので、半導体装置の過渡熱特性で決まる大きな放電電
流を流して過電圧をクランプする機能が得られる。
【００１４】さらに、過電圧検出回路を、過電圧を検知
してオンとなるスイッチング素子およびHighレベルの信
号を発する分圧抵抗器の直列回路と、過電圧を検知して
オンとなりLow レベルの信号を発するスイッチング素子
および抵抗の直列回路とをドライブ電源に対して並列に
設けるよう構成すれば、過電圧検出回路の設計の自由度
が増し、高い過電圧検知機能が得られる。
してオンとなるスイッチング素子およびHighレベルの信
号を発する分圧抵抗器の直列回路と、過電圧を検知して
オンとなりLow レベルの信号を発するスイッチング素子
および抵抗の直列回路とをドライブ電源に対して並列に
設けるよう構成すれば、過電圧検出回路の設計の自由度
が増し、高い過電圧検知機能が得られる。
【００１５】一方、半導体装置の主端子にカソ−ドが接
続された過電圧検知ダイオ−ドと、過電圧が過電圧検知
ダイオ−ドの降伏電圧を越えたとき動作してLow レベル
およびHighレベルの信号を同時に出力する過電圧検出回
路と、Low レベル信号を受けて半導体装置のタ−ンオフ
動作を一時停止する指令をドライブ回路のオフ用スイッ
チング素子に向けて出力する第１の過電圧入力動作回路
と、Highレベルの信号を受けて前記半導体装置を一時的
に動作させる定電圧をドライブ回路のオン用スイッチン
グ素子に向けて出力する第２の過電圧入力動作回路とを
備えるよう過電圧制限回路を構成すれば、制御信号源に
よりタ−ンオフ動作中のドライブ回路を、一対の過電圧
入力動作回路により強制的に動作変更させて半導体装置
を一時的に定電圧で動作させてインダクタンスの蓄積エ
ネルギ−を放電させ、過電圧を抑制する機能が得られ
る。
続された過電圧検知ダイオ−ドと、過電圧が過電圧検知
ダイオ−ドの降伏電圧を越えたとき動作してLow レベル
およびHighレベルの信号を同時に出力する過電圧検出回
路と、Low レベル信号を受けて半導体装置のタ−ンオフ
動作を一時停止する指令をドライブ回路のオフ用スイッ
チング素子に向けて出力する第１の過電圧入力動作回路
と、Highレベルの信号を受けて前記半導体装置を一時的
に動作させる定電圧をドライブ回路のオン用スイッチン
グ素子に向けて出力する第２の過電圧入力動作回路とを
備えるよう過電圧制限回路を構成すれば、制御信号源に
よりタ−ンオフ動作中のドライブ回路を、一対の過電圧
入力動作回路により強制的に動作変更させて半導体装置
を一時的に定電圧で動作させてインダクタンスの蓄積エ
ネルギ−を放電させ、過電圧を抑制する機能が得られ
る。
【００１６】また、半導体装置の主端子間に並列接続さ
れた補助半導体装置、および過電圧検知ダイオ−ドと過
電圧検出抵抗の直列回路と、過電圧が過電圧検知ダイオ
−ドの降伏電圧を越えたとき動作してHighレベルの信号
を出力する過電圧検出回路と、Highレベルの信号を受け
て補助半導体装置を一時的に動作させる電圧を補助半導
体装置の制御端子に向けて出力する過電圧入力動作回路
とで過電圧制限回路を構成すれば、制御信号源により定
常的に動作するドライブ回路および半導体装置と過電圧
制限回路とを切り離し、補助半導体装置を定電圧動作さ
せてインダクタンスの蓄積エネルギ−を放電させ、過電
圧を抑制する機能が得られる。
れた補助半導体装置、および過電圧検知ダイオ−ドと過
電圧検出抵抗の直列回路と、過電圧が過電圧検知ダイオ
−ドの降伏電圧を越えたとき動作してHighレベルの信号
を出力する過電圧検出回路と、Highレベルの信号を受け
て補助半導体装置を一時的に動作させる電圧を補助半導
体装置の制御端子に向けて出力する過電圧入力動作回路
とで過電圧制限回路を構成すれば、制御信号源により定
常的に動作するドライブ回路および半導体装置と過電圧
制限回路とを切り離し、補助半導体装置を定電圧動作さ
せてインダクタンスの蓄積エネルギ−を放電させ、過電
圧を抑制する機能が得られる。
【００１７】
【実施例】以下、この発明を実施例に基づいて説明す
る。図１はこの発明の実施例になる半導体装置の過電圧
制限回路を示す接続図であり、従来技術と同じ構成部分
には同一参照符号を付すことにより、重複した説明を省
略する。図において、主直流電源３，インダクタンスと
してのパルストランス２の一次巻線，および半導体装置
１としてのパワ−ＭＯＳＦＥＴの直列回路として構成さ
れたスイッチング電源装置の主回路は、パワ−ＭＯＳＦ
ＥＴ１のゲ−ト端子がゲ−ト直列抵抗Ｒ1 を介してドラ
イブ回路４の出力側に接続され、ドライブ電源５に並列
接続されたオン用スイッチング素子Ｑ1 およびオフ用ス
イッチング素子Ｑ2 の直列回路からなるドライブ回路４
がプリドライブ回路１３を介して図示しない制御信号源
に接続され、制御信号源からの時比率制御信号１Ｓによ
り、インダクタンス２に流れる電流のスイッチングが行
われる。
る。図１はこの発明の実施例になる半導体装置の過電圧
制限回路を示す接続図であり、従来技術と同じ構成部分
には同一参照符号を付すことにより、重複した説明を省
略する。図において、主直流電源３，インダクタンスと
してのパルストランス２の一次巻線，および半導体装置
１としてのパワ−ＭＯＳＦＥＴの直列回路として構成さ
れたスイッチング電源装置の主回路は、パワ−ＭＯＳＦ
ＥＴ１のゲ−ト端子がゲ−ト直列抵抗Ｒ1 を介してドラ
イブ回路４の出力側に接続され、ドライブ電源５に並列
接続されたオン用スイッチング素子Ｑ1 およびオフ用ス
イッチング素子Ｑ2 の直列回路からなるドライブ回路４
がプリドライブ回路１３を介して図示しない制御信号源
に接続され、制御信号源からの時比率制御信号１Ｓによ
り、インダクタンス２に流れる電流のスイッチングが行
われる。
【００１８】過電圧制限回路１０は、パワ−ＭＯＳＦＥ
Ｔ１のドレイン端子にカソ−ドが接続された過電圧検知
ダイオ−ド１１と、過電圧が過電圧検知ダイオ−ド１１
の降伏電圧を越えたとき動作してLow レベルおよびHigh
レベルの信号を同時に出力する過電圧検出回路１２と、
Low レベル信号を受けてパワ−ＭＯＳＦＥＴのタ−ンオ
フ動作を一時停止する指令をドライブ回路４に向けて出
力するプリドライブ回路１３と、Highレベルの信号を受
けてパワ−ＭＯＳＦＥＴを一時的に動作させる定電圧を
パワ−ＭＯＳＦＥＴのゲ−ト端子に向けて出力する過電
圧入力動作回路１５とで構成される。
Ｔ１のドレイン端子にカソ−ドが接続された過電圧検知
ダイオ−ド１１と、過電圧が過電圧検知ダイオ−ド１１
の降伏電圧を越えたとき動作してLow レベルおよびHigh
レベルの信号を同時に出力する過電圧検出回路１２と、
Low レベル信号を受けてパワ−ＭＯＳＦＥＴのタ−ンオ
フ動作を一時停止する指令をドライブ回路４に向けて出
力するプリドライブ回路１３と、Highレベルの信号を受
けてパワ−ＭＯＳＦＥＴを一時的に動作させる定電圧を
パワ−ＭＯＳＦＥＴのゲ−ト端子に向けて出力する過電
圧入力動作回路１５とで構成される。
【００１９】即ち、過電圧検知ダイオ−ド１１は過電圧
検出抵抗Ｒ12を介してパワ−ＭＯＳＦＥＴ１のドレイン
−ソ−ス間に並列接続され、過電圧検出回路１２は過電
圧検出抵抗Ｒ12をベ−スバイアス抵抗として動作するｎ
ｐｎトランジスタＱ12と抵抗Ｒ12A およびＲ12B からな
る抵抗分圧器の直列回路としてドライブ電源５に並列接
続される。また、プリドライブ回路１３は、出力側がｎ
ｐｎトランジスタからなるオン用スイッチング素子Ｑ1
のベ−スに接続されたインバ−タ１３Ａ，およびオフ用
スイッチング素子Ｑ2 のベ−スに接続されたＡＮＤゲ−
ト１３Ｂとで構成され、その入力側は並列接続されて図
示しない制御信号源に接続されるとともに、ＡＮＤゲ−
ト１３Ｂの他方の入力端子は過電圧検出回路１２のｎｐ
ｎトランジスタＱ12のコレクタ側に接続され、Low レベ
ル信号Ｌ1 と時比率信号１ＳとのＡＮＤ条件がチェック
される。さらに、過電圧入力動作回路１５はｐｎｐトラ
ンジスタからなるスイッチング素子Ｑ15, および抵抗Ｒ
15A,Ｒ15B の直列回路としてドライブ電源５に並列接続
され、ｐｎｐトランジスタＱ15のベ−スが過電圧検出回
路１２の抵抗分圧器の中点に接続されてHighレベルの信
号Ｈ1 によりスイッチング動作を行うとともに、抵抗Ｒ
15A,Ｒ15B の中点がパワ−ＭＯＳＦＥＴ１のゲ−トに接
続される。
検出抵抗Ｒ12を介してパワ−ＭＯＳＦＥＴ１のドレイン
−ソ−ス間に並列接続され、過電圧検出回路１２は過電
圧検出抵抗Ｒ12をベ−スバイアス抵抗として動作するｎ
ｐｎトランジスタＱ12と抵抗Ｒ12A およびＲ12B からな
る抵抗分圧器の直列回路としてドライブ電源５に並列接
続される。また、プリドライブ回路１３は、出力側がｎ
ｐｎトランジスタからなるオン用スイッチング素子Ｑ1
のベ−スに接続されたインバ−タ１３Ａ，およびオフ用
スイッチング素子Ｑ2 のベ−スに接続されたＡＮＤゲ−
ト１３Ｂとで構成され、その入力側は並列接続されて図
示しない制御信号源に接続されるとともに、ＡＮＤゲ−
ト１３Ｂの他方の入力端子は過電圧検出回路１２のｎｐ
ｎトランジスタＱ12のコレクタ側に接続され、Low レベ
ル信号Ｌ1 と時比率信号１ＳとのＡＮＤ条件がチェック
される。さらに、過電圧入力動作回路１５はｐｎｐトラ
ンジスタからなるスイッチング素子Ｑ15, および抵抗Ｒ
15A,Ｒ15B の直列回路としてドライブ電源５に並列接続
され、ｐｎｐトランジスタＱ15のベ−スが過電圧検出回
路１２の抵抗分圧器の中点に接続されてHighレベルの信
号Ｈ1 によりスイッチング動作を行うとともに、抵抗Ｒ
15A,Ｒ15B の中点がパワ−ＭＯＳＦＥＴ１のゲ−トに接
続される。
【００２０】このように構成された半導体装置の過電圧
制限回路１０において、過電圧検知ダイオ−ド１１の降
伏電圧を越えない範囲でスイッチング電源装置が定常的
に運転されている状態では、過電圧検出回路１２のトラ
ンジスタＱ12はオフ状態であり、プリドライブ回路１３
のＡＮＤゲ−ト１３ＢにはHighレベルの電圧が印加され
る。従って、時比率制御信号１ＳがLow レベルとなった
ときＡＮＤゲ−トの出力はLow レベル，インバ−タ１３
Ａの出力はHighレベルとなり、ドライブ回路４のオフ用
トランジスタＱ2 はオフ, オン用トランジスタＱ1 はオ
ンとなるので、ゲ−ト直列抵抗Ｒ1 を介してパワ−ＭＯ
ＳＦＥＴ１のゲ−トにドライブ電源５から駆動電圧が印
加され、パワ−ＭＯＳＦＥＴ１が導通する。また、時比
率制御信号１ＳがHighレベルに変わるとＡＮＤゲ−トの
出力はHighレベルに，インバ−タ１３Ａの出力はLow レ
ベルに変化するので、ドライブ回路４のオフ用トランジ
スタＱ2 はオン, オン用トランジスタＱ1 はオフとな
り、パワ−ＭＯＳＦＥＴ１のゲ−ト入力容量がオフ用ト
ランジスタＱ2 を介して放電し、パワ−ＭＯＳＦＥＴ１
がタ−ンオフする。
制限回路１０において、過電圧検知ダイオ−ド１１の降
伏電圧を越えない範囲でスイッチング電源装置が定常的
に運転されている状態では、過電圧検出回路１２のトラ
ンジスタＱ12はオフ状態であり、プリドライブ回路１３
のＡＮＤゲ−ト１３ＢにはHighレベルの電圧が印加され
る。従って、時比率制御信号１ＳがLow レベルとなった
ときＡＮＤゲ−トの出力はLow レベル，インバ−タ１３
Ａの出力はHighレベルとなり、ドライブ回路４のオフ用
トランジスタＱ2 はオフ, オン用トランジスタＱ1 はオ
ンとなるので、ゲ−ト直列抵抗Ｒ1 を介してパワ−ＭＯ
ＳＦＥＴ１のゲ−トにドライブ電源５から駆動電圧が印
加され、パワ−ＭＯＳＦＥＴ１が導通する。また、時比
率制御信号１ＳがHighレベルに変わるとＡＮＤゲ−トの
出力はHighレベルに，インバ−タ１３Ａの出力はLow レ
ベルに変化するので、ドライブ回路４のオフ用トランジ
スタＱ2 はオン, オン用トランジスタＱ1 はオフとな
り、パワ−ＭＯＳＦＥＴ１のゲ−ト入力容量がオフ用ト
ランジスタＱ2 を介して放電し、パワ−ＭＯＳＦＥＴ１
がタ−ンオフする。
【００２１】一方、パワ−ＭＯＳＦＥＴ１が上述のよう
にしてタ−ンオフする過程で過電圧検知ダイオ−ド１１
の降伏電圧を越える過電圧が発生すると、過電圧検出抵
抗の電圧降下が急増するので、過電圧検出回路１２はト
ランジスタＱ12が導通してLow レベルの信号Ｌ1 をＡＮ
Ｄゲ−ト１３Ｂに向けて出力すると同時に、ドライブ電
源５の電圧をＲ12A およびＲ12B からなる抵抗分圧器で
分圧したHighレベルの駆動電圧が過電圧入力動作回路１
５のトランジスタＱ15のベ−スに印加される。従って、
Low レベルの信号Ｌ1 を受けたＡＮＤゲ−ト１３ＢはHi
ghレベルの時比率制御信号１ＳとのＡＮＤ条件が否定さ
れて出力がLow レベルとなり、かつインバ−タ１３Ａの
出力もLow レベルとなるのでドライブ回路４がその動作
を一時的に停止するとともに、Highレベルの駆動電圧を
受けた過電圧入力動作回路１５のトランジスタＱ15がオ
ンし、抵抗Ｒ15A,Ｒ15B でドライブ電源電圧を分圧した
定電圧をパワ−ＭＯＳＦＥＴ１のゲ−トに印加するの
で、ＭＯＳＦＥＴ１はパルストランス２の一時巻線や配
線インダクタンスに蓄積されたエネルギ−を放電電流と
して接地側に流すことが可能となり、過電圧検知ダイオ
−ド１１に加わる過電圧をその降伏電圧にクランプする
ことができる。
にしてタ−ンオフする過程で過電圧検知ダイオ−ド１１
の降伏電圧を越える過電圧が発生すると、過電圧検出抵
抗の電圧降下が急増するので、過電圧検出回路１２はト
ランジスタＱ12が導通してLow レベルの信号Ｌ1 をＡＮ
Ｄゲ−ト１３Ｂに向けて出力すると同時に、ドライブ電
源５の電圧をＲ12A およびＲ12B からなる抵抗分圧器で
分圧したHighレベルの駆動電圧が過電圧入力動作回路１
５のトランジスタＱ15のベ−スに印加される。従って、
Low レベルの信号Ｌ1 を受けたＡＮＤゲ−ト１３ＢはHi
ghレベルの時比率制御信号１ＳとのＡＮＤ条件が否定さ
れて出力がLow レベルとなり、かつインバ−タ１３Ａの
出力もLow レベルとなるのでドライブ回路４がその動作
を一時的に停止するとともに、Highレベルの駆動電圧を
受けた過電圧入力動作回路１５のトランジスタＱ15がオ
ンし、抵抗Ｒ15A,Ｒ15B でドライブ電源電圧を分圧した
定電圧をパワ−ＭＯＳＦＥＴ１のゲ−トに印加するの
で、ＭＯＳＦＥＴ１はパルストランス２の一時巻線や配
線インダクタンスに蓄積されたエネルギ−を放電電流と
して接地側に流すことが可能となり、過電圧検知ダイオ
−ド１１に加わる過電圧をその降伏電圧にクランプする
ことができる。
【００２２】また、半導体装置１を一時的に定電圧駆動
して過電圧をクランプするので、パワ−ＭＯＳＦＥＴの
入力インピ−ダンスの影響を回避でき、数１０ＫＨz 〜
数１００ＫＨz で高速スイッチングを行うスイッチング
電源に適用できる利点が得られる。さらに、半導体装置
の可制御電流の範囲内でインダクタンスの蓄積エネルギ
−を放電できるので、放電電流の制約を排除して高い過
電圧制限機能が得られるとともに、従来半導体装置に並
列に設けたスナバ回路を排除してスイッチング電源装置
の構成を簡素化できる利点も得られる。
して過電圧をクランプするので、パワ−ＭＯＳＦＥＴの
入力インピ−ダンスの影響を回避でき、数１０ＫＨz 〜
数１００ＫＨz で高速スイッチングを行うスイッチング
電源に適用できる利点が得られる。さらに、半導体装置
の可制御電流の範囲内でインダクタンスの蓄積エネルギ
−を放電できるので、放電電流の制約を排除して高い過
電圧制限機能が得られるとともに、従来半導体装置に並
列に設けたスナバ回路を排除してスイッチング電源装置
の構成を簡素化できる利点も得られる。
【００２３】図２はこの発明の異なる実施例になる半導
体装置の過電圧制限回路を示す接続図であり、過電圧制
限回路２０の過電圧検出回路２２が、過電圧を過電圧検
出抵抗Ｒ12の電圧降下として検知してオンとなるスイッ
チング素子（ｎｐｎトランジスタ）Ｑ12と、抵抗Ｒ12A
，Ｒ12B からなる抵抗分圧器の直列回路からなり、過
電圧を検知してHighレベルの信号Ｈ1 を過電圧入力動作
回路１５に向けて出力する直列回路と、過電圧を過電圧
検出抵抗Ｒ12の電圧降下として検知してオンとなるスイ
ッチング素子（ｎｐｎトランジスタ）Ｑ22と、抵抗Ｒ22
の直列回路からなり、過電圧を検知してLow レベルの信
号Ｌ1 をプリドライブ回路１３に向けて出力する直列回
路との並列回路としてドライブ電源５に並列接続した点
が前述の実施例と異なっており、前述の実施例と同様な
作用，効果が得られるとともに、信号Ｌ1,Ｈ1 のレベル
を独立して調整し、過電圧制限回路の動作を円滑化でき
る利点が得られる。
体装置の過電圧制限回路を示す接続図であり、過電圧制
限回路２０の過電圧検出回路２２が、過電圧を過電圧検
出抵抗Ｒ12の電圧降下として検知してオンとなるスイッ
チング素子（ｎｐｎトランジスタ）Ｑ12と、抵抗Ｒ12A
，Ｒ12B からなる抵抗分圧器の直列回路からなり、過
電圧を検知してHighレベルの信号Ｈ1 を過電圧入力動作
回路１５に向けて出力する直列回路と、過電圧を過電圧
検出抵抗Ｒ12の電圧降下として検知してオンとなるスイ
ッチング素子（ｎｐｎトランジスタ）Ｑ22と、抵抗Ｒ22
の直列回路からなり、過電圧を検知してLow レベルの信
号Ｌ1 をプリドライブ回路１３に向けて出力する直列回
路との並列回路としてドライブ電源５に並列接続した点
が前述の実施例と異なっており、前述の実施例と同様な
作用，効果が得られるとともに、信号Ｌ1,Ｈ1 のレベル
を独立して調整し、過電圧制限回路の動作を円滑化でき
る利点が得られる。
【００２４】図３はこの発明の他の実施例になる半導体
装置の過電圧制限回路を示す接続図であり、過電圧制限
回路３０が、電圧検出抵抗Ｒ12の電圧変化ΔＶを受けて
パワ−ＭＯＳＦＥＴ１のタ−ンオフ動作を一時停止する
指令をドライブ回路４のオフ用スイッチング素子Ｑ2 の
ベ−スに向けて出力するｎｐｎトランジスタＱ34および
Ｒ34からなる第１の過電圧入力動作回路３４と、過電圧
検出回路１２の出力Highレベル信号Ｈ1 を受けてパワ−
ＭＯＳＦＥＴ１を一時的に動作させる電圧をドライブ回
路４のオン用スイッチング素子Ｑ1 に向けて出力するｐ
ｎｐトランジスタＱ35および抵抗Ｒ35からなる第２の過
電圧入力動作回路３５とを備えるとともに、プリドライ
ブ回路３３をインバ−タ１３Ａおよび非反転増幅器３３
Ｂで構成して時比率制御信号１S による定常制御専用と
した点が前述の各実施例と異なっている。
装置の過電圧制限回路を示す接続図であり、過電圧制限
回路３０が、電圧検出抵抗Ｒ12の電圧変化ΔＶを受けて
パワ−ＭＯＳＦＥＴ１のタ−ンオフ動作を一時停止する
指令をドライブ回路４のオフ用スイッチング素子Ｑ2 の
ベ−スに向けて出力するｎｐｎトランジスタＱ34および
Ｒ34からなる第１の過電圧入力動作回路３４と、過電圧
検出回路１２の出力Highレベル信号Ｈ1 を受けてパワ−
ＭＯＳＦＥＴ１を一時的に動作させる電圧をドライブ回
路４のオン用スイッチング素子Ｑ1 に向けて出力するｐ
ｎｐトランジスタＱ35および抵抗Ｒ35からなる第２の過
電圧入力動作回路３５とを備えるとともに、プリドライ
ブ回路３３をインバ−タ１３Ａおよび非反転増幅器３３
Ｂで構成して時比率制御信号１S による定常制御専用と
した点が前述の各実施例と異なっている。
【００２５】このように構成された過電圧制限回路３０
において、過電圧が発生すると第１の過電圧入力動作回
路３４によって、時比率制御信号１Ｓによりタ−ンオフ
動作中のオフ用スイッチング素子Ｑ2 がオフ、第２の過
電圧入力動作回路３５によってオン用スイッチング素子
Ｑ1 がオンとなり、抵抗Ｒ35，Ｒ1,Ｒ2 で決まる定電圧
をパワ−ＭＯＳＦＥＴ1 のゲ−トに供給して一時的に動
作させるので、インダクタンスの蓄積エネルギ−を放電
電流として通流し、過電圧検知ダイオ−ド１１に加わる
過電圧をその降伏電圧にクランプすることができる。
において、過電圧が発生すると第１の過電圧入力動作回
路３４によって、時比率制御信号１Ｓによりタ−ンオフ
動作中のオフ用スイッチング素子Ｑ2 がオフ、第２の過
電圧入力動作回路３５によってオン用スイッチング素子
Ｑ1 がオンとなり、抵抗Ｒ35，Ｒ1,Ｒ2 で決まる定電圧
をパワ−ＭＯＳＦＥＴ1 のゲ−トに供給して一時的に動
作させるので、インダクタンスの蓄積エネルギ−を放電
電流として通流し、過電圧検知ダイオ−ド１１に加わる
過電圧をその降伏電圧にクランプすることができる。
【００２６】図４はこの発明の異なる他の実施例になる
半導体装置の過電圧制限回路を示す接続図であり、過電
圧制限回路４０がパワ−ＭＯＳＦＥＴ１のドレイン−ソ
−ス間に並列接続された補助半導体装置４１を備え、過
電圧が過電圧検知ダイオ−ド１１の降伏電圧を越えたと
き、過電圧検出回路１２が動作してHighレベルの信号Ｈ
1 を出力し、この信号受けた過電圧入力動作回路１５が
補助半導体装置( パワ−ＭＯＳＦＥＴ) ４１を一時的に
動作させる定電圧を補助半導体装置( パワ−ＭＯＳＦＥ
Ｔ) ４１のゲ−トに向けて出力するよう構成した点が前
述の各実施例と異なっている。
半導体装置の過電圧制限回路を示す接続図であり、過電
圧制限回路４０がパワ−ＭＯＳＦＥＴ１のドレイン−ソ
−ス間に並列接続された補助半導体装置４１を備え、過
電圧が過電圧検知ダイオ−ド１１の降伏電圧を越えたと
き、過電圧検出回路１２が動作してHighレベルの信号Ｈ
1 を出力し、この信号受けた過電圧入力動作回路１５が
補助半導体装置( パワ−ＭＯＳＦＥＴ) ４１を一時的に
動作させる定電圧を補助半導体装置( パワ−ＭＯＳＦＥ
Ｔ) ４１のゲ−トに向けて出力するよう構成した点が前
述の各実施例と異なっている。
【００２７】このように構成した半導体装置の過電圧制
限回路４０においては、過電圧制限回路４０が例えばス
イッチング電源装置の半導体装置１，ドライブ回路４，
プリドライブ回路３３から切り離され、独立した過電圧
制限回路となるので、電圧クランプ時の最大電流は補助
半導体装置４１の過渡熱特性で決まり、小容量のパワ−
ＭＯＳＦＥＴを用いて過電圧制限回路を構成できるとと
もに、従来必要とした半導体装置のスナバ回路も不要に
なるので、過電圧制限機能が高く，簡素化された過電圧
制限回路が得られる。
限回路４０においては、過電圧制限回路４０が例えばス
イッチング電源装置の半導体装置１，ドライブ回路４，
プリドライブ回路３３から切り離され、独立した過電圧
制限回路となるので、電圧クランプ時の最大電流は補助
半導体装置４１の過渡熱特性で決まり、小容量のパワ−
ＭＯＳＦＥＴを用いて過電圧制限回路を構成できるとと
もに、従来必要とした半導体装置のスナバ回路も不要に
なるので、過電圧制限機能が高く，簡素化された過電圧
制限回路が得られる。
【００２８】なお、前述の各実施例になる過電圧制限回
路を半導体装置１およびそのドライブ回路と一体化した
モジュ−ルとすれば、小型で信頼性が高く，取扱が容易
な過電圧保護機能付半導体装置を経済的にも有利に提供
できる利点が得られる。
路を半導体装置１およびそのドライブ回路と一体化した
モジュ−ルとすれば、小型で信頼性が高く，取扱が容易
な過電圧保護機能付半導体装置を経済的にも有利に提供
できる利点が得られる。
【００２９】
【発明の効果】この発明は前述のように、例えばスイッ
チング電源装置の主回路電流をスイッチングする半導体
装置がタ−ンオフ動作する際発生する過電圧を、過電圧
検知ダイオ−ドの降伏電圧を利用して検出し、過電圧が
降伏電圧を越える期間中半導体装置を一時的に定電圧駆
動させ、例えばパルストランスや配線インダクタンスの
蓄積エネルギ−を半導体装置を介して放電させるよう構
成した。その結果、蓄積エネルギ−を半導体装置の過渡
熱特性によって決まる最大電流の範囲で速やかに放電
し、過電圧を許容値である過電圧検知ダイオ−ドの降伏
電圧にクランプすることが可能になるので、従来技術に
おける半導体装置のスイッチング速度に対する制約を排
除して数１０〜数１００ＫＨz で高速スイッチングを行
うスイッチング電源装置への適用を可能にし、かつ放電
電流に対する制約も排除され、過電圧保護機能の高い過
電圧制限回路を備えた半導体装置，さらにはスイッチン
グ電源装置などを提供することができる。
チング電源装置の主回路電流をスイッチングする半導体
装置がタ−ンオフ動作する際発生する過電圧を、過電圧
検知ダイオ−ドの降伏電圧を利用して検出し、過電圧が
降伏電圧を越える期間中半導体装置を一時的に定電圧駆
動させ、例えばパルストランスや配線インダクタンスの
蓄積エネルギ−を半導体装置を介して放電させるよう構
成した。その結果、蓄積エネルギ−を半導体装置の過渡
熱特性によって決まる最大電流の範囲で速やかに放電
し、過電圧を許容値である過電圧検知ダイオ−ドの降伏
電圧にクランプすることが可能になるので、従来技術に
おける半導体装置のスイッチング速度に対する制約を排
除して数１０〜数１００ＫＨz で高速スイッチングを行
うスイッチング電源装置への適用を可能にし、かつ放電
電流に対する制約も排除され、過電圧保護機能の高い過
電圧制限回路を備えた半導体装置，さらにはスイッチン
グ電源装置などを提供することができる。
【００３０】また、半導体装置に加わる過電圧をクラン
プできるので、従来必要とした半導体装置のスナバ回路
が不要になり、その分構成が簡素化されたスイッチング
電源装置などを提供できるとともに、過電圧制限回路と
半導体装置を一体化したモジュ−ルとすることにより、
小型で信頼性が高く，取扱が容易な過電圧保護機能付半
導体装置を経済的にも有利に提供できる利点が得られ
る。
プできるので、従来必要とした半導体装置のスナバ回路
が不要になり、その分構成が簡素化されたスイッチング
電源装置などを提供できるとともに、過電圧制限回路と
半導体装置を一体化したモジュ−ルとすることにより、
小型で信頼性が高く，取扱が容易な過電圧保護機能付半
導体装置を経済的にも有利に提供できる利点が得られ
る。
【図１】この発明の実施例になる半導体装置の過電圧制
限回路を示す接続図
限回路を示す接続図
【図２】この発明の異なる実施例になる半導体装置の過
電圧制限回路を示す接続図
電圧制限回路を示す接続図
【図３】この発明の他の実施例になる半導体装置の過電
圧制限回路を示す接続図
圧制限回路を示す接続図
【図４】この発明の異なる他の実施例になる半導体装置
の過電圧制限回路を示す接続図
の過電圧制限回路を示す接続図
【図５】半導体装置の従来の過電圧制限回路をスイッチ
ング電源装置の場合を例に簡略化して示す接続図
ング電源装置の場合を例に簡略化して示す接続図
【図６】異なる従来の半導体装置の過電圧制限回路を示
す接続図
す接続図
１ 半導体装置（パワ−ＭＯＳＦＥＴ） ２ インダクタンス（パルストランス） ３ 主直流電源 ４ ドライブ回路 ５ ドライブ電源 ６ 制御信号源 ７ スナバ回路 ８ 過電圧制限回路（アバランシェダイオ−ド） ９ 過電圧制限回路（アバランシェダイオ−ド） １０ 過電圧制限回路 １１ 過電圧検知ダイオ−ド １２ 過電圧検出回路 １３ プリドライブ回路 １５ 過電圧入力動作回路 ２０ 過電圧制限回路 ２２ 過電圧検出回路 ３０ 過電圧制限回路 ３３ プリドライブ回路 ３４ 第１の過電圧入力動作回路 ３５ 第２の過電圧入力動作回路 ４０ 過電圧制限回路 ４１ 補助半導体装置（パワ−ＭＯＳＦＥＴ） １S 時比率制御信号 Ｈ1 Ｈigh レベルの信号 Ｌ1 Ｌowレベルの信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/567
Claims (6)
- 【請求項１】主直流電源およびインダクタンスに流れる
電流を前記主直流電源およびインダクタンスに直列接続
されてオンオフ制御する半導体装置の、タ−ンオフ時に
発生する過電圧の制限回路であって、前記半導体装置が
オン用・オフ用一対のスイッチング素子の直列回路から
なるドライブ回路により駆動されるものにおいて、前記
半導体装置の主端子にカソ−ドが接続された過電圧検知
ダイオ−ドと、過電圧が過電圧検知ダイオ−ドの降伏電
圧を越えたとき動作してLow レベルおよびHighレベルの
信号を同時に出力する過電圧検出回路と、前記Low レベ
ルの信号を受けて前記半導体装置のタ−ンオフ動作を一
時停止する指令をドライブ回路に向けて出力するプリド
ライブ回路と、前記Highレベルの信号を受けて前記半導
体装置を一時的に動作させる定電圧を半導体装置の制御
端子に向けて出力する過電圧入力動作回路とを備えてな
ることを特徴とする半導体装置の過電圧制限回路。 - 【請求項２】半導体装置の主端子間に過電圧検知ダイオ
−ドと直列に接続された過電圧検出抵抗，この過電圧検
出抵抗の電圧降下により過電圧を検知してオンとなりLo
w レベル信号を発するスイッチング素子，およびこのス
イッチング素子に直列接続されてHighレベルの信号を発
する分圧抵抗器からなる過電圧検出回路と、制御信号
源，オン用スイッチング素子間に接続されたインバ−
タ，および制御信号源および分圧抵抗器とオフ用スイッ
チング素子間に接続されたＡＮＤゲ−トからなるプリド
ライブ回路と、分圧抵抗器，半導体装置の制御端子間に
接続されたスイッチング素子および抵抗の直列回路から
なる過電圧入力動作回路とを備えてなることを特徴とす
る請求項１記載の半導体装置の過電圧制限回路。 - 【請求項３】過電圧検出回路が、過電圧を検知してオン
となるスイッチング素子およびHighレベルの信号を発す
る分圧抵抗器の直列回路と、過電圧を検知してオンとな
りLow レベルの信号を発するスイッチング素子および抵
抗の直列回路とをドライブ電源に対して並列に備えてな
ることを特徴とする請求項２記載の半導体装置の過電圧
制限回路。 - 【請求項４】主直流電源およびインダクタンスに流れる
電流を前記主直流電源およびインダクタンスに直列接続
されてオンオフ制御する半導体装置の、タ−ンオフ時に
発生する過電圧の制限回路であって、前記半導体装置が
オン用・オフ用一対のスイッチング素子の直列回路から
なるドライブ回路により駆動されるものにおいて、前記
半導体装置の主端子間に接続された過電圧検知ダイオ−
ドおよび電圧検出抵抗の直列回路と、過電圧が過電圧検
知ダイオ−ドの降伏電圧を越えたことを電圧検出抵抗の
電圧変化によって検知して動作し，Highレベルの信号を
出力する過電圧検出回路と、前記電圧検出抵抗の電圧変
化を受けて前記半導体装置のタ−ンオフ動作を一時停止
する指令をドライブ回路のオフ用スイッチング素子に向
けて出力する第１の過電圧入力動作回路と、前記Highレ
ベルの信号を受けて前記半導体装置を一時的に動作させ
る定電圧をドライブ回路のオン用スイッチング素子に向
けて出力する第２の過電圧入力動作回路とを備えてなる
ことを特徴とする半導体装置の過電圧制限回路。 - 【請求項５】主直流電源およびインダクタンスに流れる
電流を前記主直流電源およびインダクタンスに直列接続
されてオンオフ制御する半導体装置の、タ−ンオフ時に
発生する過電圧の制限回路であって、前記半導体装置が
オン用・オフ用一対のスイッチング素子の直列回路から
なるドライブ回路により駆動されるものにおいて、前記
半導体装置の主端子間に並列接続された補助半導体装
置、および過電圧検知ダイオ−ドと過電圧検出抵抗の直
列回路と、過電圧が過電圧検知ダイオ−ドの降伏電圧を
越えたとき動作してHighレベルの信号を出力する過電圧
検出回路と、前記Highレベルの信号を受けて前記補助半
導体装置を一時的に動作させる電圧を補助半導体装置の
制御端子に向けて出力する過電圧入力動作回路とを備え
てなることを特徴とする半導体装置の過電圧制限回路。 - 【請求項６】過電圧制限回路が半導体装置およびそのド
ライブ回路と一体化したモジュ−ルを形成してなること
を特徴とする請求項１から請求項５のいずれかに記載の
半導体装置の過電圧制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29579293A JPH07147726A (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の過電圧制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29579293A JPH07147726A (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の過電圧制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147726A true JPH07147726A (ja) | 1995-06-06 |
Family
ID=17825226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29579293A Pending JPH07147726A (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の過電圧制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147726A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
| JP2003218675A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| JP2008079475A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010178447A (ja) * | 2009-01-28 | 2010-08-12 | Mitsubishi Electric Corp | 半導体回路装置 |
| JP2013115852A (ja) * | 2011-11-25 | 2013-06-10 | Sanken Electric Co Ltd | 過電圧保護回路 |
| CN103780071A (zh) * | 2014-01-21 | 2014-05-07 | 广东易事特电源股份有限公司 | 一种过压保护装置以及光伏发电系统 |
-
1993
- 1993-11-26 JP JP29579293A patent/JPH07147726A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
| JP2003218675A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| JP2008079475A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP4675302B2 (ja) * | 2006-09-25 | 2011-04-20 | 三菱電機株式会社 | 半導体装置 |
| JP2010178447A (ja) * | 2009-01-28 | 2010-08-12 | Mitsubishi Electric Corp | 半導体回路装置 |
| JP2013115852A (ja) * | 2011-11-25 | 2013-06-10 | Sanken Electric Co Ltd | 過電圧保護回路 |
| CN103780071A (zh) * | 2014-01-21 | 2014-05-07 | 广东易事特电源股份有限公司 | 一种过压保护装置以及光伏发电系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP3883925B2 (ja) | 電力用半導体素子の駆動回路 | |
| US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
| US9698654B2 (en) | Soft shutdown for isolated drivers | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US9722594B2 (en) | Drive device | |
| US20060044025A1 (en) | Power transistor control device | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| JP3645220B2 (ja) | パワーモジュール | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| US11831307B2 (en) | Power switch drive circuit and device | |
| US5526216A (en) | Circuit configuration for gentle shutoff of an MOS semiconductor component in the event of excess current | |
| JPH0653795A (ja) | 半導体装置 | |
| US5923513A (en) | Active snubber device for power modules | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| US7173801B2 (en) | Protection circuit for faulted power devices | |
| JP4413482B2 (ja) | 電力用半導体素子の駆動回路 | |
| US11984879B2 (en) | Drive circuit | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device |