JP2023028645A - パワー半導体モジュール、並びにそれを用いたモータ駆動システム - Google Patents

Abstract

【課題】専用制御線を用いることなくゲート抵抗を制御して、スイッチング損失の増加を抑制しつつ、ゲート電圧発振を防止できるパワー半導体モジュール、並びに、このパワー半導体モジュールを用いたモータ駆動システムを提供する。【解決手段】パワー半導体モジュール（８）が、スイッチング素子（ＳＷ１）と、スイッチング素子のゲート（Ｇ１）に接続されるゲート抵抗（１１）と、を有するものであって、ゲート抵抗は、スイッチング素子のターンオンからターンオフまで、スイッチング素子を駆動するゲート駆動回路（３６）から出力されるゲート電圧（ＶｇｅＨ）が、スイッチング素子の閾値電圧より高くゲート電圧の所定値（Ｖｇｅｐ１）よりも低いときは、ゲート電圧が所定値であるときに比べて、抵抗値が大きくなる可変抵抗（Ｒｇｖａｒｉ１）である。【選択図】図１

Description

本発明は、パワー半導体モジュール、並びにそれを用いたモータ駆動システムに関する。

電力変換装置は電力の交流-直流変換、直流-交流変換あるいは交流電力の周波数変換や直流電力の電圧変換などの機能を備える。このような変換機能を果たすために、電力変換装置はスイッチング機能を備えたパワー半導体モジュールのオン、オフ動作により電力を変換する電力変換回路を備える。

パワー半導体モジュールはゲート駆動回路によりゲート端子とエミッタ端子(もしくはソース端子)間のゲート電圧をＨｉｇｈ（正電圧）に制御することでオン状態となり、Ｌｏｗ（０Ｖもしくは負電圧）に制御することでオフ状態となる。また、ゲート駆動回路はさらに上位の制御器により制御される。

パワー半導体モジュールには、単一もしくは複数並列接続された半導体スイッチング素子（以下、「スイッチング素子」と記す）が搭載された１ｉｎ１モジュールや、スイッチング素子をモジュール内部で２直列接続し、一つのモジュールでハーフブリッジ回路を構成した２ｉｎ１モジュールなどがある。また、パワー半導体モジュールにはＩＰＭ(Intelligent Power Module)と呼ばれる、ゲート駆動回路や自己保護(短絡や過熱保護など)回路を内蔵したものもある。

パワー半導体モジュールが搭載される電力変換装置では、負荷が短絡した場合や２直列接続されたスイッチング素子の一方が誤動作や故障により短絡した場合に、電源が低インピーダンスで短絡されて回路に大きな短絡電流が通流する。このため、短絡が発生した場合はそれを短絡検出回路で検知して、他の健全なスイッチング素子で短絡電流を遮断することにより、短絡から装置を保護している。

しかし、短絡時において電力変換回路内の配線、スイッチング素子やその他電気部品の寄生インダクタンスや寄生キャパシタンスにより発生したゲート電圧の発振がスイッチング素子の増幅機能により増幅される場合がある。

これに対し、短絡時のゲート電圧発振を防止する従来技術として、特許文献１に記載の技術が知られている。

本従来技術では、ゲート駆動回路を内蔵したパワー半導体モジュールにおいて、可変抵抗により短絡時にゲート抵抗を増加することで、短絡時のゲート電圧発振を防止する。

特開２０１８－１１７４５７号公報

従来技術では、可変抵抗の抵抗値を制御するための専用制御配線が必要になる。このため、パワー半導体モジュールにおける配線構成が複雑化し、パワー半導体モジュールの大型化を招く恐れがある。また、専用制御配線を設けることにより、新たな寄生インダクタンスや寄生キャパシタンスが生じる恐れがある。さらに、従来技術では、可変抵抗の制御に関して、スイッチング損失への影響が十分には考慮されていない。

そこで、本発明は、専用制御線を用いることなくゲート抵抗を制御して、スイッチング損失の増加を抑制しつつ、ゲート電圧発振を防止できるパワー半導体モジュール、並びに、このパワー半導体モジュールを用いたモータ駆動システムを提供する。

上記課題を解決するために、本発明によるパワー半導体モジュールは、スイッチング素子と、スイッチング素子のゲートに接続されるゲート抵抗と、を有するものであって、ゲート抵抗は、スイッチング素子のターンオンからターンオフまで、スイッチング素子を駆動するゲート駆動回路から出力されるゲート電圧が、スイッチング素子の閾値電圧より高くゲート電圧の所定値よりも低いときは、ゲート電圧が所定値であるときに比べて、抵抗値が大きくなる可変抵抗である。

上記課題を解決するために、本発明によるモータ駆動装置は、モータを駆動する電力変換装置を備えるものであって、電力変換装置の主回路がパワー半導体モジュールによって構成され、このパワー半導体モジュールが上記本発明によるパワー半導体モジュールである。

本発明によれば、可変抵抗の専用制御配線を用いることなくゲート抵抗の抵抗値を制御して、スイッチング損失の増加を抑制しつつ、ゲート電圧発振を防止できる。

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。

実施例１であるパワー半導体モジュールおよびゲート駆動回路の構成を示す回路図である。 実施例１における可変抵抗の構成を示す回路図である。 実施例１のパワー半導体モジュールの動作を示すタイムチャートである。 実施例２であるパワー半導体モジュールの構成を示す回路図である。 実施例３であるパワー半導体モジュールの外観を示す模式図である。 実施例３であるパワー半導体モジュールの内部構成を示す模式図である。 実施例４であるモータ駆動システムの構成を示す回路図である。

以下、本発明の実施形態について、下記の実施例１～３により、図面を用いながら説明する。各図において、参照番号が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。

本発明の実施例１について、図１～３を用いて説明する。まず、図１を用いて実施例１の構成について説明し、次に、図２および図３を用いて実施例１の動作について説明する。

図１は、本発明の実施例１であるパワー半導体モジュールおよびパワー半導体モジュールを制御するゲート駆動回路の構成を示す回路図である。

図１に示すように、実施例１において、パワー半導体モジュール８は、いわゆる２ｉｎ１モジュールである。パワー半導体モジュール８においては、スイッチング素子ＳＷ１とダイオード１０との並列接続体からなる上アームと、スイッチング素子ＳＷ２とダイオード１２との並列接続体からなる下アームとが、互いに直列接続されて、ハーフブリッジ回路を構成する。なお、実施例１は、上アームと下アームとして個別の１ｉｎ１モジュールを用いる場合にも適用できる。

スイッチング素子ＳＷ１，ＳＷ２としては、図示されているＩＧＢＴ（Insulated Gate Bipolar Transistor）のほか、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの絶縁ゲート形スイッチング素子が適用できる。また、ダイオード１０，１２としては、ＳＢＤ（Schottky Barrier Diode）のほかｐｎ接合ダイオードなどが適用される。スイッチング素子ＳＷ１，ＳＷ２およびダイオード１０，１２を構成する半導体材料は、Ｓｉでもよいし、ＳｉＣなどのワイドギャップ半導体でもよい。なお、スイッチング素子ＳＷ１，ＳＷ２としてＭＯＳＦＥＴが適用される場合、ダイオード１０，１２としてＭＯＳＦＥＴの寄生ダイオード（ボディダイオード）を用いてもよい。

スイッチング素子ＳＷ１は、コレクタ端子Ｃ１、ゲート端子Ｇ１、エミッタ端子Ｅ１を備えている。スイッチング素子ＳＷ２は、コレクタ端子Ｃ２、ゲート端子Ｇ２、エミッタ端子Ｅ２を備えている。コレクタ端子Ｃ１、エミッタ端子Ｅ１とコレクタ端子Ｃ２との接続点である出力端子ＡＣ、およびエミッタ端子Ｅ２は、上アームと下アームの直列接続において、それぞれ高電位端子、中間電位端子および低電位端子となる。

さらに、スイッチング素子ＳＷ１は、コレクタ電圧検出用のコレクタ補助端子Ｃ１ＡＵＸと、ゲート駆動電圧入力用のゲート補助端子Ｇ１ＡＵＸおよびエミッタ補助端子Ｅ１ＡＵＸと、を備えている。スイッチング素子ＳＷ２は、コレクタ電圧検出用のコレクタ補助端子Ｃ２ＡＵＸと、ゲート駆動電圧入力用のゲート補助端子Ｇ２ＡＵＸおよびエミッタ補助端子Ｅ２ＡＵＸと、を備えている。

これらの端子（Ｃ１，ＡＣ，Ｅ２，Ｃ１ＡＵＸ，Ｇ１ＡＵＸ，Ｅ１ＡＵＸ，Ｃ２ＡＵＸ，Ｇ２ＡＵＸ，Ｅ２ＡＵＸ）は、外部回路（主回路、ゲート駆動回路）と電気的に接続される。これらの端子は、パワー半導体モジュール８における対応する電極端子に接続される。したがって、これら電極端子が外部回路と接続される。

上アームは、スイッチング素子ＳＷ１のゲート端子Ｇ１とゲート補助端子Ｇ１ＡＵＸとの間に接続され、抵抗値が可変である可変抵抗Ｒｇ_{ｖａｒｉ１}を備える。また、下アームは、スイッチング素子ＳＷ２のゲート端子Ｇ２とゲート補助端子Ｇ２ＡＵＸとの間に接続され、抵抗値が可変である可変抵抗Ｒｇ_{ｖａｒｉ２}を備える。

図１では、出力端子ＡＣとエミッタ端子Ｅ２の間に誘導性負荷７が接続される上アーム駆動のハーフブリッジ回路構成を示している。また、コレクタ端子Ｃ１とエミッタ端子Ｅ２は配線４，５を介して平滑コンデンサ６と接続され、平滑コンデンサ６は配線２，３を介して直流電源１と接続される。平滑コンデンサ６は、直流電源１によって、直流電源電圧Ｖｃｃに充電される。このような主回路構成は、例えば、三相交流電動機を駆動する三相インバータの一相分に相当する。この場合、誘導性負荷７は、三相交流電動機の三相巻線の一相分に相当する。

ゲート補助端子Ｇ１ＡＵＸ，Ｇ２ＡＵＸとエミッタ補助端子Ｅ１ＡＵＸ，Ｅ２ＡＵＸは、ゲート駆動回路３６に接続される。ゲート駆動回路３６によって、上アームのゲート電圧ＶｇｅＨを、ゲート駆動回路３６の正電源電圧Ｖｇｅｐ１に充電することで上アームはオンされ、ゲート駆動回路３６の負電源電圧Ｖｇｅｎ１に充電することで上アームはオフされる。また、ゲート駆動回路３６によって、下アームのゲート電圧ＶｇｅＬを、ゲート駆動回路３６の正電源電圧Ｖｇｅｐ２に充電することで下アームはオンされ、負電源電圧Ｖｇｅｎ２に充電することで下アームはオフされる。

ゲート駆動回路３６は、制御用の正電圧電源である直流電源１７，２８と制御用の負電圧電源である直流電源１８，２９とを備え、正電圧電源用の平滑コンデンサ１９，３０をそれぞれ正電源電圧Ｖｇｅｐ１，Ｖｇｅｐ２に充電し、負電圧電源用の平滑コンデンサ２０，３１をそれぞれ負電源電圧Ｖｇｅｎ１，Ｖｇｅｎ２に充電する。

ゲート駆動回路３６において、スイッチング素子２１は、上アームのオン時にオンして、ゲート抵抗器Ｒｇｏｎ１を介して、上アームのゲート電圧ＶｇｅＨを正電源電圧Ｖｇｅｐ１に充電する。スイッチング素子３２は、下アームのオン時にオンして、ゲート抵抗器Ｒｇｏｎ２を介して、下アームのゲート電圧ＶｇｅＬを正電源電圧Ｖｇｅｐ２に充電する。

ゲート駆動回路３６において、スイッチング素子２４は、上アームのオフ時にオンして、ゲート抵抗器Ｒｇｏｆｆ１を介して、上アームのゲート電圧ＶｇｅＨを負電源電圧－Ｖｇｅｎ１に充電する。スイッチング素子３５は、下アームのオフ時にオンして、ゲート抵抗器Ｒｇｏｆｆ２を介して、下アームのゲート電圧ＶｇｅＬを負電源電圧－Ｖｇｅｎ２に充電する。

本実施例１においては、図１に示すように、スイッチング素子２１，２４，３２，３５として、接合形バイポーラトランジスタが適用されるが、これに限らず、ＭＯＳＦＥＴなどが適用されてもよい。

ゲート駆動回路３６において、ツェナーダイオード１６とスイッチング素子Ｑ１との直列接続回路、並びにツェナーダイオード２７とスイッチング素子Ｑ２との直列接続回路は、短絡検出時のゲート電圧降圧回路である。上アームでは、Ｃ１ＡＵＸの電位と短絡検出基準電位１４とを比較器１５で比較して、Ｃ１ＡＵＸの電位が短絡検出基準電位１４より高ければ短絡を検出して、スイッチング素子Ｑ１をオフからオンに切り替える。これにより、上アームのゲート電圧ＶｇｅＨはＶｇｅｐ１からツェナーダイオード１６の降伏電圧まで降圧される。下アームでは、Ｃ２ＡＵＸの電位と短絡検出基準電位２５とを比較器２６で比較して、Ｃ２ＡＵＸの電位が短絡検出基準電位２５より高ければ短絡を検出して、スイッチング素子Ｑ２をオフからオンに切り替える。これにより、下アームのゲート電圧ＶｇｅＬはＶｇｅｐ２からツェナーダイオード２７の降伏電圧まで降圧される。

ゲート駆動回路３６におけるスイッチング素子２１，２４，３２，３５は、電力変換装置の制御器（図示せず）から入力するＰＷＭ（Pulse Width Modulation）信号Ｓ１，Ｓ２に基づいて、オン・オフ制御される。

図２は、実施例１（図１）における可変抵抗１１，１３の構成を示す回路図である。なお、可変抵抗１１および可変抵抗１３の構成は同様であるため、図２では、可変抵抗１１，１３の内、可変抵抗１１のみについて回路構成を示す。

図２に示すように、可変抵抗１１は、抵抗ＲｇＳＣ１とＰチャネルＭＯＳＦＥＴ Ｑｐ１との並列接続で構成されている。実施例１において、抵抗ＲｇＳＣ１は、所定の抵抗値を有する固定抵抗である。Ｑｐ１のゲート端子Ｇｐ１はスイッチング素子ＳＷ１のエミッタ端子Ｅ１に接続される。Ｑｐ１のソース端子Ｓｐ１はゲート補助端子Ｇ１ＡＵＸに接続される。Ｑｐ１のドレイン端子Ｄｐ１はスイッチング素子ＳＷ１のゲート端子Ｇ１に接続される。

なお、抵抗ＲｇＳＣ１は、半固定抵抗でもよい。

スイッチング素子ＳＷ１がオン状態となるゲート正電圧バイアス時において、ゲート端子Ｇｐ１とソース端子Ｓｐ１間の電圧が、ＰチャネルＭＯＳＦＥＴ Ｑｐ１の閾値電圧ＶｔｈＱｐ１（負値）よりも負方向に高ければ、ＰチャネルＭＯＳＦＥＴ Ｑｐ１はオン状態である。この場合、可変抵抗１１の抵抗値は、抵抗ＲｇＳＣ１とオン抵抗を有するＰチャネルＭＯＳＦＥＴとの並列接続の抵抗値となる。したがって、可変抵抗１１の抵抗値は、抵抗ＲｇＳＣ１の抵抗値よりも小さな抵抗値となる。

ゲート正電圧バイアス時であっても、ゲート端子Ｇｐ１とソース端子Ｓｐ１間の電圧が、ＰチャネルＭＯＳＦＥＴ Ｑｐ１の閾値電圧ＶｔｈＱｐ１（負値）よりも負方向に低ければ、ＰチャネルＭＯＳＦＥＴＱｐ１はオフ状態である。この場合、可変抵抗１１の抵抗値は抵抗ＲｇＳＣ１となる。

スイッチング素子ＳＷ１がオフ状態となるゲート負電圧バイアス時においては、ＰチャネルＭＯＳＦＥＴ Ｑｐ１の寄生ダイオード（ボディダイオード）が導通するため、可変抵抗１１の抵抗値は、抵抗ＲｇＳＣ１の抵抗値よりも小さくなる。したがって、スイッチング素子ＳＷ１のターンオフ特性への可変抵抗１１の影響は小さい。

上述のように、可変抵抗１１は、スイッチング素子ＳＷ１のゲートバイアス状態に応じて、抵抗値が変化する。このため、専用制御配線を用いることなく、抵抗値を制御できる。実施例１では、ＰチャネルＭＯＳＦＥＴ Ｑｐ１のゲート端子Ｇｐ１がスイッチング素子ＳＷ１のエミッタ端子Ｅ１に接続されており、可変抵抗１１は、抵抗値を制御するための専用制御配線は有していない。

なお、ＰチャネルＭＯＳＦＥＴ Ｑｐ１に代えて、ＩＧＢＴや接合形バイポーラトランジスなどを用いてもよい。ＩＧＢＴや接合形バイポーラトランジスには、Ｑｐ１の寄生ダイオードと同様にオフゲート電流をバイパスするために、逆並列にダイオードが接続される。また、可変抵抗の回路構成は、図２に示す回路構成に限らず、スイッチング素子ＳＷ１のゲートバイアス状態に応じて抵抗値が変化するような他の回路構成でもよい。

図３は、実施例１のパワー半導体モジュールの動作を示すタイムチャートである。なお、誘導性負荷７（図１）の短絡時における可変抵抗および上アームの動作状態を示す。

図３中の上から、コレクタ・エミッタ間電圧ＶｃｅＨ、コレクタ電流ＩｃＨ、ゲート電圧ＶｇｅＨ、内部ゲート電圧ＶｇｅＨ_ｉｎｔ、スイッチング素子ＳＷ１のオン・オフ状態、スイッチング素子Ｑ１のオン・オフ状態、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}の高低を示す（電流および電流については、図１参照）。

なお、図示しないが、時刻ｔ１で、誘導性負荷７の短絡が発生している。

時刻ｔ１では、誘導性負荷７の短絡が発生しているが、スイッチング素子ＳＷ１がオフ状態のため、コレクタ電流ＩｃＨは流れない。また、ゲート電圧ＶｇｅＨが負電圧バイアスであるため、可変抵抗１１内のＰチャネルＭＯＳＦＥＴ Ｑｐ１の寄生ダイオードが導通状態である。このため、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}は、ＲｇＳＣ１よりも低い抵抗値（以下、「低抵抗値」と記す）である。

時刻ｔ２では、ゲート電圧ＶｇｅＨが負電圧バイアスから正電圧バイアスに遷移するため、ＰチャネルＭＯＳＦＥＴ Ｑｐ１の寄生ダイオードがオフ状態になる。また、時刻ｔ２から時刻ｔ３までの期間ｂでは、ゲート電圧ＶｇｅＨは、正電圧バイアスであっても、ＰチャネルＭＯＳＦＥＴ Ｑｐ１の閾値電圧Ｖｔｈ_Ｑｐ１（図３では、便宜上、正値としている）よりも低い。このため、期間ｂでは、ＰチャネルＭＯＳＦＥＴ Ｑｐ１はオフ状態になるので、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}は、抵抗ＲｇＳＣ１と同じ抵抗値（以下、「高抵抗値」と記す）となる。

時刻ｔ３では、ゲート電圧ＶｇｅＨがＰチャネルＭＯＳＦＥＴ Ｑｐ１の閾値電圧Ｖｔｈ_Ｑｐ１まで増加するため、ＰチャネルＭＯＳＦＥＴ Ｑｐ１がオン状態となる。このため、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}は低抵抗値となる。ここで、スイッチング素子ＳＷ１の内部ゲート電圧ＶｇｅＨ_ｉｎｔは、スイッチング素子ＳＷ１の閾値電圧Ｖｔｈ_ｓｗ１に到達していないので、スイッチング素子ＳＷ１は、まだターンオンしていない。したがって、スイッチング素子ＳＷ１がターンオンする前のゲート遅延期間において、ＰチャネルＭＯＳＦＥＴ Ｑｐ１がオン状態になり、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}が低抵抗値に設定される。これにより、スイッチング素子ＳＷ１は、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}が低抵抗値の時にターンオンするので、通常スイッチング時におけるターンオン時間やターンオン損失の増大が防止できる。

時刻ｔ４では、スイッチング素子ＳＷ１の内部ゲート電圧ＶｇｅＨ_ｉｎｔがスイッチング素子ＳＷ１の閾値電圧Ｖｔｈ_ｓｗ１以上となるので、スイッチング素子ＳＷ１はターンオンする。このとき、誘導性負荷７の短絡が発生しているため、直流電源１によって直流電源電圧Ｖｃｃに充電された平滑コンデンサ６が低インピーダンスで短絡された状態となる。このため、短絡電流が、スイッチング素子ＳＷ１に流れ始める。

時刻ｔ５では、比較器１５が短絡を検出して、スイッチング素子Ｑ１を、オフ状態からオン状態に切り替える。このため、ツェナーダイオード１６が、ゲート補助端子Ｇ１ＡＵＸとエミッタ補助端子Ｅ１ＡＵＸ間に挿入されるので、ゲート電圧ＶｇｅＨがツェナーダイオード１６の降伏電圧に向かって低下し始める。ここで、ツェナーダイオード１６の降伏電圧はスイッチング素子ＳＷ１の閾値電圧Ｖｔｈ_ｓｗ１より高く、かつゲート駆動回路３６の正電源電圧Ｖｇｅｐ１よりは低く設定される。このため、スイッチング素子ＳＷ１に流れる電流ＩｃＨをある程度低減してから、ゲート駆動回路３６が有する短絡保護機能により短絡電流が遮断される。これにより、短絡電流の遮断に伴う過大なサージ電圧の発生を抑制することができる。

時刻ｔ６では、ゲート電圧ＶｇｅＨがＰチャネルＭＯＳＦＥＴ Ｑｐ１の閾値電圧Ｖｔｈ_Ｑｐ１よりも低くなり、ＰチャネルＭＯＳＦＥＴ Ｑｐ１がオン状態からオフ状態に遷移する。このため、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}は、低抵抗値から高抵抗値に変化する。これにより、可変抵抗１１がダンピング抵抗となり、短絡電流を低減および遮断する際に発生するゲート電圧ＶｇｅＨの発振（図３中に破線で示すゲート電圧波形ＶｇｅＨ_{ｗ／ｏｄａｍｐ}参照）が抑制される。

時刻ｔ７において、ゲート駆動回路３６が有する短絡保護機能が働いて、スイッチング素子ＳＷ１がターンオフする。

時刻ｔ８において、短絡電流が遮断される。時刻ｔ８以降、ゲート電圧ＶｇｅＨは負ゲート電圧バイアスとなるので、可変抵抗１１の抵抗値Ｒｇ_{ｖａｒｉ１}は、高抵抗値から低抵抗値に戻る。

実施例１による可変抵抗１１は、ゲート電圧ＶｇｅＨすなわちスイッチング素子ＳＷ１のゲートバイアス状態に応じて、抵抗値が変化する。この場合、可変抵抗１１は、モジュール内でゲート電圧ＶｇｅＨを制御用電源として制御される。なお、ゲート電圧ＶｇｅＨは、ゲート駆動回路３６が備える制御用電源を用いて、ゲート駆動回路３６が出力するので、いわば、ゲート駆動回路３６が備える制御用電源が可変抵抗１１の制御用電源を兼ねている。したがって、可変抵抗１１は、専用制御配線を用いることなく、抵抗値を制御できる。

なお、実施例１（図２）では、ＰチャネルＭＯＳＦＥＴ Ｑｐ１のゲート端子Ｇｐ１がスイッチング素子ＳＷ１のエミッタ端子Ｅ１に接続されており、可変抵抗１１は、抵抗値を制御するための専用制御配線は有していない。また、実施例１（図３）では、ゲート電圧ＶｇｅＨがＶｇｅｐ１から低下すること（図３におけるｔ５～ｔ６）に応じて、可変抵抗値が低抵抗値から高抵抗値に切り替えられる。

さらに、実施例１による可変抵抗１１は、スイッチング素子ＳＷ１のターンオンからターンオフまで（図３におけるｔ４～ｔ８参照）、ゲート電圧ＶｇｅＨが、スイッチング素子ＳＷ１の閾値電圧Ｖｔｈ_ＳＷ１より高く、かつゲート電圧ＶｇｅＨの所定値（実施例１ではゲート駆動回路３６の正電源電圧Ｖｇｅｐ１）よりも低いゲート電圧であるときは、ゲート電圧が所定値であるときに比べて、抵抗値が大きくなる。

これにより、ゲート抵抗によるスイッチング損失の増加を抑制しつつ、ゲート電圧発振を防止できる。さらに、ターンオフ時における過大なサージ電圧の発生が防止できる。また、短絡時において、ゲート電圧を低下させて短絡電流の大きさを抑えることにより、スイッチング素子の短絡耐量を向上することができる。

次に、本発明の実施例２について、図４を用いて説明する。なお、主に、実施例１と異なる点について説明する。

図４は、本発明の実施例２であるパワー半導体モジュールの構成を示す回路図である。

実施例２において、上アームは、スイッチング素子ＳＷ１ａとダイオード３７を搭載した上アームの第一の基板４６と、スイッチング素子ＳＷ１ｂとダイオード３８を搭載した上アームの第二の基板４７とを備える。下アームは、スイッチング素子ＳＷ２ａとダイオード３９を搭載した下アームの第一の基板４８と、スイッチング素子ＳＷ２ｂとダイオード４０を搭載した下アームの第二の基板４９とを備える。

上アームの第一の基板４６と上アームの第二の基板４７は、コレクタ端子Ｃ１ａとコレクタ端子Ｃ１ｂとの間および出力端子ＡＣ１ａと出力端子ＡＣ１ｂとの間をそれぞれモジュール外部で接続することで並列接続される。下アームの第一の基板４８と下アームの第二の基板４９は、出力端子ＡＣ１ａと出力端子ＡＣ１ｂとの間およびエミッタ端子Ｅ２ａとエミッタ端子Ｅ２ｂをそれぞれモジュール外部で接続することで並列接続される。これにより、パワー半導体モジュールの定格電流を増大できる。

上アームのゲート補助端子Ｇ１ＡＵＸおよびエミッタ補助端子Ｅ１ＡＵＸは、上アームの第一の基板４６と上アームの第二の基板４７とで共通であり、モジュール内部で配線を分岐する。下アームのゲート補助端子Ｇ２ＡＵＸおよびエミッタ補助端子Ｅ２ＡＵＸは、下アームの第一の基板４８と下アームの第二の基板４９とで共通であり、モジュール内部で配線を分岐する。

このようなモジュール構成によれば、図４に示す、電流経路５０と電流経路５１のような、並列基板間のゲート・エミッタ間ループが形成される。このため、短絡時に並列基板間の電流経路５０や電流経路５１に発振電流が流れて、ゲート電圧発振が発生する場合がある。

そこで、実施例２では、上アームにおいては、モジュール内でゲート配線が分岐する分岐点５２とスイッチング素子ＳＷ１ａのゲート端子Ｇ１ａとの間、および分岐点５２とスイッチング素子ＳＷ１ｂのゲート端子Ｇ１ｂとの間に、それぞれ可変抵抗４１，４２が挿入される。下アームにおいては、分岐点５３とスイッチング素子ＳＷ２ａのゲート端子Ｇ２ａとの間、および分岐点５３とスイッチング素子ＳＷ２ｂのゲート端子Ｇ２ｂとの間に、それぞれ可変抵抗４３，４４が挿入される。

可変抵抗４１，４２，４３，４４の構成は、実施例１の図２で説明した可変抵抗１１と同じであるため、説明を省略する。可変抵抗４１，４２は、電流経路５０におけるダンピング抵抗となり、可変抵抗４３，４４は、電流経路５１におけるダンピング抵抗となる。これにより、パワー半導体モジュール８が備える複数のスイッチング素子が並列接続され、複数のスイッチング素子が共通の補助端子（補助ゲート端子、補助エミッタ端子）を備えている場合に、ゲート電圧発振を防止することができる。

なお、並列接続される複数のスイッチング素子の各々が可変抵抗を備えているので、複数のスイッチング素子は一様にスイッチングされ、並列動作の信頼性が確保される。

次に、本発明の実施例３について、図５および図６を用いて説明する。

図５は、本発明の実施例３であるパワー半導体モジュールの外観を示す模式図である。

パワー半導体モジュール８の回路構成は、前述の実施例２（図４）と同様である。すなわち、パワー半導体モジュール８は、上アームと下アームの直列接続からなるハーフブリッジ回路を二個備える、いわゆる２ｉｎ１モジュールである。

なお、パワー半導体モジュール８は、いわゆる絶縁型パワー半導体モジュールである。

後述するように、２個の上アームと２個の下アーム、並びに、各アームに接続される可変抵抗は、金属ベース１０１上に搭載されている。金属ベース１０１の表面全体は、樹脂ケース１０２によって覆われる。樹脂ケース１０２は、金属ベース１０１に接合されている。

樹脂ケース１０２の上面には、金属ベース１０１上の回路部から引き出される複数の電極端子における外部配線との接続部が露出している。本実施例３において、これらの電極端子は、複数の主端子および複数の補助端子である。複数の主端子は、二つのハーフブリッジ回路の各々から引き出されるコレクタ端子Ｃ１、エミッタ端子Ｅ２および出力端子ＡＣである。補助端子は、二個の上アームに共通の補助ゲート端子Ｇ１ＡＵＸ、補助エミッタ端子Ｅ１ＡＵＸおよび補助コレクタ端子Ｃ１ＡＵＸ、並びに、二個の下アームに共通の補助ゲート端子Ｇ２ＡＵＸ、補助エミッタ端子Ｅ２ＡＵＸおよび補助コレクタ端子Ｃ２ＡＵＸである。

なお、出力端子ＡＣは、樹脂ケース１０２内において、上アームのエミッタ端子Ｅ１および下アームのコレクタ端子Ｃ２に電気的に接続されている。

外部配線によって、２個のコレクタ端子Ｃ１どうし、２個のエミッタ端子Ｅ２どうし、並びに２個の出力端子ＡＣどうしが接続されることにより、前述の実施例２と同様に、２個の上アームが並列接続されるとともに、２個の下アームが並列接続される。

補助ゲート端子Ｇ１ＡＵＸおよび補助エミッタ端子Ｅ１ＡＵＸには、上アーム用のゲート駆動回路が接続され、補助ゲート端子Ｇ２ＡＵＸおよび補助エミッタ端子Ｅ２ＡＵＸには、下アーム用のゲート駆動回路が接続される。補助コレクタ端子Ｃ１ＡＵＸ，Ｃ２ＡＵＸは短絡検出に用いられる。

なお、上述のようなモジュール構成は、公知のパワー半導体モジュールとほぼ同様である。

図６は、実施例３であるパワー半導体モジュールの内部構成を示す模式図である。

図６に示すように、金属ベース１０１の表面上に、絶縁回路基板１１１，１１３，１２１～１２４が、載置かつ接合されている。なお、図６においては、絶縁回路基板の配置のみを示し、スイッチング素子などの回路素子、電極および配線の構成については、図示を省略している。

絶縁回路基板１２１、絶縁回路基板１２２、絶縁回路基板１２３および絶縁回路基板１２４は、それぞれ、実施例２（図４）における、上アームの第一の基板４６、下アームの第一の基板４８、上アームの第二の基板４７および下アームの第二の基板４９に相当する。絶縁回路基板１１１上には、実施例２（図４）における上アーム用の可変抵抗４１，４２が構成されている。回路基板１１３上には、実施例２（図４）における下アーム用の可変抵抗４３，４４が構成されている。

実施例３によれば、モジュール構成を大きく変更することなく、ゲート電圧発振を抑制することができる。

次に、本発明の実施例４について、図７を用いて説明する。

図７は、本発明の実施例４であるモータ駆動システムの構成を示す回路図である。

図７に示すように、モータ駆動システム６１において、モータ５８が、電力変換装置６０が出力する交流電力によって駆動される。

電力変換装置６０は、各々が一組の上下アームを備える３台のパワー半導体モジュール８（２ｉｎ１モジュール）によって構成される三相インバータ主回路と、三相インバータ主回路の直流側に接続される直流電源１と、パワー半導体モジュール８を駆動するゲート駆動回路３６と、ゲート駆動回路３６へＰＷＭ信号を出力する制御器５４を備えている。

パワー半導体モジュール８としては、前述の実施例１～３のいずれかが適用される。なお、モータ５８は三相交流モータであり、モータ５８の各相がパワー半導体モジュールの出力端子（例えば、図１の「ＡＣ」）に接続される。

制御器５４は、電流センサ（５５，５６，５７）によって検出されるモータ５８の三相電流（Ｉｕ，Ｉｖ，Ｉｗ）と、速度検出器５９によって検出されるモータ５８の回転速度（ω）とに基づいて、各相について２個のＰＷＭ信号（Ｓ１ｉ～Ｓ２ｉ：ｉ＝ｕ，ｖ，ｗ）を演算して、各相のゲート駆動回路３６に出力する。パワー半導体モジュール８が、ＰＷＭ信号に応じてゲート駆動回路３６によってスイッチングされることにより、直流電源１からの直流電力が三相交流電力に変換される。この三相交流電力によってモータ５８が駆動される。

パワー半導体モジュール８として、前述の実施例１～実施例３のいずれかが適用されることにより、可変抵抗の専用制御用配線なく短絡時のゲート電圧発振の防止と通常スイッチング時の低損失化を両立できる。このため、電力変換装置６０およびモータ駆動システム６１を小型化できる。また、短絡時のゲート電圧低下により短絡電流を抑制できるため、パワー半導体モジュール８の短絡耐量を増加させ信頼性を向上できる。これにより、モータ駆動システムの信頼性が向上する。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

例えば、アームにおける絶縁ゲート形のスイッチング素子のチャネルの導電形が上述の実施例（ｎチャネルＩＧＢＴ）とは異なってもよい。この場合、ゲート電源電圧やゲート閾値電圧の正負が上述の実施例とは逆になる。

パワー半導体モジュールは、樹脂モールド型であってもよい。また、パワー半導体モジュールは、ゲート回路などを内蔵するいわゆるＩＰＭ（Intelligent Power Module）であってもよい。

１ 直流電源
２，３，４，５ 配線
６ 平滑コンデンサ
７ 誘導性負荷
８ パワー半導体モジュール
１０，１２ ダイオード
１１，１３ 可変抵抗
１４，２５ 短絡検出基準電位
１５，２６ 比較器
１６，２７ ツェナーダイオード
１７，１８ 直流電源
１９，２０ 平滑コンデンサ
２１，２４ スイッチング素子
２８，２９ 直流電源
３０，３１ 平滑コンデンサ
３２，３５ スイッチング素子
３６ ゲート駆動回路
３７，３８，３９，４０ ダイオード
４１，４２，４３，４４ 可変抵抗
４６ 上アームの第一の基板
４７ 上アームの第二の基板
４８ 下アームの第一の基板
４９ 下アームの第二の基板
５０，５１ 電流経路
５２，５３ 分岐点
５４ 制御器
５５，５６，５７ 電流センサ
５８ モータ
５９ 速度検出器
６０ 電力変換装置
６１ モータ駆動システム
１０１ 金属ベース
１０２ 樹脂ケース
１１１，１１３，１２１，１２２，１２３，１２４ 絶縁回路基板

Claims (7)

1. スイッチング素子と、
   前記スイッチング素子のゲートに接続されるゲート抵抗と、
   を有するパワー半導体モジュールにおいて、
   前記ゲート抵抗は、前記スイッチング素子のターンオンからターンオフまで、前記スイッチング素子を駆動するゲート駆動回路から出力されるゲート電圧が、前記スイッチング素子の閾値電圧より高く前記ゲート電圧の所定値よりも低いときは、前記ゲート電圧が前記所定値であるときに比べて、抵抗値が大きくなる可変抵抗であることを特徴とするパワー半導体モジュール。
2. 請求項１に記載のパワー半導体モジュールにおいて、
   前記ゲート抵抗の抵抗値は、前記ゲート電圧によって制御され、前記ゲート電圧の前記所定値は、前記ゲート駆動回路が備える制御用電源の電圧値であることを特徴とするパワー半導体モジュール。
3. 請求項１に記載のパワー半導体モジュールにおいて、
   前記ゲート抵抗は、抵抗と、前記抵抗に並列に接続されたＰチャネルＭＯＳＦＥＴとを有し、前記ゲート電圧の高電位側が前記ＰチャネルＭＯＳＦＥＴのソースに接続され、前記ＰチャネルＭＯＳＦＥＴのゲートは前記スイッチング素子のエミッタまたはソースに接続され、前記ＰチャネルＭＯＳＦＥＴのドレインは前記スイッチング素子のゲートに接続されていることを特徴とするパワー半導体モジュール。
4. 第１スイッチング素子と、
   第２スイッチング素子と、
   前記第１スイッチング素子のゲートに接続される第１ゲート抵抗と、
   前記第２スイッチング素子のゲートに接続される第２ゲート抵抗と、
   を有し、
   前記第１スイッチング素子と前記第２スイッチング素子とが、外部配線によって並列接続可能に構成されるパワー半導体モジュールにおいて、
   ゲート駆動回路が接続される、前記第１スイッチング素子と前記第２スイッチング素子とに共通の補助端子を備え、
   前記第１ゲート抵抗は、前記第１スイッチング素子の前記ゲートと、前記補助端子との間に接続され、
   前記第２ゲート抵抗は、前記第２スイッチング素子の前記ゲートと、前記補助端子との間に接続され、
   前記第１ゲート抵抗は、前記第１スイッチング素子のターンオンからターンオフまで、前記第１スイッチング素子を駆動する前記ゲート駆動回路から出力されるゲート電圧が、前記第１スイッチング素子の閾値電圧より高く前記ゲート電圧の所定値よりも低いときは、前記ゲート電圧が前記所定値であるときに比べて、抵抗値が大きくなる可変抵抗であり、
   前記第２ゲート抵抗は、前記第２スイッチング素子のターンオンからターンオフまで、前記第２スイッチング素子を駆動する前記ゲート駆動回路から出力される前記ゲート電圧が、前記第２スイッチング素子の閾値電圧より高く前記ゲート電圧の前記所定値よりも低いときは、前記ゲート電圧が前記所定値であるときに比べて、抵抗値が大きくなる可変抵抗であることを特徴とするパワー半導体モジュール。
5. 請求項１に記載のパワー半導体モジュールにおいて、さらに、
   前記スイッチング素子および前記ゲート抵抗を格納するケースと、
   前記ケースから露出し、前記ゲート駆動回路と接続される補助端子と、
   を有することを特徴とするパワー半導体モジュール。
6. 請求項１に記載のパワー半導体モジュールにおいて、
   前記ゲート電圧は、前記スイッチング素子に短絡電流が流れるとき、前記スイッチング素子の閾値電圧より高く前記所定値よりも低くなることを特徴とするパワー半導体モジュール。
7. モータを駆動する電力変換装置を備えるモータ駆動システムにおいて、
   前記電力変換装置の主回路がパワー半導体モジュールによって構成され、
   前記パワー半導体モジュールが請求項１に記載のパワー半導体モジュールであることを特徴とするモータ駆動システム。

Images