KR101662471B1 - 구동 보호 회로, 반도체 모듈 및 자동차 - Google Patents

구동 보호 회로, 반도체 모듈 및 자동차 Download PDF

Info

Publication number
KR101662471B1
KR101662471B1 KR1020157016231A KR20157016231A KR101662471B1 KR 101662471 B1 KR101662471 B1 KR 101662471B1 KR 1020157016231 A KR1020157016231 A KR 1020157016231A KR 20157016231 A KR20157016231 A KR 20157016231A KR 101662471 B1 KR101662471 B1 KR 101662471B1
Authority
KR
South Korea
Prior art keywords
circuit
switching element
protection circuit
switching
drive
Prior art date
Application number
KR1020157016231A
Other languages
English (en)
Other versions
KR20150087356A (ko
Inventor
가즈아키 히야마
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20150087356A publication Critical patent/KR20150087356A/ko
Application granted granted Critical
Publication of KR101662471B1 publication Critical patent/KR101662471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/093—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

작은 펄스폭을 가지는 노이즈가 발생했을 경우에도, 서지 전압을 확실히 억제하는 것이 가능한 기술을 제공하는 것을 목적으로 한다. 구동 보호 회로는, 스위칭 소자 Q4를 구동 및 보호하는 구동 보호 회로로서, 게이트 구동 신호에 응답하여 스위칭 소자를 구동하는 게이트 구동 회로(2)와, 게이트 구동 회로(2)보다 늦은 스위칭 속도로 스위칭 소자 Q4를 온으로부터 오프로 천이시키는 소프트 차단 회로(3)를, 스위칭 소자 Q4의 과전류시에 동작시키는 과전류 보호 회로(50)를 구비한다. 구동 보호 회로는, 게이트 구동 신호의 온의 펄스폭이, 과전류 보호 회로(50)의 응답 시간 이하인 경우에는, 과전류에 관계없이 소프트 차단 회로(3)에 의해 스위칭 소자 Q4를 온으로부터 오프로 천이시킨다.

Description

구동 보호 회로, 반도체 모듈 및 자동차{DRIVE PROTECTION CIRCUIT, SEMICONDUCTOR MODULE, AND AUTOMOBILE}
본 발명은, 파워 모듈의 전압 제어형 반도체 스위칭 소자 등의 스위칭 소자를 구동 및 보호하는 구동 보호 회로, 반도체 모듈, 및 자동차에 관한 것이다.
MOSFET, IGBT, SiCMOSFET 등의 반도체 스위칭 소자로 이루어지는 스위칭 회로에 있어서, 과부하, 부하 단락(예를 들면 High측 및 Low측의 반도체 스위칭 소자를 동시에 온(ON)하는 암 단락) 등의 이상(異常)에 의해 반도체 스위칭 소자의 출력 전류가 과대로 되는 경우에, 빠른 스위칭 속도로 스위칭 소자를 오프하면, 스위칭 소자에 악영향을 미치는 서지 전압이 발생하는 것이 알려져 있다.
그래서, 상술의 스위칭 회로에 있어서는, 출력 전류가 과대로 되는 경우에, 통상보다 늦은 스위칭 속도로 해당 반도체 스위칭 소자를 턴 오프(소위 소프트 차단)하는 것이 가능한 소프트 차단 회로를 이용하는 것이 제안되고 있다(예를 들면 특허 문헌 1 참조). 이러한 소프트 차단 회로에 의하면, 서지 전압을 억제하는 것이 가능해진다.
특허 문헌 1 : 일본 공개 특허 공보 제 2003-134797 호
한편, 스위칭 소자의 스위칭 속도의 증가에 따라, 작은 펄스폭을 가지는 노이즈가 스위칭 회로를 구동하기 위한 입력 신호에 중첩되는 일이 있다. 일반적으로, 해당 노이즈의 펄스폭은, 소프트 차단 회로가 보호 동작을 개시하기까지 필요로 하는 응답 시간보다 작기 (짧기) 때문에, 해당 보호 동작이 개시하기 전에, 통상의 스위칭 속도로 스위칭 소자가 오프로 되어 버리는 일이 있다.
이 때문에, 상기 노이즈에 기인하여 스위칭 소자가 통상의 스위칭 속도로 오프되는 상태와, 암 단락이 생기는 상태가, 우연히 겹쳐 버린 경우에는, 소프트 차단 회로에 의한 보호를 하지 못해 서지 전압을 억제할 수 없게 되는 일이 있었다. 그 결과, 서지 전압에 의한 스위칭 소자에의 악영향을 억제할 수 없다고 하는 문제가 있었다.
그래서, 본 발명은, 상기와 같은 문제점을 감안하여 이루어진 것이며, 작은 펄스폭을 가지는 노이즈가 발생하는 경우에 있어서도, 서지 전압을 확실히 억제하는 것이 가능한 기술을 제공하는 것을 목적으로 한다.
본 발명에 따른 구동 보호 회로는, 스위칭 소자를 구동 및 보호하는 구동 보호 회로로서, 입력 신호에 응답하여 상기 스위칭 소자를 구동하는 구동 회로와, 상기 구동 회로보다 늦은 스위칭 속도로 상기 스위칭 소자를 온으로부터 오프로 천이시키는 소프트 차단 회로를, 상기 스위칭 소자의 과전류시에 동작시키는 과전류 보호 회로를 구비한다. 상기 구동 보호 회로는, 상기 입력 신호의 온의 펄스폭이, 상기 과전류 보호 회로의 응답 시간 이하인 경우에는, 상기 과전류에 관계없이 상기 소프트 차단 회로에 의해 상기 스위칭 소자를 온으로부터 오프로 천이시킨다.
본 발명에 따르면, 입력 신호의 온의 펄스폭이, 과전류 보호 회로의 응답 시간 이하인 경우에는, 과전류에 관계없이 소프트 차단 회로를 동작시킨다. 따라서, 작은 펄스폭을 가지는 노이즈가 발생하는 경우에 있어서도, 과전류에 관계없이 소프트 차단 회로에 의해 스위칭 소자를 온으로부터 오프로 천이시킬 수 있으므로, 서지 전압을 확실히 억제할 수 있다.
도 1은 관련 구동 보호 회로의 구성을 나타내는 회로도이다.
도 2는 관련 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
도 3은 관련 구동 보호 회로의 동작을 나타내는 도면이다.
도 4는 암 단락을 나타내는 도면이다.
도 5는 게이트 구동 신호에 노이즈가 발생하는 메카니즘을 나타내는 도면이다.
도 6은 암 단락이 발생했을 때의 실측 파형을 나타내는 도면이다.
도 7은 암 단락이 발생했을 때의 실측 파형을 나타내는 도면이다.
도 8은 실시의 형태 1에 따른 구동 보호 회로의 구성을 나타내는 회로도이다.
도 9는 실시의 형태 1에 따른 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
도 10은 실시의 형태 1에 따른 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
도 11은 실시의 형태 1에 따른 구동 보호 회로의 동작을 나타내는 도면이다.
도 12는 실시의 형태 1에 따른 구동 보호 회로에 의해 얻을 수 있는 효과를 나타내는 도면이다.
도 13은 실시의 형태 1에 따른 구동 보호 회로에 의해 얻을 수 있는 효과를 나타내는 도면이다.
도 14는 실시의 형태 2에 따른 구동 보호 회로의 구성을 나타내는 회로도이다.
도 15는 실시의 형태 2에 따른 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
도 16은 미러 기간을 나타내는 도면이다.
도 17은 실시의 형태 2에 따른 구동 보호 회로의 동작을 나타내는 도면이다.
도 18은 실시의 형태 3에 따른 구동 보호 회로의 구성을 나타내는 회로도이다.
도 19는 실시의 형태 3에 따른 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
도 20은 실시의 형태 3에 따른 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
도 21은 실시의 형태 4에 따른 구동 보호 회로를 구비하는 자동차의 구성을 나타내는 블럭도이다.
＜실시의 형태 1＞
우선, 본 발명의 실시의 형태 1에 따른 구동 보호 회로에 대해 설명하기 전에, 그것과 관련되는 구동 보호 회로(이하, 「관련 구동 보호 회로」라고 부른다)에 대해 설명한다. 도 1은 관련 구동 보호 회로의 구성을 나타내는 회로도이며, 도 2는 관련 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
관련 구동 보호 회로는 스위칭 디바이스(1)의 스위칭 소자 Q4를 구동 및 보호하는 회로이며, 도 1에 나타내는 바와 같이, 게이트 구동 회로(구동 회로)(2)와, 소프트 차단 회로(3)와, 센스 저항(4)과, 로우패스 필터(LPF)(5)와, 제 1 콤퍼레이터(6)와, 기준 전압 REF를 가지는 전원(7)과, 이들을 통괄적으로 제어하는 제어 논리(Control Logic) 회로(8)를 구비하여 구성되어 있다.
이들 구성 요소 중, 상기 게이트 구동 회로(2) 이외의 구성 요소(즉 소프트 차단 회로(3), 센스 저항(4), 로우패스 필터(5), 제 1 콤퍼레이터(6), 전원(7), 및, 제어 논리 회로(8))는, 과전류 보호 회로(50)를 구성하고 있다. 상세한 것에 대해서는 후술하지만, 이 과전류 보호 회로(50)는, 스위칭 소자 Q4의 과전류시에 소프트 차단 회로(3)를 동작시킴으로써, 스위칭 소자 Q4를 과전류로부터 보호하는 것으로 되어 있다.
다음에, 관련 구동 보호 회로의 구성 요소에 대해 상세하게 설명한다. 또, 이하에 대해서는, 스위칭 소자 Q4는 IGBT로 구성되어 있는 것으로서 설명하고, 스위칭 소자 Q4의 온 및 오프를, IGBT의 온 및 오프, 또는, 스위칭 디바이스(1)의 온 및 오프로 기재하기도 한다.
게이트 구동 회로(2)는 스위칭 소자 Q2, Q3 및 저항 RG를 구비하여 구성되어 있다. 여기에서는 일례로서, 스위칭 소자 Q2, Q3는 바이폴러 트랜지스터로 구성되어 있다. 관련 구동 보호 회로가 통상 동작하고 있는 경우(도 2에 나타나는 기간 A)에는, 게이트 구동 회로(2)는, 제어 논리 회로(8)의 제어에 의해, 게이트 구동 신호(관련 구동 보호 회로의 입력 신호)에 응답하여 스위칭 소자 Q4를 구동한다. 구체적으로는, 게이트 구동 회로(2)는, 게이트 구동 신호의 온(H : High) 및 오프(L : Low)에 응답하여, 온 전압 및 오프 전압을 선택적으로 스위칭 소자 Q4의 게이트로 출력하고, 이 출력에 의해서 스위칭 소자 Q4를 구동한다. 한편, 후술하는 바와 같이 과전류가 검출된 경우(도 2에 나타나는 기간 B)에는, 제어 논리 회로(8)의 제어에 의해 스위칭 소자 Q2, Q3가 오프되고, 게이트 구동 회로(2)는, 스위칭 소자 Q4 및 다른 구성 요소에 영향을 주지 않는 HiZ(하이 임피던스) 상태로 된다.
소프트 차단 회로(3)는 스위칭 소자 Q1 및 저항 RGsoft를 구비하여 구성되어 있다. 관련 구동 보호 회로가 통상 동작하고 있는 경우(도 2에 나타나는 기간 A)에는, 제어 논리 회로(8)의 제어에 의해 스위칭 소자 Q1가 오프되고, 소프트 차단 회로(3)는 스위칭 소자 Q4 및 다른 구성 요소에 영향을 주지 않는 HiZ 상태로 된다. 한편, 과전류가 검출된 경우(도 2에 나타나는 기간 B)에는, 제어 논리 회로(8)의 제어에 의해서 스위칭 소자 Q1가 온 됨으로써, 소프트 차단 회로(3)는 스위칭 소자 Q4를 온으로부터 오프로 천이시킨다.
여기서, 소프트 차단 회로(3)의 저항 RGsoft에는, 게이트 구동 회로(2)의 저항 RG의 저항값보다 큰 것을 이용하고 있다. 그 때문에, 소프트 차단 회로(3)를 이용하여 스위칭 소자 Q4를 온으로부터 오프로 천이시키는 경우의 게이트 전압의 단위 시간 당의 저하는, 게이트 구동 회로(2)를 이용하여 천이시키는 경우의 저하보다 완만하게 된다. 이것에 의해, 관련 구동 보호 회로에서는, 게이트 구동 신호가 온(H)이어도 과전류가 검출된 경우에는 소프트 차단 회로(3)를 동작시키고, 게이트 구동 회로(2)보다 늦은 스위칭 속도로 스위칭 소자 Q4를 온으로부터 오프로 천이시키는 소프트 차단을 행하는 것으로 되어 있다.
센스 저항(4)은, 스위칭 소자 Q4의, 이미터에 대해서 수천분의 1부터 수만 분의 1의 센스 전류가 흐르는 센스 단자 S와 접속되어 있다. 이 센스 저항(4)은 해당 센스 전류를 센스 전압 VS로 변환하기 위한 것이다.
여기에서는 스위칭 소자 Q4가 센스 단자 S를 가지는 구성에 대해 설명하지만, 만약 센스 단자 S를 가지지 않는 구성으로 하는 경우에는, 접지와 이미터 단자 E와의 사이에 전류 검출용의 분로 저항을 접속하고, 이미터 전류를 변환해서 얻을 수 있는 전압을 상기 센스 전압 VS 대신에 이용하면 좋다. 그리고, 센스 저항(4)(또는 분로 저항)의 저항값은, 스위칭 소자 Q4의 출력 전류가 정격치를 넘는 경우에, 센스 저항(4)(또는 분로 저항)의 전압 강하가 전원(7)의 기준 전압 REF를 넘도록 설정되어 있으면 좋다.
로우패스 필터(5)는, 센스 저항(4)에서 변환된 센스 전압 VS에 중첩하는 노이즈 성분을 제거하고, 제거 후의 센스 전압 VS를 제 1 콤퍼레이터(6)로 출력한다.
제 1 콤퍼레이터(6)는, 로우패스 필터(5)로부터의 센스 전압 VS와 전원(7)의 기준 전압 REF의 대소를 비교하고, 그 비교 결과에 따른 신호를 제어 논리 회로(8)에 출력한다. 여기에서는, 제 1 콤퍼레이터(6)는, 센스 전압이 기준 전압 REF 이하인 경우에는 L를 제어 논리 회로(8)로 출력하고, 센스 전압이 기준 전압 REF를 넘는 경우에는 H를 제어 논리 회로(8)로 출력한다. 또, 여기에서는, 센스 저항(4)(또는 분로 저항)에 의한 전압 강하가, 스위칭 소자 Q4의 동작에 영향을 주지 않도록, 기준 전압 REF는 예를 들면 1 V이하로 설정된다.
이와 같이, 제 1 콤퍼레이터(6) 및 전원(7)은, 스위칭 소자 Q4의 출력 전류가 과대한지 여부를 검출하는 과전류 검출부(51)를 구성하고 있다.
제어 논리 회로(8)는, 게이트 구동 신호와 제 1 콤퍼레이터(6)로부터의 출력에 근거하여, 게이트 구동 회로(2) 및 소프트 차단 회로(3)를 제어한다. 구체적으로는, 제어 논리 회로(8)는, 제 1 콤퍼레이터(6)로부터 L를 받은 경우(도 2의 기간 A에 나타내는 바와 같이, 스위칭 소자 Q4의 출력 전류가 과대하지 않고, 센스 전압 VS가 기준 전압 REF 이하인 경우)에는, 게이트 구동 신호의 온 및 오프에 따라서, 게이트 구동 회로(2)를 이용하여 스위칭 소자 Q4를 온 및 오프하는 통상 동작을 행한다.
한편, 제어 논리 회로(8)는, 제 1 콤퍼레이터(6)로부터 H를 받은 경우(도 2의 기간 B에 나타내는 바와 같이, 스위칭 소자 Q4의 출력 전류가 과대하고, 센스 전압 VS가 기준 전압 REF를 넘는 경우)에는, 게이트 구동 신호가 온이어도, 소프트 차단 회로(3)를 이용하여 게이트 구동 회로(2)보다 늦은 스위칭 속도로 스위칭 소자 Q4를 온으로부터 오프로 천이시킨다.
즉, 과전류 보호 회로(50)는, 과전류 검출부(51)에서 과전류가 검출되었을 때에, 소프트 차단 회로(3)를 동작시킨다. 이러한 과전류 보호 회로(50)를 구비하는 관련 구동 보호 회로에 의하면, 서지 전압을 억제하는 것이 가능해진다. 또, 이 관련 구동 보호 회로에서는, 제어 논리 회로(8)의 제어에 의해, 소프트 차단 회로(3)를 동작할 때 게이트 구동 회로(2)를 HiZ 상태로 하고, 게이트 구동 회로(2)를 동작할 때 소프트 차단 회로(3)를 HiZ 상태로 한다. 이것에 의해, 게이트 구동 회로(2) 및 소프트 차단 회로(3)의 동작이 서로 영향을 주는 것을 억제하고 있다.
또, 도 2에 나타내는 바와 같이, 게이트 구동 회로(2) 및 소프트 차단 회로(3)에 의해, 스위칭 소자 Q4의 게이트에 전압을 인가해도, 스위칭 소자 Q4의 게이트 전압 VGE가, 그들 회로로부터의 인가 전압에 즉시 추종하여 인가 전압과 같은 전압이 된다고는 할 수 없다. 예를 들면, 후술하는 바와 같이, 스위칭 소자 Q4의 턴 온시의 미러 기간 등에 있어서는, 스위칭 소자 Q4의 게이트 전압은 인가 전압과 상이한 전압치로 잠깐 머무는 현상을 볼 수 있다.
도 3(a)은 관련 구동 보호 회로와 관련되는 제어 논리 회로(8)의 진리값 표이며, 도 3(b)은 해당 제어 논리 회로(8)의 상태 천이도이다. 이 도 3(a) 및 도 3(b)에 나타나는 바와 같이, 제어 논리 회로(8)는, IGBT 오프(스위칭 소자 Q4 오프), IGBT 온(스위칭 소자 Q4 온), 소프트 차단 개시, 소프트 차단이라고 하는 4개 상태를 가진다.
정상 동작시(SC=L)에는, 게이트 구동 회로(2)를 이용한 구동을 행하고, IGBT 온 상태와, ITBT 오프 상태가 교대로 스위칭된다. 그리고, IGBT 온 상태에서, 제 1 콤퍼레이터(6)의 출력(SC)이 H로 되면, 제어 논리 회로(8)는, IGBT 온 상태로부터 소프트 차단 개시 상태로 천이한다.
소프트 차단 개시 상태로 천이하면, 제어 논리 회로(8)는, 게이트 구동 회로(2)의 스위칭 소자 Q2, Q3를 오프하고, 또한, 소프트 차단 회로(3)의 스위칭 소자 Q1를 온한다. 이것에 의해, 소프트 차단 회로(3)가 동작하여, 스위칭 소자 Q4가 저속의 스위칭 속도로 온으로부터 오프로 천이된다. 또, 제어 논리 회로(8)는, 과전류가 발생했을 때의 이상(異常) 신호(이하, Fo 신호(Fault Output signal)라고 한다)에 대해서 일정 시간 카운트하는 내장의 이상시(異常時) 타이머(이하, 「Fo 타이머」라고 한다)(도시하지 않음)를 기동하여 카운트의 개시를 행한다. 이상(以上)의 동작 후, 제어 논리 회로(8)는 소프트 차단 개시 상태로부터 소프트 차단 상태로 천이한다.
소프트 차단 상태로 천이하면, 제어 논리 회로(8)는, Fo 타이머가 정지하고(일정 시간의 카운트가 종료하고), 또한, 게이트 구동 신호가 오프로 될 때까지(IN=L), 소프트 차단 상태를 유지한다. 즉, 관련 구동 보호 회로는, Fo 타이머 동작중에는 게이트 구동 신호를 받지 않고, 소프트 차단 상태를 유지한다. 그리고, Fo 타이머가 정지하고, 또한, 게이트 구동 신호가 오프로 되면, 제어 논리 회로(8)는, 파선의 화살표로 나타낸 바와 같이 IGBT 오프 상태로 천이한다. 또, 상술한 바와 같이, 제 1 콤퍼레이터(6)의 출력에 관계없이, Fo 타이머를 이용하여 일정 시간 소프트 차단 상태를 유지하는 이유는, 게이트 구동 신호를 생성하는 상위 시스템에 이상 발생을 전달하기 위해서 일정 시간을 필요로 하기 위함이며, 또, 스위칭 소자 Q4가 오프로 천이할 때까지의 시간을 확보하기 위함이다.
여기서, 도 2의 기간 B에 나타나는 바와 같이, 제 1 콤퍼레이터(6)의 입력 전압이 기준 전압 REF를 넘고 나서 출력이 반전할 때까지는, 「제 1 콤퍼레이터 출력 지연」 및 「제어 논리 회로 출력 지연」 등의 일정한 지연 시간이 존재한다. 또, 게이트 구동 신호가 H가 되고 나서, 제 1 콤퍼레이터(6)에 센스 전압 VS가 입력될 때까지의 신호 경로에서도, 「게이트 구동 출력 지연」 및 「LPF 지연」 등이 생긴다.
즉, 이상의 게이트 구동 신호가 관련 구동 보호 회로에 입력되고 나서, 과전류 보호 회로(50)가 스위칭 소자 Q4의 보호 동작을 개시하기까지는, 예를 들면 수 ㎲ 정도의 일정한 응답 시간(=게이트 구동 출력 지연 + LPF 지연 + 제 1 콤퍼레이터 출력 지연 + 제어 논리 회로 출력 지연)을 필요로 하게 된다.
다음에, 도 4에 있어서, 상기 스위칭 소자 Q4에 대응하는 스위칭 소자 Q4a, Q4b를, 각각 High측 및 Low측의 스위칭 소자로서 브릿지 접속한 회로도를 나타낸다. 또, 게이트 구동 회로(2a, 2b)는 상기 게이트 구동 회로(2)에 대응하는 회로이며, 스위칭 소자 Q4a, Q4b를 각각 구동한다. 또, 스위칭 소자 Q4a는, 파워 디바이스 회로의 내부 저항 R12를 거쳐서 전원(66)과 접속되어 있고, 스위칭 소자 Q4b는, 파워 디바이스 회로의 내부 인덕턴스 L12를 거쳐서 전원(66)과 접속되어 있다.
여기서, 전원(66)에는, 교류 전압을 전파(全波) 정류한 전압을 출력하는 전원이 이용되고 있다. 이 전원(66)이 출력하는 전파 정류 파형의 전압을 평활화하기 위해서, 도 4에 나타내는 회로에서는, 커패시터 C11와, 커패시터 C11의 내부 인덕턴스 L11와, 커패시터 C11의 내부 저항 R11을 직렬 접속한 등가 회로로 나타내는 DC-Link 커패시터(67)가 전원(66)과 접속되어 있다. 또, 이 DC-Link 커패시터(67)는, 전기 자동차 등의 배터리를 전원으로 하는 차량에서, 배터리의 내부 저항, 배터리와 스위칭 소자 회로의 사이의 배선 임피던스에 의한 전압 변동을 억제하기 위해서 이용된다.
이와 같이 구성된 도 4에 나타나는 회로에 있어서, 스위칭 소자 Q4a, Q4b가 동시 또한 순간적으로 온 상태로 되는 암 단락(단시간 단락)이 발생한 경우에는, 아래의 식(1)에 나타나는 단락 전류 ISC가, 브릿지(스위칭 소자 Q4a, Q4b)에 흐른다.
Figure 112015059086840-pct00026
여기서, 예를 들면, 단락 전류 ISC가 흐르는 경로의 저항 성분의 총합 R를 34 mΩ, 해당 경로의 기생 인덕턴스의 총합 L를 25 nH, 전원 전압 V를 400 V로 한 경우에는, 단락 발생으로부터 1㎲ 후의 단락 전류 ISC는, 상기 식(1)을 이용하여 계산하면 8745 A가 된다. 이것은, 단락 시간이 짧아도, 단락 전류 ISC는 매우 커지는 것을 의미한다.
이러한 비교적 큰 단락 전류 ISC, 즉 스위칭 소자 Q4의 출력 전류가 발생하고 있는 경우에, 게이트 구동 회로(2)에 의해 통상의 스위칭 속도로 스위칭 소자 Q4를 온으로부터 오프로 천이시키면, 서지 전압이 발생하여 스위칭 소자 Q4에 악영향이 생긴다.
그래서, 상술한 바와 같은 관련 구동 보호 회로를 이용하는 구성에 있어서는, 암 단락이 발생하는 상태와, 통상의 스위칭 속도로 스위칭 소자 Q4를 온으로부터 오프로 천이시키는 상태가 겹치지 않게 하기 위해서, 통상, 상위 시스템 등에 의해 적절히 제어된 게이트 구동 신호가 관련 구동 보호 회로에 입력된다. 그렇지만, 이하에 설명하는 바와 같이, 게이트 구동 신호에 노이즈가 발생하는 경우에는, 암 단락이 발생하는 상태와, 통상의 스위칭 속도로 스위칭 소자를 온으로부터 오프로 천이시키는 상태가 우연히 겹쳐 버리는 일이 있었다.
다음에, 게이트 구동 신호를 관련 구동 보호 회로에 입력하는 배선(이하 「게이트 구동 신호 배선」)에 있어서, 노이즈가 유도되는 메카니즘에 대해서, 도 5를 이용하여 설명한다. 또, 이 도 5에는, 스위칭 소자 Q11, Q12, Q13, Q14를 H 브릿지 구성한 회로의 동작에 기인하여, 게이트 구동 신호 배선에 노이즈가 유도되는 메카니즘이 나타나 있다.
스위칭 소자 Q11, Q12, Q13, Q14(스위칭 소자 Q4 또는 외부의 스위칭 소자에 대응)가 스위칭 동작한 경우에는, 도 5(a)에 나타내는 바와 같이, 게이트 구동 신호 배선과 H 브릿지 회로의 사이의 부유 커패시터 C12를 통한 정전 결합에 의한 유도 전압(노이즈) VNS와 상호 인덕턴스 M를 통한 전자기 결합에 의한 유도 전압(노이즈) VNI가, 게이트 구동 신호에 중첩한다. 또, 정전 결합에 의한 노이즈 VNS는 아래의 식 (2)과 같이 나타나고, 고주파수일 때의 해당 노이즈 VNS는 아래의 식(3)과 같이 나타나고, 전자기 결합에 의한 노이즈 VNI는 아래의 식(4)과 같이 나타난다.
Figure 112015058921678-pct00002
Figure 112015058921678-pct00003
Figure 112015058921678-pct00004
도 5(b)에는, 노이즈 VNS, VNI가 중첩된 게이트 구동 신호의 전압 파형 일례가 나타나 있다. 스위칭 소자 Q11~Q14의 스위칭 속도가 증가하고, 전압, 전류의 변동이 단시간으로 되면, 이 노이즈 VNS, VNI의 전압 파형의 진폭은 커지고, 또한, 그 발생 시간은 짧아진다. 즉, 스위칭 소자 Q11~Q14의 스위칭 속도가 증가하면, 게이트 구동 신호에 노이즈가 중첩하기 쉬워져, 그 노이즈의 펄스폭은 짧아진다.
그런데, 최근의 인버터 장치에서의 스위칭 소자의 스위칭 시간은 1㎲ 이하이며, 그것에 따라서, 노이즈의 펄스폭도 1㎲ 이하로 짧아지고 있다. 그 때문에, 과전류 보호 회로(50)의 응답 시간보다 작은 (짧은) 펄스폭을 가지는, 도 5(b)에 나타낸 바와 같은 노이즈가, 게이트 구동 신호에 중첩된 상태로 관련 구동 보호 회로에 입력되는 일이 있다. 이러한 노이즈가 입력된 경우(도 2에 나타나는 기간 C)에는, 과전류 보호 회로(50)의 소프트 차단 기능에 의한 보호 동작이 도움이 되지 않아, 게이트 구동 회로(2)에 의한 통상의 턴 오프(도 2에 나타나는 기간 C에 있어서의 갑작스런 하드 차단)를 하게 된다.
이 결과, 관련 구동 보호 회로에 있어서는, 상기 노이즈에 기인하여 스위칭 소자 Q4를 통상의 스위칭 속도로 온으로부터 오프로 천이시키는 상태와, 암 단락이 생기는 상태가 우연히 겹치는 경우가 있고, 이 경우에는, 큰 서지 전압이 발생하여, 스위칭 소자 Q4 등에 악영향이 생겨 버리는 일이 있다.
도 6 및 도 7에, 도 4의 브릿지 구성에서 고의로 암 단락을 발생시켰을 때의 실측 파형을 나타낸다. 또, 암 단락은, High측 소자를 먼저 온 상태로 하고, 나중에 Low측 소자를 온 상태로 함으로써 발생시킨 것으로 한다.
도 6은, 도 4의 브릿지 구성에서 암 단락 상태를 일정 시간 지속시킨 후에, 과전류 보호 회로(50)에 의해 소프트 차단시킨 경우의 실측 파형을 나타내고 있다. 여기에서는, 스위칭 소자의 정격을 600V/600A, 전원 전압 VCC를 450V, 암 단락 시간(펄스폭의 노이즈가 입력되었을 경우에 생기는 암 단락 상태가 계속하는 시간)을 1.75㎲로 하고 있다. 그리고, 암 단락 시간은, 암 단락 전류가 흐르기 시작하고 나서 과전류 보호 회로(50)가 소프트 차단 동작을 개시할 때까지의 상기 응답 시간(여기에서는, 상술의 LPF 지연 + 제 1 콤퍼레이터 출력 지연 + 제어 논리 회로 출력 지연)으로 동일하게 하고 있다. 이 경우에 발생한 서지 전압(컬렉터 전압 VCE의 상승)은 138V로 비교적 작아지고 있어, 과전류 보호 회로(50)에 의해서 억제된 것으로 되어 있다.
도 7은, 도 4의 브릿지 구성과 관련 구동 보호 회로에 있어서 소프트 차단을 할 수 없는 단시간 단락을 재현했을 경우의 실측 파형을 나타내고 있다. 여기에서는, 암 단락 시간을, 과전류 보호 회로(50)의 응답 시간보다 작은 시간(예를 들면 1.12㎲)로 하고, 과전류 보호 회로(50)에 의한 소프트 차단을 행하지 않는 것을 상정하고, 게이트 구동 회로(2)에 의한 통상의 차단(하드 차단)을 행하고 있다. 또, 도 6에 나타낸 예에서는 스위칭 소자 Q4의 전원 전압 VCC를 450V이었지만, 도 7에 나타내는 예에서는, 해당 전원 전압 VCC를 200V로 하고 있다.
이 경우에 발생한 서지 전압은 384V이며, 소프트 차단이 기능한 경우의 2배 이상으로 되고 있다. 또, 여기에서는, 전원 전압 VCC를 200V로 했지만, 만약 도 6과 같이 450V로 한 경우에는, 서지 전압에 의한 최대의 컬렉터 전압 VCE는 800V 이상으로 되어, 스위칭 소자가 내압 파괴될 것으로 예상된다.
그래서, 본 실시의 형태 1에 따른 구동 보호 회로에서는, 작은 펄스폭을 가지는 암 단락이 발생하는 경우에도 소프트 차단하는 것이 가능해진다. 도 8은, 본 실시의 형태 1에 따른 구동 보호 회로의 구성을 나타내는 회로도이며, 도 9는, 해당 구동 보호 회로의 동작 타이밍을 나타내는 도면이다.
본 실시의 형태 1에 따른 구동 보호 회로는, 상술한 관련 구동 보호 회로에, 게이트 구동 신호의 온 상태의 계속 시간을 판정하기 위한 타이머 회로(이하, 「온 타이머」 또는 단지 「타이머」(TIMER)라고 한다)(11)와, 제 2 콤퍼레이터(비교부)(12)와, 기준 전압 VGTS를 가지는 전원(13)이 추가된 것으로 되어 있다.
이 중, 제 2 콤퍼레이터(12) 및 전원(13)은, 스위칭 소자 Q4의 게이트 전압과 스위칭 소자 Q4의 게이트 임계치 전압(이하 「게이트 임계치」)을 비교하는 제 1 게이트 전압 검출부(52)를 구성하고 있다.
구체적으로는, 전원(13)의 기준 전압 VGTS는, 스위칭 소자 Q4의 게이트 임계치 이하의 전압으로 설정되어 있다. 제 2 콤퍼레이터(12)는, 스위칭 소자 Q4의 게이트 전압이, 기준 전압 VGTS보다 낮은, 즉 스위칭 소자 Q4의 게이트 임계치보다 낮은 오프 전압인 경우에는, L를 제어 논리 회로(8)에 출력한다. 한편, 제 2 콤퍼레이터(12)는, 스위칭 소자 Q4의 게이트 전압이, 기준 전압 VGTS보다 높은, 즉 스위칭 소자 Q4의 게이트 임계치보다 높은 온 전압에 있는 경우에는, H를 제어 논리 회로(8)에 출력한다. 이것에 의해, 제어 논리 회로(8)는, 제 2 콤퍼레이터(12)(제 1 게이트 전압 검출부(52))로부터의 출력에 근거하여, 스위칭 소자 Q4의 온·오프 상태를 확인하는 것이 가능해진다.
타이머 회로(11)는, 게이트 구동 신호의 온을 트리거로 하여, 도 9에 나타내는 바와 같이 일정 시간, H 상태를 유지하는 신호를 제어 논리 회로(8)에 출력한다. 타이머 회로(11)의 출력이 H 상태를 유지하는 일정 시간은, 과전류 보호 회로(50)의 응답 시간과 같거나 또는 그것과 같은 정도로 설정되어 있다. 즉, 타이머 회로(11)는, 게이트 구동 신호가 온이 되는 타이밍부터, 과전류 보호 회로(50)의 응답 시간과 같은 일정 시간, H 상태를 유지하는 신호(소정의 신호)를 출력한다. 여기에서는, 타이머 회로(11)에 설정되는 과전류 보호 회로(50)의 응답 시간은, 도 10에 나타내는 (1) 게이트 구동 출력 지연, (2) 스위칭 소자 턴 온 지연, (3) 출력 전류 상승 시간, (4) LPF 지연, (5) 제 1 콤퍼레이터 출력 지연, 및, (6) 제어 논리 회로 출력 지연의 합계 시간 이상의 시간인 것으로 한다.
제어 논리 회로(8)는, 게이트 구동 신호와, 타이머 회로(11)의 출력과, 제 1 및 제 2 콤퍼레이터(6, 11)의 출력에 근거하여, 게이트 구동 회로(2) 및 소프트 차단 회로(3)를 제어한다. 여기서, 도 9에 나타나는 기간 C와 같이, 과전류 보호 회로(50)의 응답 시간보다 작은 펄스폭을 가지는 노이즈가 게이트 구동 신호와 함께 입력된 경우(즉, 타이머 회로(11)로부터 H 상태를 유지하는 신호가 출력되고, 또한, 게이트 구동 신호가 오프인 경우)에, 제어 논리 회로(8)는, 과전류 검출의 유무(제 1 콤퍼레이터(6)의 출력)와 관계없이, 소프트 차단 회로(3)에서 소프트 차단을 행한다.
즉, 본 실시의 형태 1에 따른 구동 보호 회로는, 게이트 구동 신호의 온의 펄스폭이, 과전류 보호 회로(50)의 응답 시간 이하인 경우에는, 과전류에 관계없이 소프트 차단 회로(3)에 의해 스위칭 소자 Q4를 온으로부터 오프로 천이시킨다.
도 11(a)은 본 실시의 형태 1에 따른 제어 논리 회로(8)의 진리값 표이며, 도 11(b)은 해당 제어 논리 회로(8)의 상태 천이도이다.
여기서, 관련 구동 보호 회로 상태 천이도(도 3(b))와 비교하면, 본 실시의 형태 1에 따른 구동 보호 회로에서는, IGBT 온 상태에서 게이트 구동 신호가 오프가 되고(IN=L), 또한, 타이머 회로(11)의 출력이 H인(TIMER=H, 즉 동작중) 경우에 IGBT 온 상태로부터 소프트 차단 상태로 천이하는 것이 추가되고 있다.
또, 관련 구동 보호 회로에서는, 도 3(b)을 이용하여 설명한 바와 같이, Fo 타이머에 의한 일정 시간의 카운트가 종료하고, 또한, 게이트 구동 신호가 온이 될 (IN=H)까지 소프트 차단 상태를 유지한다. 즉, IGBT 오프 상태로 천이할 때까지 소프트 차단 상태를 유지하는 시간은, Fo 타이머에서 설정된다.
이것에 대해서, 본 실시의 형태 1에 따른 구동 보호 회로에서는, 소프트 차단 상태에 있어서 스위칭 소자 Q4의 게이트 전압이 게이트 임계치보다 낮아지면(제 2 콤퍼레이터(12)의 출력 GTS=L), 도 11(b)의 파선 화살표로 나타내는 바와 같이, 게이트 구동 신호의 온 및 오프에 관계없이, 소프트 차단 상태로부터 IGBT 오프 상태로 천이하도록 구성되어 있다. 즉, 본 실시의 형태 1에 따른 구동 보호 회로는, 소프트 차단 회로(3)에 의해 스위칭 소자 Q4를 오프로 천이시키고 있을 때에, 제 2 콤퍼레이터(12)의 비교 결과에 따라서, 소프트 차단 회로(3) 대신에 게이트 구동 회로(2)에 의해 스위칭 소자 Q4를 오프로 천이시키는 것으로 되어 있다.
도 12는, 본 실시의 형태 1에 따른 구동 보호 회로를 적용하여, 도 7에 나타낸 경우보다 짧은 0.8㎲의 단시간 단락을 재현한 경우의 실측 파형을 나타내고 있다(단, 전원 전압 VCC는 450V로 하고 있다). 도 12에 나타내는 예에서는, 도 7에 나타낸 관련 구동 보호 회로에서는 동작하지 않았던 소프트 차단 회로(3)가 동작하고 있다.
이와 같이, 본 실시의 형태 1에 따른 구동 보호 회로에 의하면, 게이트 구동 신호의 온의 펄스폭이, 과전류 보호 회로(50)의 응답 시간 이하인 경우에는, 과전류에 관계없이 소프트 차단 회로(3)를 동작시킨다. 따라서, 작은 펄스폭을 가지는 노이즈가 발생하는 경우에도, 스위칭 소자 Q4를 오프할 때의 컬렉터 전류 IC의 저하(기울기)를 완만하게 하는 소프트 차단을 행할 수 있으므로, 서지 전압(컬렉터 전압 VCE의 상승)을 확실히 억제할 수 있다. 그 결과, 예를 들면, 최대 컬렉터 전압 VCE를 정격 전압 이하로 유지하는 것이 가능하게 되는 등, 서지 전압에 의한 스위칭 소자 Q4에의 악영향을 억제할 수 있다.
또, 본 실시의 형태 1에서는, 스위칭 소자 Q4의 게이트 전압 VGE가 게이트 임계치(여기에서는 4 V) 이하로 된 경우에는, 도 12에 나타내는 바와 같이, 소프트 차단 회로(3)에의 입력 신호는 온으로부터 오프로 단계적으로 전환되는 것과 아울러, 도시되어 있지 않지만, 게이트 구동 회로(2)에의 입력 신호는 오프로부터 온으로 단계적으로 전환된다. 이와 같이, 스위칭 소자 Q4의 게이트 전압 VGE가, 게이트 임계치(여기에서는 4V) 이하로 된 경우에, 스위칭 소자 Q4를 싱크(sink)하는 회로가 소프트 차단 회로(3)로부터 게이트 구동 회로(2)로 전환함으로써, 도 12에 나타내는 바와 같이, 게이트 전압 VGE가 급격하게 저하되고 있다.
다음에, 이러한 동작 및 작용에 의해 얻을 수 있는 효과에 대해 도 13을 이용하여 설명한다. 도 13은, IGBT(스위칭 소자 Q4)의 귀환 용량 Cres에 흐르는 변위 전류에 의해서 생길 가능성이 있는, 게이트 오동작의 메카니즘을 나타내는 도면이다. 스위칭 소자 Q4b의 게이트 전압이 소프트 차단 회로(3)에 의해 싱크되어 있을 때에, 스위칭 소자 Q4b와 대향하는 스위칭 소자 Q4a가 턴 온하면, 스위칭 소자 Q4b의 컬렉터 전압이 증가한다.
이 컬렉터 전압의 증가에 따라, 스위칭 소자 Q4b의 컬렉터와 게이트의 사이의 귀환 용량 Cres의 전압도 증가하고, 그 사이에 도 13에 나타나는 변위 전류 Ires가 흐른다. 이 변위 전류 Ires는, 소프트 차단 회로(3)의 저항 RGsoft에 흐르기 때문에, 스위칭 소자 Q4b의 게이트 전압은 Ires×Gsoft까지 증가한다. 이 게이트 전압이, 스위칭 소자 Q4b의 게이트 임계치를 넘으면, 스위칭 소자 Q4b가 온 하는 오동작이 생겨 버려, 스위칭 소자 Q4a, Q4b에 암 단락(암 단락 전류)이 발생해 버릴 가능성이 있다.
이것에 대해서, 본 실시의 형태 1에서는, 스위칭 소자 Q4의 게이트 전압 VGE가, 게이트 임계치 이하로 된 경우에, 소프트 차단 회로(3) 대신에 게이트 구동 회로(2)에 의해 스위칭 소자 Q4를 오프로 천이시킨다. 이것에 의해, 관련 구동 보호 회로보다 빠른 타이밍에, 소프트 차단 회로(3)의 저항 RGsoft보다 저항값이 낮은 저항 RG를 가지는 게이트 구동 회로(2)를 이용하여, 스위칭 소자 Q4의 게이트 전압의 싱크를 행할 수 있으므로, 상기와 같은 오동작을 억제할 수 있다.
또, 이상과 같은 본 실시의 형태 1에 따른 구동 보호 회로에 의하면, 노이즈가 없는 정상 동작시(예를 들면, 상위 시스템에 의해, 게이트 구동 신호의 온의 펄스폭이, 타이머 회로(11)가 H 상태를 유지하는 시간보다 작게 설정되어 있는 경우)에도, 소프트 차단 회로(3)를 동작시키게 된다. 그러나, 이 경우에는, 상술한 바와 마찬가지로, 비교적 빠른 타이밍에 게이트 구동 회로(2)에 의해서 스위칭 소자 Q4의 오프를 한다. 따라서, 정상 동작시에 소프트 차단 회로(3)가 동작하는 것에 의한 다른 구성 요소에의 영향(동작상의 영향, 스위칭 손실 등 영향)을 작게 할 수 있으므로, 상위 시스템 측에 주는 영향도 작게 할 수 있다.
또, 본 실시의 형태와는 다르지만, 게이트 구동 회로(2)의 스위칭 소자 Q2, Q3를, 바이폴러 트랜지스터 대신에, MOSFET를 이용하는 경우에도 마찬가지의 효과를 얻을 수 있다. 이 경우, 게이트 구동 회로(2)는, 온 측, 오프 측 각각, 트랜지스터(1)의 소스 팔로어로 구성할 수 있으므로, 회로 구성을 간략화하고, 부품 점수를 삭감할 수 있다. 따라서, 비교적 작은 실장 면적으로, 스위칭 소자 Q4의 스위칭 특성 및 단락 전류의 억제를 실현할 수 있다. 또 본 실시의 형태에서는, 스위칭 소자 Q4로서 IGBT를 이용했지만, 파워 디바이스로서 규소(Si)로 형성되는 MOSFET, 또는 탄화규소(SiC)로 형성되는 SiC-MOSFET를 이용해도 좋다. SiC-MOSFET에서는, 턴 온 시간이 짧기 때문에, 서지 전압이 높아지는 경향이 있다. 따라서, 본 실시의 형태를 적용하면, 서지 전압을 효율적으로 억제하여, 스위칭 소자 Q4를 보호하는 것이 가능해진다.
또, 이상의 설명에서는 구동 보호 회로에 대해 설명했지만, 해당 구동 보호 회로와, 그것에 의해 보호되는 스위칭 소자 Q4(스위칭 디바이스(1))를 구비하는 반도체 모듈에서도, 상술한 바와 마찬가지의 효과를 얻을 수 있다.
＜실시의 형태 2＞
도 14는 본 발명의 실시의 형태 2에 따른 구동 보호 회로의 구성을 나타내는 회로도이며, 도 15는 해당 구동 보호 회로의 동작 타이밍을 나타내는 도면이다. 또, 본 실시의 형태 2에 따른 구동 보호 회로에 있어서, 실시의 형태 1에서 설명한 구성 요소와 동일 또는 유사한 것에 대해서는 동일 부호를 부여하고, 이하에 대해서는 다른 점을 중심으로 설명한다.
본 실시의 형태 2에 따른 구동 보호 회로는, 도 8에 나타낸 실시의 형태 1에 따른 구동 보호 회로에 있어서, 타이머 회로(11) 대신에, 제 3 콤퍼레이터(16) 및 기준 전압 Vmirror를 가지는 전원(17)을 마련한 것이다.
이와 같이 구성된 본 실시의 형태 2에 따른 구동 보호 회로에서는, 상술한 과전류 보호 회로(50)의 응답 시간 대신에, 스위칭 소자 Q4의 미러 기간을 이용하는 것으로 되어 있다. 즉, 본 실시의 형태 2에서는, 게이트 구동 신호의 온의 펄스폭이, 스위칭 소자 Q4의 미러 기간 이하인 경우에는, 과전류에 관계없이 소프트 차단 회로(3)에 의해 스위칭 소자 Q4를 온으로부터 오프로 천이시키는 것으로 되어 있다. 다음에, 이러한 본 실시의 형태 2에 따른 구동 보호 회로에 대해 상세히 설명한다.
제 3 콤퍼레이터(16) 및 전원(17)은, 스위칭 소자 Q4의 게이트 전압과, 스위칭 소자 Q4의 미러 기간 중의 전압을 비교하는 제 2 게이트 전압 검출부(53)를 구성하고 있다.
구체적으로는, 전원(17)의 기준 전압 Vmirror는, 스위칭 소자 Q4의 미러 기간 중의 전압(즉 스위칭 소자 Q4의 게이트 임계치와, 게이트 구동 회로(2)의 전원 전압과의 사이의 전압)으로 설정되어 있다. 제 3 콤퍼레이터(16)는, 스위칭 소자 Q4의 게이트 전압이, 기준 전압 Vmirror보다 낮은, 즉 미러 기간 중의 전압보다 낮은 경우에는, L를 제어 논리 회로(8)에 출력한다. 한편, 제 3 콤퍼레이터(16)는, 스위칭 소자 Q4의 게이트 전압이, 기준 전압 Vmirror보다 높은, 즉 미러 기간 중의 전압보다 높은 경우에는, H를 제어 논리 회로(8)에 출력한다.
여기서, 미러 기간에 대해 도 16을 이용하여 설명한다. 도 16은 일반적인 스위칭 소자의 턴 온 파형을 나타내는 도면이다. 도 16에 나타내는 바와 같이, 스위칭 소자의 턴 온 직후에는, 게이트 전압이 일정값으로 되는 미러 기간이 존재한다. 이 미러 기간에는, 컬렉터 전압 VCE의 저하에 따라, 컬렉터와 이미터의 사이의 귀환 용량이 변화하고, 이 변화에 의해 변위 전류가 게이트로부터 해당 귀환 용량 측에 흐른다. 이 때문에, 도 14에 나타낸 회로에 있어서, 미러 기간 중에는, 게이트 구동 회로(2)로부터 스위칭 소자 Q4의 게이트에 흐르는 게이트 전류와 게이트 전압이 거의 일정하게 된다.
또, 이 미러 기간의 길이는 수㎲ 정도이며, 실시의 형태 1에서 설명한 과전류 보호 회로(50)의 응답 시간과 동일한 정도이다. 또, 이 미러 기간의 길이는, 게이트 구동 회로 출력 전압과 게이트 저항값에 따라서 어느 정도 변경하는 것이 가능하다. 구체적으로는, 턴 온시에는, 게이트 구동 회로 출력 전압은 증가하지만, 게이트 저항값을 내려 게이트 전류를 증가시키면, 미러 기간은 짧아진다. 반대로, 게이트 구동 회로 출력 전압은 저감하지만, 게이트 저항값을 올려 게이트 전류를 저감시키면, 미러 기간은 길어진다. 그래서, 본 실시의 형태 2에서는, 이 미러 기간을 조정하여, 과전류 보호 회로(50)의 지연 시간(여기에서는, LPF 지연, 제 1 콤퍼레이터 출력 지연, 및, 제어 논리 회로 출력 지연의 합계 시간)이, 미러 기간과 동일 또는 짧아지도록 하고 있는 것으로 한다.
도 17은 본 실시의 형태 2에 따른 제어 논리 회로(8)의 상태 천이도이다. 본 실시의 형태 2에 따른 구동 보호 회로에서는, IGBT 온 상태에서 게이트 구동 신호가 오프로 되고(IN=L), 또한, 제 3 콤퍼레이터(16)의 출력이 L인(MIRROR=L) 경우에, IGBT 온 상태로부터 소프트 차단 상태로 천이한다. 즉, 도 11(b)에 나타낸 실시의 형태 1에 따른 구동 보호 회로 상태 천이도에 있어서, TIMER를 MIRROR로 전환하여 그 H와 L를 반대로 한 것과 동일하게 되어 있다. 또, 도시하지 않지만, 본 실시의 형태 2에 따른 제어 논리 회로(8)의 진리값 표도, 실시의 형태 1의 진리값 표에서 TIMER를 MIRROR로 마찬가지로 전환하여 그 H와 L를 반대로 한 것과 동일하다.
이러한 본 실시의 형태 2에 따른 구동 보호 회로에 의하면, 실시의 형태 1에 따른 구동 보호 회로와 마찬가지로, 작은 펄스폭을 가지는 노이즈가 발생하는 경우에도, 서지 전압을 확실히 억제할 수 있다. 또, 제 2 게이트 전압 검출부(53)(제 3 콤퍼레이터(16) 및 전원(17))는, 실시의 형태 1에서 이용한 타이머 회로(11)보다, 회로 구성이 단순하기 때문에, 회로의 간소화 및 소형화를 기대할 수 있다.
＜실시의 형태 3＞
도 18은 본 발명의 실시의 형태 3에 따른 구동 보호 회로의 구성을 나타내는 회로도이며, 도 19는 해당 구동 보호 회로의 동작 타이밍을 나타내는 도면이다. 또, 본 실시의 형태 3에 따른 구동 보호 회로에 있어서, 실시의 형태 1에서 설명한 구성 요소와 동일 또는 유사한 것에 대해서는 동일 부호를 부여하고, 이하에서는 다른 점을 중심으로 설명한다.
본 실시의 형태 3에 따른 구동 보호 회로는, 도 8에 나타낸 실시의 형태 1에 따른 구동 보호 회로에 있어서, 게이트 구동 신호 대신에, 스위칭 소자 Q4의 게이트 전압을 타이머 회로(11)에 입력한 것이다.
이와 같이 구성된 본 실시의 형태 3에 따른 구동 보호 회로에서는, 상술한 게이트 구동 신호의 온의 펄스폭 대신에, 스위칭 소자 Q4a의 게이트 전압이 상승하고 나서 게이트 구동 신호가 오프가 될 때까지의 시간(이하 「상승 - 오프 시간」)을 이용하는 것으로 되어 있다. 즉, 본 실시의 형태 3에서는, 상승 - 오프 시간이, 과전류 보호 회로(50)의 응답 시간 이하인 경우에는, 과전류에 관계없이 소프트 차단 회로(3)에 의해 스위칭 소자 Q4를 온으로부터 오프로 천이시키는 것으로 되어 있다. 다음에, 이러한 본 실시의 형태 3에 따른 구동 보호 회로에 대해 상세히 설명한다.
타이머 회로(11)에는, 스위칭 소자 Q4의 미러 기간 중의 전압 이하의 전압이 설정되어 있다. 미러 기간이 개시하여, 스위칭 소자 Q4의 게이트 전압이, 타이머 회로(11)에 설정된 전압 이상으로 되면, 타이머 회로(11)는, 일정 시간, H 상태를 유지하는 신호를 제어 논리 회로(8)에 출력한다. 본 실시의 형태 3에서도, 실시의 형태 1과 마찬가지로, 타이머 회로(11)의 출력이 H 상태를 유지하는 일정 시간은, 과전류 보호 회로(50)의 응답 시간 정도로 설정되어 있다.
다만, 본 실시의 형태 3에서는, 타이머 회로(11)에 설정되는 과전류 보호 회로(50)의 응답 시간은, 도 20에 나타내는 (1) 스위칭 소자 Q4의 게이트 상승 시간(타이머 회로(11)가 H를 출력하는 시점부터 미러 기간이 개시할 때까지의 시간) (2) 출력 전류 상승 시간, (3) LPF 지연, (4) 제 1 콤퍼레이터 출력 지연, 및, (5) 제어 논리 회로 출력 지연의 합계 시간 이상의 시간인 것으로 한다.
도 19에 나타나는 기간 C와 같이, 과전류 보호 회로(50)의 응답 시간보다 작은 펄스폭을 가지는 노이즈가 게이트 구동 신호와 함께 입력된 경우(즉, 타이머 회로(11)의 출력 신호가 H 상태이며, 또한, 게이트 구동 신호가 오프인 경우)에, 제어 논리 회로(8)는, 과전류 검출의 유무에 관계없이, 소프트 차단 회로(3)에서 소프트 차단을 행한다. 또, 본 실시의 형태 3에 따른 제어 논리 회로(8)의 진리값 표 및 상태 천이도는, 실시의 형태 1과 마찬가지이다.
이러한 본 실시의 형태 3에 따른 구동 보호 회로에 의하면, 실시의 형태 1에 따른 구동 보호 회로와 마찬가지로, 작은 펄스폭을 가지는 노이즈가 발생하는 경우에서도, 서지 전압을 확실히 억제할 수 있다. 또, 본 실시의 형태 3에 의하면, 제어 논리 회로(8), 게이트 구동 회로(2) 및 스위칭 소자 Q4의 사이의 지연 시간의 편차의 영향을 받지 않게 된다. 예를 들면, 도 18에 나타내는 구성에서는, 게이트 구동 회로(2)를 바이폴러 트랜지스터의 이미터 접속으로 하고 있지만, 컬렉터 접지 구성 및 MOSFET에의 전환, 혹은, 게이트 구동 회로(2)의 저항 RG의 변경을 행했다고 해도, 그 영향을 받지 않게 된다. 따라서, 설계 변경을 용이하게 행할 수 있다.
또, 게이트 구동 신호에 중첩하는 펄스폭이 극단적으로 작은 경우에는, 스위칭 디바이스(1)(스위칭 소자 Q4)가 미러 기간에 들어가기 전에, 게이트 구동 신호가 오프 상태가 되는 경우가 있다. 이러한 경우에는, 원래 스위칭 소자 Q4가 온 하지 않고 암 단락이 발생하지 않기 때문에 소프트 차단 동작은 불필요하다고 생각할 수 있지만, 본 실시의 형태 3에 의하면, 타이머 회로(11)가 H(동작중)로 되지 않기 때문에, 이러한 소프트 차단 동작을 행하지 않아도 된다. 또, 게이트 구동 회로(2)에 의해 스위칭 소자 Q4의 게이트 전압을 싱크할 수 있다.
＜실시의 형태 4＞
도 21은 본 발명의 실시의 형태 4에 따른 구동 보호 회로(71)가 탑재된 자동차(81)를 나타내는 도면이다. 또, 본 실시의 형태 4에 있어서, 실시의 형태 1에서 설명한 구성 요소와 동일 또는 유사한 것에 대해서는 동일 부호를 부여한다.
구동 보호 회로(71)에는, 실시의 형태 1~3에서 설명한 구동 보호 회로 중 하나가 적용되고 있다. 또, 도 21에 나타내는 자동차(81)는, 구동 보호 회로(71) 이외에, 구동 보호 회로(71)의 상위 시스템인 ECU(Engine Control Unit)(72)와, 구동 보호 회로(71)에 이용되는 저전압 전원(73)과, 하이브리드 차, 전기 자동차, 연료 전지차, 또는, 스타터·제너레이터(starter-generator)가 설치된 자동차용의 1kW 이상의 출력이 가능한 모터인 회생용 모터(74)와, 회생용 모터(74)에 의해 구동하는 엔진(75)과, 고전압 전원(76)과, 인버터 장치(77)가 탑재되어 있다.
인버터 장치(77)는, 구동 보호 회로(71)에 의해 구동 및 보호되는 스위칭 소자 Q4를 포함하고 있고, 고전압 전원(76)의 직류 전압을, 회생 모터(74)를 구동하기 위한 교류 전압으로 변환하거나, 회생 모터(74)에 의해 발전된 교류 전압을, 고전압 전원(76)으로 충전 가능한 직류 전압으로 변환하거나 한다.
상술한 바와 같은 자동차(81)에서는, 역행(力行)(power running)과 회생(regeneration)을 교대로 반복하고, 회생 모터(74)의 부하 변동이 큰 상태가 빈번하게 생길 뿐만 아니라, 역행도 회생도 행하지 않는 타행(惰行) 상태도 빈번히 생긴다. 후자의 타행 상태에서는 회생 모터(74)를 구동하는 인버터 장치(77)는 무부하 운전에 가까워, 그 출력 전류는 전혀 흐르지 않지만, 정격 전류의 수십 분의 1부터 수백분의 1 정도의 경미한 값으로 된다.
이러한 운전에서는, 인버터 장치(77) 내의 스위칭 소자의 스위칭 속도가 통상의 역행 및 회생을 실시할 때에 비해 빨라진다. 그 결과, 도 5에 나타내는 바와 같은 메카니즘에 의해서, 구동 보호 회로에 입력되는 게이트 구동 신호에, 고주파 전류에 기인하는 전자기 결합에 의한 유도 전압(노이즈)이 중첩하여, 오동작이 생길 가능성이 있다.
이 노이즈를 방지하려면 자기(磁氣) 실드가 유효하지만, 자기 실드에 사용하는 실드재는 고가이고 중량이 크다는 등의 문제가 있기 때문에, 종래에는, 충분한 자기 실드가 실시되지 않았다.
그래서, 본 실시의 형태 4에서는, 구동 보호 회로(71)로서, 실시의 형태 1~3에서 설명한 구동 보호 회로, 즉, 작은 펄스폭을 가지는 노이즈가 발생하는 경우에도, 서지 전압을 확실히 억제하는 것이 가능한 구동 보호 회로를 적용하고 있다. 따라서, 고가 및 중량 부피를 억제하면서, 자동차(81)에 탑재된 인버터 장치(77) 내의 스위칭 소자 Q4에 생긴 악영향을 억제할 수 있다.
또, 본 발명은, 그 발명의 범위 내에서, 각 실시의 형태를 자유롭게 조합하거나, 각 실시의 형태를 적당, 변형, 생략하거나 하는 것이 가능하다.
2 : 게이트 구동 회로 3 : 소프트 차단 회로
11 : 타이머 회로 12 : 제 2 콤퍼레이터
50 : 과전류 보호 회로 71 : 구동 보호 회로
74 : 회생 모터 77 : 인버터 장치
81 : 자동차 Q4 : 스위칭 소자

Claims (8)

  1. 스위칭 소자를 구동 및 보호하는 구동 보호 회로로서,
    입력 신호에 응답하여 상기 스위칭 소자를 구동하는 구동 회로와,
    상기 구동 회로보다 늦은 스위칭 속도로 상기 스위칭 소자를 온으로부터 오프로 천이시키는 소프트 차단 회로를, 상기 스위칭 소자의 과전류시에 동작시키는 과전류 보호 회로
    를 구비하되,
    상기 입력 신호의 온의 펄스폭이, 상기 과전류 보호 회로의 응답 시간 이하인 경우에는, 상기 과전류에 관계없이 상기 소프트 차단 회로에 의해 상기 스위칭 소자를 온으로부터 오프로 천이시키는
    구동 보호 회로.
  2. 제 1 항에 있어서,
    상기 입력 신호가 온으로 되는 타이밍부터, 상기 과전류 보호 회로의 응답 시간과 동일한 일정 시간, 소정의 신호를 출력하는 타이머 회로를 더 구비하되,
    상기 타이머 회로로부터 상기 소정의 신호가 출력되고, 또한, 상기 입력 신호가 오프인 경우에, 상기 과전류에 관계없이 상기 소프트 차단 회로에 의해 상기 스위칭 소자를 온으로부터 오프로 천이시키는
    구동 보호 회로.
  3. 제 1 항에 있어서,
    상기 응답 시간 대신에, 상기 스위칭 소자의 미러 기간을 이용하는
    구동 보호 회로.
  4. 제 1 항에 있어서,
    상기 입력 신호의 온의 펄스폭 대신에, 상기 스위칭 소자의 게이트 전압이 상승하고 나서 상기 입력 신호가 오프로 될 때까지의 시간을 이용하는
    구동 보호 회로.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 스위칭 소자의 게이트 임계치와, 상기 스위칭 소자의 게이트 전압을 비교하는 비교부를 더 구비하되,
    상기 소프트 차단 회로에 의해 상기 스위칭 소자를 오프로 천이시키고 있을 때에, 상기 비교부의 비교 결과에 따라서, 상기 소프트 차단 회로 대신에 상기 구동 회로에 의해 상기 스위칭 소자를 오프로 천이시키는
    구동 보호 회로.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 스위칭 소자는 자동차에 탑재된 모터를 구동하는 인버터 장치에 포함되는
    구동 보호 회로.
  7. 스위칭 소자와,
    상기 스위칭 소자를 구동 및 보호하는 구동 보호 회로
    를 구비하되,
    상기 구동 보호 회로는,
    입력 신호에 응답하여 상기 스위칭 소자를 구동하는 구동 회로와,
    상기 구동 회로보다 늦은 스위칭 속도로 상기 스위칭 소자를 온으로부터 오프로 천이시키는 소프트 차단 회로를, 상기 스위칭 소자의 과전류시에 동작시키는 과전류 보호 회로
    를 구비하며,
    상기 구동 보호 회로는,
    상기 입력 신호의 온의 펄스폭이, 상기 과전류 보호 회로의 응답 시간 이하인 경우에는, 상기 과전류에 관계없이 상기 소프트 차단 회로에 의해 상기 스위칭 소자를 온으로부터 오프로 천이시키는
    반도체 모듈.
  8. 모터를 구동하는 인버터 장치에 포함되는 스위칭 소자와,
    상기 스위칭 소자를 구동 및 보호하는 구동 보호 회로
    를 구비하되,
    상기 구동 보호 회로는,
    입력 신호에 응답하여 상기 스위칭 소자를 구동하는 구동 회로와,
    상기 구동 회로보다 늦은 스위칭 속도로 상기 스위칭 소자를 온으로부터 오프로 천이시키는 소프트 차단 회로를, 상기 스위칭 소자의 과전류시에 동작시키는 과전류 보호 회로
    를 구비하며,
    상기 구동 보호 회로는,
    상기 입력 신호의 온의 펄스폭이, 상기 과전류 보호 회로의 응답 시간 이하인 경우에는, 상기 과전류에 관계없이 상기 소프트 차단 회로에 의해 상기 스위칭 소자를 온으로부터 오프로 천이시키는
    자동차.
KR1020157016231A 2012-12-21 2012-12-21 구동 보호 회로, 반도체 모듈 및 자동차 KR101662471B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/083320 WO2014097485A1 (ja) 2012-12-21 2012-12-21 駆動保護回路、半導体モジュール及び自動車

Publications (2)

Publication Number Publication Date
KR20150087356A KR20150087356A (ko) 2015-07-29
KR101662471B1 true KR101662471B1 (ko) 2016-10-04

Family

ID=50977861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157016231A KR101662471B1 (ko) 2012-12-21 2012-12-21 구동 보호 회로, 반도체 모듈 및 자동차

Country Status (6)

Country Link
US (1) US9455566B2 (ko)
JP (1) JP5801001B2 (ko)
KR (1) KR101662471B1 (ko)
CN (1) CN104885320B (ko)
DE (1) DE112012007241B4 (ko)
WO (1) WO2014097485A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552499B (zh) * 2015-09-07 2016-10-01 通嘉科技股份有限公司 用以提升電源轉換器效率的控制器及其相關方法
US9490798B1 (en) * 2015-10-21 2016-11-08 Agileswitch, Llc Gate drive control system for SiC and IGBT power devices
US10530353B2 (en) * 2015-10-21 2020-01-07 Microchip Technology Incorporated Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults
CN115149933A (zh) 2015-10-21 2022-10-04 密克罗奇普技术公司 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统
JP6634329B2 (ja) * 2016-04-01 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
EP3229373A1 (en) 2016-04-06 2017-10-11 Volke Andreas Soft shutdown modular circuitry for power semiconductor switches
JP2017212870A (ja) * 2016-05-20 2017-11-30 株式会社デンソー スイッチング素子の駆動制御装置
JP6615384B2 (ja) 2016-12-22 2019-12-04 三菱電機株式会社 半導体装置、インバータおよび自動車
JP6690567B2 (ja) * 2017-01-31 2020-04-28 株式会社デンソー スイッチ制御装置
US10133289B1 (en) * 2017-05-16 2018-11-20 Texas Instruments Incorporated Voltage regulator circuits with pass transistors and sink transistors
EP3525348B1 (en) * 2018-02-08 2021-08-25 General Electric Technology GmbH Switching apparatus
JP7117904B2 (ja) * 2018-06-11 2022-08-15 三菱電機株式会社 電力用半導体装置
US10469068B1 (en) * 2018-09-26 2019-11-05 Semiconductor Components Industries, Llc Adaptive gate driver
JP7059891B2 (ja) * 2018-10-19 2022-04-26 三菱電機株式会社 インバータ駆動装置
TWI674752B (zh) * 2018-12-03 2019-10-11 新唐科技股份有限公司 驅動保護電路及操作電路
US11159084B2 (en) * 2018-12-14 2021-10-26 Infineon Technologies Ag Protection circuit with a cut-off switch for power systems
JP7408934B2 (ja) * 2019-07-03 2024-01-09 富士電機株式会社 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール
JP7268507B2 (ja) * 2019-07-08 2023-05-08 富士電機株式会社 ゲート駆動装置及び電力変換装置
JP2021078309A (ja) 2019-11-13 2021-05-20 富士電機株式会社 ゲート駆動装置及び電力変換装置
CN216390831U (zh) * 2020-06-03 2022-04-26 意法半导体股份有限公司 驱动器电路和系统
DE102020208152A1 (de) 2020-06-30 2021-12-30 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs
US11362646B1 (en) * 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
US11811329B2 (en) * 2021-02-25 2023-11-07 Viswa Nath Sharma Remotely programmable multi mode bidirectional power converter
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit
EP4280462A1 (en) * 2022-05-17 2023-11-22 Airbus SAS Improved power component for electric or hybrid aircraft

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141841A (ja) 2006-11-30 2008-06-19 Denso Corp 過電流保護回路
JP2012023899A (ja) 2010-07-15 2012-02-02 Fuji Electric Co Ltd 電力用半導体素子のゲート駆動回路
JP2012191320A (ja) 2011-03-09 2012-10-04 Mitsubishi Electric Corp ゲート回路
JP2012217321A (ja) 2011-03-28 2012-11-08 Denso Corp スイッチング素子の駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05161342A (ja) 1991-11-29 1993-06-25 Fuji Electric Co Ltd 電圧駆動形半導体素子の駆動回路
JP2999887B2 (ja) 1992-10-09 2000-01-17 三菱電機株式会社 Ｉｇｂｔの過電流保護回路及び半導体集積回路装置
JP3780898B2 (ja) 2001-10-16 2006-05-31 富士電機デバイステクノロジー株式会社 パワーデバイスの駆動回路
JP2005006381A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd スイッチング素子の駆動回路
JP4223331B2 (ja) * 2003-06-13 2009-02-12 株式会社日立製作所 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置
CN101686044B (zh) * 2009-03-25 2011-10-26 深圳市科陆变频器有限公司 一种igbt驱动保护电路
JP5664350B2 (ja) 2011-03-07 2015-02-04 株式会社デンソー スイッチング素子の駆動回路
CN102290795A (zh) * 2011-08-30 2011-12-21 东莞市精诚电能设备有限公司 一种保护完善的igbt驱动器
CN102594104B (zh) * 2012-02-22 2015-03-04 武汉征原电气有限公司 大功率igbt数字化智能驱动装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141841A (ja) 2006-11-30 2008-06-19 Denso Corp 過電流保護回路
JP2012023899A (ja) 2010-07-15 2012-02-02 Fuji Electric Co Ltd 電力用半導体素子のゲート駆動回路
JP2012191320A (ja) 2011-03-09 2012-10-04 Mitsubishi Electric Corp ゲート回路
JP2012217321A (ja) 2011-03-28 2012-11-08 Denso Corp スイッチング素子の駆動回路

Also Published As

Publication number Publication date
US9455566B2 (en) 2016-09-27
CN104885320A (zh) 2015-09-02
CN104885320B (zh) 2017-09-22
US20150311692A1 (en) 2015-10-29
DE112012007241B4 (de) 2022-06-02
JP5801001B2 (ja) 2015-10-28
JPWO2014097485A1 (ja) 2017-01-12
WO2014097485A1 (ja) 2014-06-26
DE112012007241T5 (de) 2015-10-08
KR20150087356A (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
KR101662471B1 (ko) 구동 보호 회로, 반도체 모듈 및 자동차
US11139808B2 (en) Semiconductor device and power conversion system
KR101723358B1 (ko) 스위칭 소자 구동 회로, 파워 모듈 및 자동차
US8884660B2 (en) Driver for switching element and control system for machine using the same
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
US9461457B2 (en) Driver for target switching element and control system for machine using the same
US9013850B2 (en) Semiconductor device
US9698654B2 (en) Soft shutdown for isolated drivers
US9059709B2 (en) Gate drive circuit for transistor
JP6380953B2 (ja) 電子回路
US8829836B2 (en) Driver for switching element and control system for rotary machine using the same
US9331188B2 (en) Short-circuit protection circuits, system, and method
JP2014508496A (ja) インバータを動作させるためのシステムおよび方法
JP3645220B2 (ja) パワーモジュール
JP2018057105A (ja) 半導体駆動装置ならびにこれを用いた電力変換装置
Hain et al. The suitability and challenges of the new 2D-short circuit detection method for protecting a high performance IGBT with a low V ce, sat value
JP5069259B2 (ja) 半導体回路装置
JP4413482B2 (ja) 電力用半導体素子の駆動回路
JP4230190B2 (ja) 電力変換装置
JP6622405B2 (ja) インバータ駆動装置
JP2020136875A (ja) 半導体モジュールおよび駆動回路
WO2023119574A1 (ja) 半導体素子の駆動装置及び駆動方法
CN112468131B (zh) 驱动电路和驱动装置
Tauer The Challenges of Using SiC MOSFET-Based Power Modules for Solar Inverters

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant