JP5664350B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路に関する。

この種の駆動回路としては、たとえば下記特許文献１に見られるように、駆動対象スイッチング素子としてのＩＧＢＴのゲートに正の電荷を充電するための充電経路と、ゲートから正の電荷を放電するための放電経路とに、それぞれゲート抵抗体とスイッチング素子の直列接続体を備えるものが周知である。

特開２００３−２８４３１８号公報

ところで、上記充電経路や放電経路のスイッチング素子が常時閉となるショート異常や、常時開となるオープン異常が生じる等、ＩＧＢＴの駆動機能に異常が生じるときには、これに対処することが望まれる。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、駆動対象スイッチング素子の駆動機能の異常の有無を判断することのできる新たなスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

第１の発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、前記制限用抵抗体を流れる電流を検出する検出手段と、該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備えることを特徴とする。

駆動対象スイッチング素子の開閉制御端子の充放電処理に際しての電荷の移動態様は、駆動対象スイッチング素子の開閉制御端子の寄生容量や、駆動回路の仕様等によって定まるものである。ただし、駆動対象スイッチング素子を駆動する機能に異常が生じる場合には、電荷の移動態様が想定されるものから相違する事態が生じうる。上記発明では、この点に鑑み、制限用抵抗体を流れる電流の検出結果に基づき、異常の有無を判断する。

第２の発明は、第１の発明において、前記検出手段は、前記制限用抵抗体の両端に接続されて且つ該両端の電位差を検出する差動増幅回路を備えることを特徴とする。

制限用抵抗体にノイズが重畳する場合、その一対の端部のそれぞれの電位は変化するものの、両端の電位差は変化しない可能性が高い。上記発明では、この点に鑑み、差動増幅回路を備えることで、電流の検出結果に対するノイズの影響を好適に抑制することができる。

第３の発明は、第１または第２の発明において、前記制限用抵抗体は、前記いずれか他方の電荷を前記開閉制御端子に充電するための充電経路および前記いずれか他方の電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであることを特徴とする。

上記発明では、制限用抵抗体が充電経路および放電経路の双方を構成するため、単一の制限用抵抗体を用いて、いずれか他方の電荷の充電期間において流れる電流と、いずれか他方の電荷の放電期間（いずれか一方の電荷の充電期間）において流れる電流との双方を検出することができる。

第４の発明は、第３の発明において、前記駆動対象スイッチング素子の開閉制御端子に前記いずれか他方の電荷を充電するに際し、その充電経路内の電流を一定値に制御する定電流制御手段をさらに備えることを特徴とする。

上記発明では、いずれか他方の電荷の充電に際して定電流制御がなされるために、いずれか他方の電荷の放電（いずれか一方の電荷の充電）に際しての放電速度の要求に応じて制限用抵抗体の抵抗値を調節するに際して、いずれか他方の電荷の充電によって制約を受けることを好適に回避することができる。

第５の発明は、第４の発明において、前記定電流制御手段は、前記制限用抵抗体とは別に前記充電経路に設けられた定電流用抵抗体と、該定電流用抵抗体に直列接続された定電流用スイッチング素子と、前記定電流用抵抗体の電圧降下量が目標値となるように前記定電流用スイッチング素子の開閉制御端子を操作する操作手段と、を備えることを特徴とする。

上記発明では、定電流用抵抗体の抵抗値が変化したとしても、これが断線またはショートしたのではない限り、その電圧降下量は目標値に制御されると考えられる。このため、制限用抵抗体と定電流用抵抗体とを同一としたのでは、定電流用抵抗体の抵抗値が変化する異常を検出することは困難である。この点、上記発明では、定電流用抵抗体と制限用抵抗体とを別部材とすることで、定電流用抵抗体の抵抗値の異常を制限用抵抗体の電圧降下量の変化等として検出することができる。

第６の発明は、第５の発明において、前記定電流制御手段は、前記駆動対象スイッチング素子の開閉制御端子に前記いずれか他方の電荷を供給する直流電圧源を用いて、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間の電圧が前記直流電圧源の出力電圧になるまで前記いずれか他方の電荷を充電するものであり、前記直流電圧源の出力電圧は、前記駆動対象スイッチング素子に正常時に流れる最大電流を飽和電流とする前記開閉制御端子の充電電圧までは、前記定電流制御を行うことが可能な電圧に設定されていることを特徴とする。

上記定電流制御手段は、駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間の電圧に、上記制限用抵抗体および定電流用抵抗体の電圧降下量や定電流用スイッチング素子における電圧降下量を加えた値が、直流電圧源の出力電圧となった後には、定電流制御を行うことができない。この点、上記発明によれば、駆動対象スイッチング素子が正常に駆動される場合には、ミラー期間を過ぎるまで定電流制御を行うことができる。

第７の発明は、第１または第２の発明において、前記いずれか他方の電荷を充電する充電経路と、前記充電経路を開閉する充電用スイッチング素子と、前記いずれか他方の電荷を放電する放電経路と、前記放電経路を開閉する放電用スイッチング素子とをさらに備え、前記充電用スイッチング素子、前記放電用スイッチング素子、前記検出手段および前記判断手段は、集積回路内に構成されるものであり、前記充電用スイッチング素子と前記放電用スイッチング素子とは、前記集積回路の各別の端子を介して前記駆動対象スイッチング素子の開閉制御端子に接続されるものであり、前記制限用抵抗体の両端部は、前記充電用スイッチング素子および前記放電用スイッチング素子のそれぞれに接続される前記集積回路の一対の端子を介して前記検出手段に接続されることを特徴とする。

上記発明では、充電用スイッチング素子と開閉制御端子とを接続するための端子と、放電用スイッチング素子と開閉制御端子とを接続するための端子とを用いて、検出手段と制限用抵抗体の両端とを接続することができるため、集積回路の端子の増加を回避することができる。

第８の発明は、第３〜６の発明のいずれかにおいて、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記いずれか他方の電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。

第９の発明は、第３〜６，第８の発明のいずれかにおいて、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記いずれか他方の電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。

第１０の発明は、第３〜９の発明のいずれかにおいて、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記いずれか他方の電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。

第１１の発明は、第３〜１０の発明のいずれかにおいて、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記いずれか他方の電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。

第１２の発明は、第３〜１１の発明のいずれかにおいて、前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも小さい抵抗値の経路で接続する低抵抗経路と、該低抵抗経路を開閉するオフ保持用スイッチング素子と、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記オフ保持用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする。

上記発明では、オフ保持用スイッチング素子を用いることで、駆動対象スイッチング素子の開閉制御端子に充電されたいずれか他方の電荷を確実に放電することができる。そして、これにより、駆動対象スイッチング素子の電流の流通経路の一方の端部と開閉制御端子との間の電位差がなくなるため、駆動対象スイッチング素子をオフ状態とすることができる。

第１３の発明は、第３〜１２の発明のいずれかにおいて、前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも大きい抵抗値の経路で接続する高抵抗経路と、該高抵抗経路を開閉するソフト遮断用スイッチング素子と、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記ソフト遮断用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする。

上記発明では、ソフト遮断用スイッチング素子を用いることで、駆動対象スイッチング素子の開閉制御端子に充電されたいずれか他方の電荷を確実に放電することができる。そして、これにより、駆動対象スイッチング素子の電流の流通経路の一方の端部と開閉制御端子との間の電位差がなくなるため、駆動対象スイッチング素子をオフ状態とすることができる。

第１４の発明は、第１〜１３の発明のいずれかにおいて、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記駆動対象スイッチング素子のオン・オフ指令信号の入力を遮断する遮断手段をさらに備えることを特徴とする。

上記発明では、駆動対象スイッチング素子を駆動する機能に異常があると判断される場合、駆動対象スイッチング素子がオン操作指令によってオン操作される事態を確実に回避することができる。

第１５の発明は、第１〜１４の発明のいずれかにおいて、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、その旨を外部に通知する通知手段をさらに備えることを特徴とする。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかる異常判断処理の手順を示す流れ図。 第２の実施形態にかかる異常判断処理の手順を示す流れ図。 第３の実施形態にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動回路を車載主機としての回転機に接続される電力変換回路の駆動回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、端子電圧Ｖｏｍの電源２２を備え、これが、定電流用抵抗体２４、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２６）を介して端子Ｔ１に接続されている。そして端子Ｔ１には、ゲート抵抗体２８を介してスイッチング素子Ｓ＊＃のゲートが接続されている。

一方、上記端子Ｔ１は、放電用スイッチング素子３０を介して端子Ｔ２に接続されている。そして、端子Ｔ２は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

上記定電流用抵抗体２４と定電流用スイッチング素子２６との間には、オペアンプ３２の反転入力端子が接続されており、オペアンプ３２の非反転入力端子には、基準電源３１の基準電圧Ｖｒｅｆが印加されている。そして、オペアンプ３２の出力端子には、スイッチング素子３４を介して定電流用スイッチング素子２６のゲートが接続されている。これにより、オペアンプ３２の出力端子と定電流用スイッチング素子２６のゲートとが接続される場合、オペアンプ３２の反転入力端子と非反転入力端子との電圧を同一とするように、定電流用スイッチング素子２６のゲートの電圧が操作される。これにより、定電流用抵抗体２４の電圧降下量は、目標値（Ｖｏｍ−Ｖｒｅｆ）に操作されることとなり、ひいてはスイッチング素子Ｓ＊＃のゲートの充電電流を一定値に制御することができる。

このように本実施形態では、スイッチング素子Ｓ＊＃のゲートの充電処理を定電流制御によって行なっている。一方、ゲートの放電処理については、ゲートおよびエミッタ間をゲート抵抗体２８を介して接続することで、ゲート抵抗体２８によって放電電流を制限しつつ行う。ここで、ゲート抵抗体２８の抵抗値Ｒ２は、放電電流を制限するうえで適切な値に調節されるものの、充電処理によってはその制約を受けない。なぜなら、充電処理は、定電流制御によってなされるからである。

ちなみに、定電流制御の制御性は、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間電圧（ゲート電圧Ｖｇｅ）が上昇することで低下する。これは、一定電流によるゲート抵抗体２８での電圧降下量と、定電流用スイッチング素子２６での電圧降下量の最小値（ソースドレイン間電圧Ｖｄｓ）と、ゲート電圧Ｖｇｅとの和が、基準電圧Ｖｒｅｆ以上となる場合には、定電流用スイッチング素子２６のゲート電圧の操作によっては電流値を一定値に制御できなくなるからである。そこで、本実施形態では、スイッチング素子Ｓ＊＃が正常に駆動される場合の電流Ｉｃの最大値Ｉｍａｘを飽和電流とするゲート電圧（最大電圧Ｖｍａｘ）までは定電流制御の制御性が低下しないように、電源２２の電圧Ｖｏｍの設定を以下としている。
Ｒ２・（Ｖｏｍ−Ｖｒｅｆ）／Ｒ１＋Ｖｍａｘ＋Ｖｄｓ≦Ｖｒｅｆ
上記の式においては、定電流用抵抗体２４の抵抗値Ｒ１を用いている。なお、上記第１項は、ゲート抵抗体２８の電圧降下量である。

上記放電用スイッチング素子３０や、スイッチング素子３４は、ドライブＩＣ２０内の駆動制御部３６によって操作される。すなわち、駆動制御部３６では、端子Ｔ３およびスリーステートバッファ３８を介して入力される上記操作信号ｇ＊＃に基づき、スイッチング素子３４および放電用スイッチング素子３０を相補的にオン・オフすることでスイッチング素子Ｓ＊＃を駆動する。すなわち、操作信号ｇ＊＃がオン操作指令となることで、スイッチング素子３４をオンして且つ放電用スイッチング素子３０をオフし、操作信号ｇ＊＃がオフ操作指令となることで、スイッチング素子３４をオフして且つ放電用スイッチング素子３０をオンする。

上記スイッチング素子Ｓ＊＃のゲートは、ソフト遮断用抵抗体４０を介して端子Ｔ４に接続されており、端子Ｔ４は、ソフト遮断用スイッチング素子４２を介して端子Ｔ２に接続されている。

また、上記端子Ｔ１は、ツェナーダイオード４４およびクランプ用スイッチング素子４６の直列接続体を介して端子Ｔ２に接続されている。ここで、ツェナーダイオード４４のブレークダウン電圧は、スイッチング素子Ｓ＊＃に過度の電流が流れない程度にスイッチング素子Ｓ＊＃のゲート電圧を制限するものである。

一方、上記スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）および出力端子（エミッタ）間に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、抵抗体５０，５１の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体５１に電圧降下が生じるため、抵抗体５１による電圧降下量を、スイッチング素子Ｓ＊＃の入力端子および出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。

上記抵抗体５１による電圧降下量は、端子Ｔ５を介して、コンパレータ５２の非反転入力端子に取り込まれる。一方、コンパレータ５２の反転入力端子には、閾値電源５４の閾値電圧Ｖｔｈが印加されている。これにより、コレクタ電流が閾値電流以上となることで、コンパレータ５２の出力信号が論理「Ｌ」から論理「Ｈ」に反転する。コンパレータ５２の出力する論理「Ｈ」の信号は、クランプ用スイッチング素子４６に印加されるとともに、ディレイ５６に取り込まれる。ディレイ５６は、入力信号が所定時間に渡って論理「Ｈ」となることで、フェール信号ＦＬを出力する。フェール信号ＦＬは、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべく、ＯＲ回路５８を介してソフト遮断用スイッチング素子４２をオン操作したり、定電流用スイッチング素子２６および放電用スイッチング素子３０の駆動を停止させるべく駆動制御部３６に指令するものである。

こうした構成によれば、スイッチング素子Ｓ＊＃を過電流が流れる場合には、まずクランプ用スイッチング素子４６のオン操作に伴ってツェナーダイオード４４がオン状態とされることで、スイッチング素子Ｓ＊＃のゲート電圧が低下する。これにより、スイッチング素子Ｓ＊＃を流れる電流を制限することができる。そしてその後、過電流が所定時間継続する場合には、ソフト遮断用スイッチング素子４２がオン状態とされることから、スイッチング素子Ｓ＊＃が強制的にオフとされる。

これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子４２がオンとされ、ソフト遮断用抵抗体４０を介してスイッチング素子Ｓ＊＃のゲートの電荷が放電される。ここで、ソフト遮断用抵抗体４０は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタおよびエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、ゲート抵抗体２８および放電用スイッチング素子３０を備える放電経路よりも抵抗値の大きい経路によってスイッチング素子Ｓ＊＃のゲートを放電させる。

なお、フェール信号ＦＬは、端子Ｔ８を介して低電圧システム（制御装置１８）に出力される。また、このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶやコンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。

上記ドライブユニットＤＵは、さらに、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタ（オフ保持用スイッチング素子６２）を備えている。オフ保持用スイッチング素子６２は、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間を低抵抗にて接続すべく、スイッチング素子Ｓ＊＃に極力近接して設けられている。そして、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子６２を備える経路のインピーダンスは、ゲート抵抗体２８を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号ｇ＊＃に応じてスイッチング素子Ｓ＊＃がオフ状態とされている際、スイッチング素子Ｓ＊＃の入力端子（コレクタ）や出力端子（エミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ＊＃が誤ってオン状態となることを回避するためのものである。

上記オフ保持用スイッチング素子６２のゲートは、端子Ｔ６を介して、ドライブＩＣ２０内のオフ保持回路６４に接続されている。オフ保持回路６４は、端子Ｔ１に印加される電圧に基づき、スイッチング素子Ｓ＊＃のゲート電圧をモニタし、この電圧が所定電圧となることで、オフ保持用スイッチング素子６２をオン操作する処理を行うものである。また、駆動制御部３６から放電用スイッチング素子３０のゲートに出力される信号をモニタし、放電用スイッチング素子３０がオフ操作されることに同期してオフ保持用スイッチング素子６２をオフ操作する処理を行うものでもある。

上記ドライブＩＣ２０は、さらに、スイッチング素子Ｓ＊＃を正常に駆動することができない異常（駆動異常）の有無を判断する異常判断部７２を備えている。異常判断部７２は、ゲート抵抗体２８を流れる電流に基づき、駆動異常の有無を判断する。詳しくは、ゲート抵抗体２８のうちスイッチング素子Ｓ＊＃のゲート側の端部は、端子Ｔ７に接続されている。これにより、端子Ｔ１，Ｔ７の電位差は、ゲート抵抗体２８の電圧降下量となる。そしてこれは、差動増幅回路７０の出力電圧Ｖｇｉに変換されて異常判断部７２に入力される。異常判断部７２では、出力電圧Ｖｇｉに基づき、駆動異常の有無を判断する。

そして駆動異常があると判断される場合、ＯＲ回路６０および端子Ｔ８を介して、先の図１に示したフェール処理部１４ａにフェール信号ＦＬを出力することで、インバータＩＮＶやコンバータＣＮＶをシャットダウンする。また、フェール信号ＦＬをスリーステートバッファ３８に出力することで、操作信号ｇ＊＃の入力を遮断する。また、フェール信号ＦＬを駆動制御部３６に出力することで、スイッチング素子３４をオフ操作する。さらに、フェール信号ＦＬをＯＲ回路５８に出力することで、ソフト遮断用スイッチング素子４２をオン状態とする。

図３に、異常判断部７２による異常判断処理の手順を示す。この処理は、たとえば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替わったところであるか否かを判断する。そしてステップＳ１０において肯定判断される場合、ステップＳ１２において、ゲートの充電処理によってゲート抵抗体２８に流れる電流を検出する期間を計時するタイマＴによって、計時動作を行う。続くステップＳ１４では、タイマＴが閾値時間Ｔｔｈ１以上であるか否かを判断する。この処理は、充電処理に際してゲート抵抗体２８を流れる電流の検出に基づく駆動異常の有無の判断処理を終了するか否かの判断のためのものである。ここで閾値時間Ｔｔｈ１は、ゲートの充電が完了すると想定される時間以下の時間に設定されるものであり、特に定電流制御の制御性が低下すると想定されるまでに要する時間以下に設定されることが望ましい。

上記ステップＳ１４において否定判断される場合、ステップＳ１６において、差動増幅回路７０の出力電圧Ｖｇｉが、充電側小電流閾値ＶｔｈＬ１以上であって且つ充電側大電流閾値ＶｔｈＨ１以下であるか否かを判断する。この処理は、駆動異常の有無を判断するためのものである。ここで、充電側小電流閾値ＶｔｈＬ１は、充電処理時においてゲート抵抗体２８を流れる実際の電流量が想定される電流値よりも過度に小さいことを判断するためのものである。こうした事態は、たとえば定電流用スイッチング素子２６が常時開状態となるオープン異常によって生じうる。一方、充電側大電流閾値ＶｔｈＨ１は、充電処理時においてゲート抵抗体２８を流れる実際の電流量が想定される電流値よりも過度に大きいことを判断するためのものである。こうした事態は、たとえば定電流用スイッチング素子２６が常時閉状態となるショート異常等によって生じうる。なお、このステップＳ１６において肯定判断される場合、ステップＳ１２に戻る。

一方、上記ステップＳ１４において肯定判断される場合、ステップＳ１８において、タイマＴを初期化する。

そしてステップＳ１８の処理が完了する場合や，上記ステップＳ１０において否定判断される場合には、ステップＳ２０において、操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替わったところであるか否かを判断する。そしてステップＳ２０において肯定判断される場合、ステップＳ２２において、ゲートの放電処理によってゲート抵抗体２８に流れる電流を検出する期間を計時するタイマＴによって、計時動作を行う。続くステップＳ２４では、タイマＴが閾値時間Ｔｔｈ２以上であるか否かを判断する。この処理は、放電処理に際してゲート抵抗体２８を流れる電流の検出に基づく駆動異常の有無の判断処理を終了するか否かの判断のためのものである。ここで閾値時間Ｔｔｈ２は、ゲートの放電処理が完了すると想定されるまでに要する時間以下に設定される。

上記ステップＳ２４において否定判断される場合、ステップＳ２６において、差動増幅回路７０の出力電圧Ｖｇｉの符号を反転させたものが、放電側小電流閾値ＶｔｈＬ２以上であって且つ放電側大電流閾値ＶｔｈＨ２以下であるか否かを判断する。この処理は、駆動異常の有無を判断するためのものである。ここで、放電側小電流閾値ＶｔｈＬ２は、放電処理時においてゲート抵抗体２８を流れる実際の電流量が想定される電流値よりも過度に小さいことを判断するためのものである。こうした事態は、たとえば放電用スイッチング素子３０が常時開状態となるオープン異常によって生じうる。一方、放電側大電流閾値ＶｔｈＨ２は、放電処理時においてゲート抵抗体２８を流れる実際の電流量が想定される電流値よりも過度に大きいことを判断するためのものである。こうした事態は、たとえば電源２２と端子Ｔ１とのショート等によって生じうる。なお、このステップＳ２６において肯定判断される場合、ステップＳ２２に戻る。

一方、上記ステップＳ２４において肯定判断される場合、ステップＳ２８において、タイマＴを初期化する。また上記ステップＳ１６、Ｓ２６において否定判断される場合、ステップＳ３０において、駆動異常がある旨判定するとともに、フェールセーフ処理を行う。すなわち、まず第１に、スイッチング素子３４をオフ操作した後、ソフト遮断用スイッチング素子４２をオン操作する。第２に、スリーステートバッファ３８を操作することで、操作信号ｇ＊＃の入力を遮断する。第３に、フェール信号ＦＬを出力する。このフェール信号ＦＬにより、制御装置１８から出力される操作信号ｇ＊＃の値にかかわらず、インターフェース１４内において、ドライブユニットＤＵに入力される操作信号ｇ＊＃の論理値が常時オフ操作指令に対応したものに固定される。これにより、インバータＩＮＶやコンバータＣＮＶがシャットダウンされる。また、制御装置１８側で駆動異常が生じたことを把握することができ、ひいては制御装置１８からユーザにその旨を通知することができる。

なお、上記ステップＳ２８，Ｓ３０の処理が完了する場合や、ステップＳ２０において否定判断される場合には、この一連の処理を一旦終了する。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）ゲート抵抗体２８を流れる電流を用いることで、スイッチング素子Ｓ＊＃を駆動する機能に異常があるか否かを判断することができる。

（２）ゲート抵抗体２８の両端に接続された差動増幅回路７０の出力電圧Ｖｇｉに基づき、駆動異常の有無を判断した。これにより、電流の検出結果に対するノイズの影響を好適に抑制することができる。

（３）スイッチング素子Ｓ＊＃のゲートに正の電荷を充電するための充電経路およびゲートから正の電荷を放電させるための放電経路の双方によって、ゲート抵抗体２８を共有した。これにより、充電期間において流れる電流と放電期間において流れる電流との双方を単一の抵抗体の電圧降下量として検出することができる。

（４）充電処理を定電流制御として行うことで、ゲート抵抗体２８の抵抗値Ｒ２を放電速度の調節のみのために設定することができる。

（５）ゲート抵抗体２８とは別に定電流用抵抗体２４を備えた。これにより、充電側小電流閾値ＶｔｈＬ１や充電側大電流閾値ＶｔｈＨ１の設定によっては、定電流用抵抗体２４の抵抗値Ｒ１の異常についてもこれを検出することができる。これに対し、ゲート抵抗体２８と定電流用抵抗体２４とを共有した場合、定電流用抵抗体２４の抵抗値が変化してもその電圧降下量は目標値に制御されるため、異常を検出できないおそれがある。

（６）スイッチング素子Ｓ＊＃に正常時に流れる電流の最大値Ｉｍａｘを飽和電流とするゲート電圧（最大電圧Ｖｍａｘ）までは、定電流制御を行うことが可能な設定とした。これにより、スイッチング素子Ｓ＊＃が正常に駆動される場合には、ミラー期間を過ぎるまで定電流制御を行うことができ、ひいてはスイッチング損失を低減することができる。

（７）スイッチング素子Ｓ＊＃を駆動する機能に異常がある旨判断される場合、ソフト遮断用スイッチング素子４２をオン操作した。これにより、スイッチング素子Ｓ＊＃がオン状態であったとしても、これを強制的にオフするに際してのサージを好適に抑制することができる。

（８）スイッチング素子Ｓ＊＃を駆動する機能に異常がある旨判断される場合、スリーステートバッファ３８によって駆動制御部３６への操作信号ｇ＊＃の入力を遮断した。これにより、スイッチング素子Ｓ＊＃がオン操作指令によってオン操作される事態を確実に回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図４に、本実施形態にかかる異常判断部７２による異常判断処理の手順を示す。この処理は、たとえば所定周期で繰り返し実行される。なお、図４に示す処理のうち先の図３に示した処理に対応するものについては、便宜上同一のステップ番号を付している。

図示されるように、本実施形態では、駆動異常が生じる場合、ステップＳ３０ａにおいて、オフ保持用スイッチング素子６２をオン操作する。この処理は、フェール処理部１４ａがインバータＩＮＶやコンバータＣＮＶをシャットダウンしない構成の場合には、特に有効である。すなわちこの場合、スイッチング素子Ｓ＊＃のうち駆動異常が生じていないものについては、フェールセーフ処理等によって駆動が継続されうる。そしてこの場合、駆動異常を生じたドライブユニットＤＵに混入するノイズによって、駆動対象とするスイッチング素子Ｓ＊＃の誤動作が誘発されるおそれがある。こうした事態は、オフ保持用スイッチング素子６２をオン状態に維持することで好適に回避することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、上記ドライブユニットＤＵの構成を示す。なお、図５において、先の図２に示した部材に対応するものについては便宜上同一の符号を付している。

図示されるように、本実施形態では、端子Ｔ１に定電流用スイッチング素子２６を接続して且つ端子Ｔ７に放電用スイッチング素子３０を接続することで、充電経路と放電経路とでドライブＩＣ２０の端子を各別のものとする。

この場合であっても、たとえば放電処理時においてゲート抵抗体２８を流れる電流に基づき駆動異常の有無を判断することができる。すなわち、放電処理時においてゲート抵抗体２８を流れる電流が過度に小さい場合、放電用スイッチング素子３０や定電流用スイッチング素子２６が常時開状態となるオープン異常等が生じたと考えられる。また、放電処理時においてゲート抵抗体２８を流れる電流が過度に大きい場合、定電流用スイッチング素子２６が常時閉状態となるショート異常等が生じたと考えられる。

こうした処理は、放電用スイッチング素子３０がオン状態である期間のうち電流が流れると想定される期間において行なえばよい。もっともこれに限らず、たとえば、放電用スイッチング素子３０がオン状態である期間のうち電流が流れると想定される期間を経過した後に行なってもよい。すなわち、たとえばこのときの電流がゼロでない場合、定電流用スイッチング素子２６が常時閉状態となるショート異常等が生じたと考えられる。

もっとも、放電用スイッチング素子３０がオン状態である期間に限らず、オフ操作されているときにゲート抵抗体２８に電流が流れる場合に、放電用スイッチング素子３０が常時閉状態となるショート異常等が生じたと判断してもよい。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「判断手段について」
上記各実施形態において、閾値時間Ｔｔｈ１，Ｔｔｈ２における電圧Ｖｇｉに限らず、オン操作指令への切替からオフ操作指令への切替までの期間や、オフ操作指令への切替からオン操作指令への切替までの期間における電圧Ｖｇｉに基づき、異常の有無を判断してもよい。

上記各実施形態において、ゲート抵抗体２８を介して電流が流れている時間に基づき異常の有無を判断してもよい。これにより、たとえば放電用スイッチング素子３０がオン状態となる全期間にわたってゲート抵抗体２８に電流が流れることに基づき、定電流用スイッチング素子２６にショート異常等が生じていると判断することができる。

「検出手段について」
制限用抵抗体の両端の電位差を検出する差動増幅回路を備えるものに限らない。たとえば上記第３の実施形態（先の図５）において、放電用スイッチング素子３０のオン状態時に限って異常の有無を判断するなら、端子Ｔ１の電位と、端子Ｔ２を基準とする所定の電位との大小を比較する手段を備えて構成してもよい。

なお、検出手段としては、ドライブＩＣ２０内に構成されるものに限らない。

「定電流用抵抗体について」
上記第１の実施形態において、定電流用抵抗体をゲート抵抗体２８と共有してもよい。この場合、ゲート抵抗体２８がショートまたは断線しないまでも抵抗値が変化したとしても、その電圧降下量が目標値に制御されるため、抵抗値の変化についてはその異常を検出することができない。ただし、この場合であっても、ゲート抵抗体の断線、ショートや、定電流用スイッチング素子２６、放電用スイッチング素子３０の異常についてはこれを検出することができる。

なお、定電流用抵抗体をドライブＩＣ２０に外付けしてもよい。

「定電流制御手段について」
定電流用スイッチング素子としては、ＭＯＳ電界効果トランジスタに限らず、たとえばバイポーラトランジスタであってもよい。

定電流用スイッチング素子と、定電流用抵抗体の電圧降下量を目標値に制御すべく定電流用スイッチング素子の開閉制御端子を操作する操作手段とを備えるものにも限らない。たとえば、定電流ダイオードと、これに直列接続されたスイッチング素子とを備えるものであってもよい。

なお、定電流制御手段によってゲートに正の電荷を充電するものに限らず、正の電荷を放電する（負の電荷を充電する）ものとしてもよい。

「定電流制御について」
上記各実施形態において、定電流制御に代えて、電源２２とスイッチング素子Ｓ＊＃のゲートとの間を開閉するスイッチング素子を２値的に操作することで、いわゆる定電圧制御によってゲートに正の電荷を充電する処理を行なってもよい。

「フェールセーフ手段について」
上記第２の実施形態において、ソフト遮断用スイッチング素子４２を強制的にオン操作して所定時間が経過した後にオフ保持用スイッチング素子６２をオン状態に切り替え、この状態をフェールセーフ処理の行なわれている間中、保持するようにしてもよい。

たとえば第１の実施形態のように、フェール信号ＦＬの出力によって全てのスイッチング素子Ｓ＊＃の操作信号ｇ＊＃の入力がオフ操作指令とされる構成であるなら、スリーステートバッファ３８を省いても操作信号ｇ＊＃の入力を遮断したことになる。

「駆動対象スイッチング素子について」
駆動対象スイッチング素子としては、ＩＧＢＴに限らず、たとえばパワーＭＯＳ電界効果トランジスタ等であってもよい。この際、Ｎチャネルにも限らず、Ｐチャネルであってもよい。ただしこの場合、ソース電位に対してゲート電位を低下させることでオン状態となるため、ゲートに「負」の電荷を充電することで駆動対象スイッチング素子がオン状態となる。

「そのほか」
・モータジェネレータ１０としては、車載主機に限らず、たとえばシリーズハイブリッド車に搭載される発電機であってもよい。

２２…電源（直流電圧源の一実施形態）、２６…定電流用スイッチング素子、２８…ゲート抵抗体（制限用抵抗体の一実施形態）、Ｓ＊＃…スイッチング素子。

Claims (12)

1. 電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、
   前記制限用抵抗体を流れる電流を検出する検出手段と、
   該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備え、
   前記制限用抵抗体は、前記電荷を前記開閉制御端子に充電するための充電経路および前記電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであって、
   前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とするスイッチング素子の駆動回路。
2. 電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、
   前記制限用抵抗体を流れる電流を検出する検出手段と、
   該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備え、
   前記制限用抵抗体は、前記電荷を前記開閉制御端子に充電するための充電経路および前記電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであって、
   前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とするスイッチング素子の駆動回路。
3. 電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、
   前記制限用抵抗体を流れる電流を検出する検出手段と、
   該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備え、
   前記制限用抵抗体は、前記電荷を前記開閉制御端子に充電するための充電経路および前記電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであって、
   前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とするスイッチング素子の駆動回路。
4. 電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、
   前記制限用抵抗体を流れる電流を検出する検出手段と、
   該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備え、
   前記制限用抵抗体は、前記電荷を前記開閉制御端子に充電するための充電経路および前記電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであって、
   前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とするスイッチング素子の駆動回路。
5. 前記検出手段は、前記制限用抵抗体の両端に接続されて且つ該両端の電位差を検出する差動増幅回路を備えることを特徴とする請求項１乃至４のいずれか１項に記載のスイッチング素子の駆動回路。
6. 前記駆動対象スイッチング素子の開閉制御端子に前記電荷を充電するに際し、その充電経路内の電流を一定値に制御する定電流制御手段をさらに備えることを特徴とする請求項１乃至５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記定電流制御手段は、
   前記制限用抵抗体とは別に前記充電経路に設けられた定電流用抵抗体と、
   該定電流用抵抗体に直列接続された定電流用スイッチング素子と、
   前記定電流用抵抗体の電圧降下量が目標値となるように前記定電流用スイッチング素子の開閉制御端子を操作する操作手段と、
   を備えることを特徴とする請求項６記載のスイッチング素子の駆動回路。
8. 前記定電流制御手段は、前記駆動対象スイッチング素子の開閉制御端子に前記電荷を供給する直流電圧源を用いて、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間の電圧が前記直流電圧源の出力電圧になるまで前記電荷を充電するものであり、
   前記直流電圧源の出力電圧は、前記駆動対象スイッチング素子に正常時に流れる最大電流を飽和電流とする前記開閉制御端子の充電電圧までは、前記定電流制御を行うことが可能な電圧に設定されていることを特徴とする請求項７記載のスイッチング素子の駆動回路。
9. 前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、
   前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも小さい抵抗値の経路で接続する低抵抗経路と、
   該低抵抗経路を開閉するオフ保持用スイッチング素子と、
   前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記オフ保持用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング素子の駆動回路。
10. 前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、
    前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも大きい抵抗値の経路で接続する高抵抗経路と、
    該高抵抗経路を開閉するソフト遮断用スイッチング素子と、
    前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記ソフト遮断用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする請求項１乃至９のいずれか１項に記載のスイッチング素子の駆動回路。
11. 前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記駆動対象スイッチング素子のオン・オフ指令信号の入力を遮断する遮断手段をさらに備えることを特徴とする請求項１乃至１０のいずれか１項に記載のスイッチング素子の駆動回路。
12. 前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、その旨を外部に通知する通知手段をさらに備えることを特徴とする請求項１乃至１１のいずれか１項に記載のスイッチング素子の駆動回路。

Images