JP5673634B2 - 駆動対象スイッチング素子の駆動回路 - Google Patents

Description

本発明は、電流の流通経路の一対の端部のうちの一方である基準端部と開閉制御端子との間の電位差の絶対値が電子操作されることで前記流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、集積回路を備えて構成される駆動対象スイッチング素子の駆動回路に関する。

たとえば下記特許文献１には、車載主機用インバータを構成するＩＧＢＴを駆動対象スイッチング素子とし、これを駆動する駆動回路に集積回路を備えるものも提案されている。この技術では、各ＩＧＢＴの操作信号を生成する制御装置から、フォトカプラを介して集積回路に操作信号を入力している。

特開２０１２−１６１１０号公報

ところで、フォトカプラ等を集積回路に対して外付けするよりも、これらをも集積回路に含めた方が、制御システム全体の小型化に寄与する可能性がある。ここで、フォトカプラのような絶縁通信手段をも集積回路に取り込むと、集積回路内でＩＧＢＴのゲートに接続される高電圧側領域と、操作信号が入力される低電圧側領域とを集積回路内において絶縁する必要が生じる。そして、この場合、駆動回路の様々な機能を満たす上で、高電圧側領域に接続される端子として要求される数が、低電圧側領域に接続される端子として要求される数よりも多くなる傾向がある。したがって、集積回路の冗長設計がなされることとなるなど、絶縁通信手段を集積回路に取り込むことで新たな不都合が生じることが見出された。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、電流の流通経路の一対の端部のうちの一方である基準端部と開閉制御端子との間の電位差の絶対値が電子操作されることで前記流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、集積回路を備えて構成される新たな駆動対象スイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

第１の発明は、電流の流通経路の一対の端部のうちの一方である基準端部と開閉制御端子との間の電位差の絶対値が電子操作されることで前記流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、前記開閉制御端子に接続される集積回路を備え、前記集積回路は、前記駆動対象スイッチング素子がオン状態であるときに前記電位差の絶対値を制御する絶対値制御回路と、前記駆動対象スイッチング素子がオフ状態であるときにおいて前記電位差を前記駆動対象スイッチング素子をオフ状態に維持するための値で安定化させる安定化回路と、前記絶対値制御回路による前記電位差の絶対値の制御と、前記安定化回路による前記電位差の安定化処理とのいずれか一方を選択的に採用する選択回路と、前記絶対値制御回路に接続され、前記開閉制御端子に接続されるオン状態時用端子と、を備え、該オン状態時用端子は、前記安定化回路に接続されていることを特徴とする。

絶対値制御回路は、駆動対象スイッチング素子がオン状態であるときに利用されるものであり、安定化回路は、駆動対象スイッチング素子がオフ状態であるときに利用されるものであるため、それら双方がそれぞれの処理を同時に行うことを回避する設定が可能である。上記発明では、この点に鑑み、絶対値制御回路に接続されるオン状態時用端子を、安定化回路に接続することで、絶対値制御回路と安定化回路との双方の機能に支障をきたすことなく、集積回路の端子数を低減することができる。

なお、本発明にかかる以下の代表的な実施形態に関する概念の拡張については、代表的な実施形態の後の「その他の実施形態」の欄に記載してある。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成を示す回路図。 同実施形態にかかる選択処理の手順を示す流れ図。 第２の実施形態にかかる選択処理の手順を示す流れ図。 第３の実施形態にかかるドライブユニットの構成を示す回路図。 同実施形態にかかる選択処理の手順を示す流れ図。

＜第１の実施形態＞
以下、本発明にかかる駆動対象スイッチング素子の駆動回路を車載主機に接続される電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶを介して高電圧バッテリ１２に接続されている。インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ￥＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源とする制御装置である。制御装置１４は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶを操作する。詳しくは、インバータＩＮＶのスイッチング素子Ｓ￥＃を操作すべく、操作信号ｇ￥＃をドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、端子電圧Ｖｏｍを有する直流電圧源２２を備え、直流電圧源２２の端子は、高電圧側端子ＴＨ１、充電用スイッチング素子２４、高電圧側端子ＴＨ２、および充電用抵抗体２６を介してスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。

一方、スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体２８、高電圧側端子ＴＨ３、放電用スイッチング素子３０を介して高電圧側端子ＴＨ４に接続されている。そして、高電圧側端子ＴＨ４は、スイッチング素子Ｓ￥＃の流通経路（エミッタおよびコレクタ間）の一方の端部である基準端部（エミッタ）に接続されている。

上記充電用スイッチング素子２４および放電用スイッチング素子３０は、ドライブＩＣ２０内の駆動制御部３２によって操作される。すなわち、駆動制御部３２では、上記操作信号ｇ￥＃に基づき、充電用スイッチング素子２４と放電用スイッチング素子３０とを交互にオン・オフすることでスイッチング素子Ｓ￥＃を駆動する。詳しくは、操作信号ｇ￥＃がオン操作指令となることで、放電用スイッチング素子３０をオフして且つ充電用スイッチング素子２４をオンする。一方、操作信号ｇ￥＃がオフ操作指令となることで、充電用スイッチング素子２４をオフして且つ放電用スイッチング素子３０をオンする。

ここで、先の図１に示した制御装置１４から出力された操作信号ｇ￥＃は、フォトカプラ３４を介して駆動制御部３２に入力される。これは、本実施形態において、高電圧バッテリ１２を備える高電圧システムと、制御装置１４を備える低電圧システムとが絶縁されているための設定である。このため、ドライブＩＣ２０は、低電圧システムを構成する低電圧側領域と高電圧システムを構成する高電圧領域とを備えている。これら２つの領域を絶縁しつつ、操作信号ｇ￥＃を低電圧側領域から高電圧側領域に伝達させるべく、絶縁通信手段としてのフォトカプラ３４が用いられる。ここで、フォトカプラ３４は、その１次側であるフォトダイオードのアノードおよびカソードのそれぞれに低電圧側端子ＴＬ１，ＴＬ２が接続されている。また、２次側であるフォトトランジスタのコレクタは、直流電圧源２２に接続され、エミッタは、抵抗体３６を介してスイッチング素子Ｓ￥＃のエミッタに接続されている。こうした構成によれば、抵抗体３６の電圧降下量を、操作信号ｇ￥＃に応じた論理信号として駆動制御部３２に取り込むことができる。

上記高電圧側端子ＴＨ３は、ソフト遮断用抵抗体４２およびソフト遮断用スイッチング素子４４を介して高電圧側端子ＴＨ４に接続されている。

また、スイッチング素子Ｓ￥＃のゲートは、高電圧側端子ＴＨ６に接続されており、高電圧側端子ＴＨ６は、NチャネルMOS電界効果トランジスタ（クランプ用スイッチング素子４６）を介して高電圧側端子ＴＨ４に接続されている。クランプ用スイッチング素子４６のゲートには、オペアンプ４８の出力電圧が印加され、オペアンプ４８の反転入力端子には、電源５２の基準電圧Ｖｒｅｆが印加され、非反転入力端子には、高電圧側端子ＴＨ６を介してスイッチング素子Ｓ￥＃のゲート電圧Ｖｇｅが印加される。ここで、オペアンプ４８に対する直流電圧源２２による給電は、電源用スイッチング素子５０によってオン・オフされる。

一方、上記スイッチング素子Ｓ￥＃は、その流通経路（エミッタおよびコレクタ間）に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、センス抵抗体４０を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によってセンス抵抗体４０に電圧降下が生じるため、センス抵抗体４０による電圧降下量（センス電圧Ｖｓｅ）を、スイッチング素子Ｓ￥＃の流通経路を流れる電流と相関を有する電気的な状態量とすることができる。

上記センス電圧Ｖｓｅは、高電圧側端子ＴＨ５を介して、駆動制御部３２に取り込まれる。駆動制御部３２では、センス電圧Ｖｓｅに基づき、スイッチング素子Ｓ￥＃に異常な電流が流れると判断されることを条件に、電源用スイッチング素子５０やソフト遮断用スイッチング素子４４を操作する。ソフト遮断用スイッチング素子４４は、スイッチング素子Ｓ￥＃を強制的にオフ状態に切り替えるに際してのサージ電圧の低減を狙って利用されるものである。これは、ソフト遮断用スイッチング素子４４をオン状態とする場合のスイッチング素子Ｓ￥＃のゲートの放電経路のインピーダンスが、ソフト遮断用抵抗体４２に起因して、放電用スイッチング素子３０をオン状態とする場合の放電経路のインピーダンスよりも大きいためである。このため、ソフト遮断用スイッチング素子４４をオン操作する場合には、放電用スイッチング素子３０をオン操作する場合よりもスイッチング状態の切替速度を低下させつつ、スイッチング素子Ｓ￥＃をオフ状態に切り替えることができる。

また、センス電圧Ｖｓｅに基づき、スイッチング素子Ｓ￥＃に異常な電流が流れると判断されることを条件に、フォトカプラ６０を介して制御装置１４にフェール信号ＦＬを出力する。ここで、フォトカプラ６０の１次側（フォトダイオード）のアノードは、スイッチング素子６２を介して直流電圧源２２に接続され、カソードは、抵抗体を介してスイッチング素子Ｓ￥＃のエミッタに接続されている。また、フォトカプラ６０の２次側のフォトトランジスタのコレクタおよびエミッタは、低電圧側端子ＴＬ３，ＴＬ４に接続されており、低電圧側端子ＴＬ３，ＴＬ４から制御装置１４にフェール信号ＦＬを出力可能となっている。

上記ドライブＩＣ２０は、フェール信号ＦＬに加えて、スイッチング素子Ｓ￥＃の温度Ｔｊを制御装置１４に出力する機能をも有する。すなわち、スイッチング素子Ｓ￥＃付近には、その温度を感知する感温ダイオードＳＤが設けられている。感温ダイオードＳＤのカソードは、高電圧側端子ＴＨ４を介してスイッチング素子Ｓ￥＃のエミッタと同電位とされる。これに対し、感温ダイオードＳＤのアノードは、高電圧側端子ＴＨ７を介して定電流源６４に接続されている。そして、駆動制御部３２では、感温ダイオードＳＤの順方向の電圧降下量を、スイッチング素子Ｓ￥＃の温度Ｔｊの検出信号として取り込む。これは、感温ダイオードＳＤに流す電流が一定である場合、電圧降下量と温度との間に１対１の対応関係があることに鑑みたものである。駆動制御部３２では、電圧降下量を、論理Ｈおよび論理Ｌからなる２値信号においてそれらの１周期に対する論理Ｈの時比率に変換し、この２値信号をフォトカプラ７０を介して制御装置１４に出力する。ここで、フォトカプラ７０の１次側（フォトダイオード）のアノードは、スイッチング素子７２を介して直流電圧源２２に接続され、カソードは、抵抗体を介してスイッチング素子Ｓ￥＃のエミッタに接続されている。また、フォトカプラ７０の２次側のフォトトランジスタのコレクタおよびエミッタは、低電圧側端子ＴＬ５，ＴＬ６に接続されており、低電圧側端子ＴＬ５，ＴＬ６から制御装置１４に時比率にて表現された温度Ｔｊの情報を出力可能となっている。

ところで、ドライブＩＣ２０の低電圧側領域と制御装置１４等を結ぶ通信線は、操作信号ｇ￥＃の伝送経路や、フェール信号ＦＬや温度Ｔｊの伝送経路というように限られたものとなっている。これに対し、ドライブＩＣ２０の高電圧側領域と外部とを接続する電気経路は多くなりやすい。そして、高電圧側端子ＴＨｉ（ｉ＝１，２，３，…）の数が低電圧側端子ＴＬｉ（ｉ＝１，２，３，…）の数と比較して多くなる場合には、ドライブＩＣ２０が冗長なものとなり、ひいては大型化するおそれがある。これは、高電圧側端子ＴＨｉと低電圧側端子ＴＬｉとは互いに絶縁する必要があるため、それらを同一の辺に設けることが困難なためである。このため、ドライブＩＣ２０の冗長さを抑制し、ドライブＩＣ２０を極力小型化するうえでは、高電圧側端子ＴＨｉの数と低電圧側端子ＴＬｉの数との差を低減することが望ましい。

そこで本実施形態では、高電圧側端子ＴＨ６を、スイッチング素子Ｓ￥＃のオン状態時に利用される回路と、オフ状態時に利用される回路とによって共有する。以下、これについて図３を用いて説明する。

図３に、高電圧側端子ＴＨ６を用いてなされる複数の処理のいずれか１つの選択処理の手順を示す。この処理は、駆動制御部３２によって実行される。なお、高電圧側端子ＴＨ６は、本実施形態において、オン状態時用端子を構成する。

この一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃がオン操作指令であるか否かを判断する。そしてオン操作指令である場合、ステップＳ１２において、先の図２に示した電源５２の生成する基準電圧Ｖｒｅｆを、クランプ電圧Ｖｃとする。ここで、クランプ電圧Ｖｃは、直流電圧源２２の端子電圧Ｖｏｍよりも低くて且つ、スイッチング素子Ｓ￥＃がオン状態に切り替る閾値電圧Ｖｔｈよりも高い値とされる。

続くステップＳ１４においては、センス電圧Ｖｓｅがクランプ用閾値電圧Ｖｃｔｈ以上であるか否かを判断する。この処理は、スイッチング素子Ｓ￥＃に過度に大きい電流が流れているか否かを判断するためのものである。ここで、クランプ用閾値電圧Ｖｃｔｈは、上側アームのスイッチング素子Ｓ￥ｐと下側アームのスイッチング素子Ｓ￥ｎとの双方がオン状態となることでそれらに流れる短絡電流を検出することを狙って設定される。

そしてステップＳ１４において肯定判断される場合、ステップＳ１６において、電源用スイッチング素子５０をオン操作する。これにより、クランプ用スイッチング素子４６のゲート電圧は、クランプ用スイッチング素子４６の電流の流通経路（ドレインおよびソース間）のインピーダンスを、高電圧側端子ＴＨ６の電圧（ゲート電圧Ｖｇｅ）がクランプ電圧Ｖｃとなるようにオペアンプ４８によって操作される。ただし、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃよりも低い場合には、上記インピーダンスの操作によってはゲート電圧Ｖｇｅをクランプ電圧Ｖｃとすることができない。このため、上記インピーダンスの操作は、実際には、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃ以下とするガード処理となる。なお、この処理では、クランプ用スイッチング素子４６、オペアンプ４８、電源用スイッチング素子５０、および電源５２は、本実施形態におけるガード処理回路を構成し、オペアンプ４８は、本実施形態におけるインピーダンス制御手段を構成する。

一方、上記ステップＳ１０において否定判断される場合、ステップＳ１８において、放電用スイッチング素子３０がオン操作されて且つ、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈよりも小さいか否かを判断する。この処理は、スイッチング素子Ｓ￥＃をオフ状態に固定するうえで要求される値にゲート電圧Ｖｇｅを安定化させる処理について、その実行の有無を判断するためのものである。そしてステップＳ１８において肯定判断される場合、ステップＳ２０において、基準電圧Ｖｒｅｆをゼロとして且つ、電源用スイッチング素子５０をオン操作する。これにより、ゲート電圧Ｖｇｅがゼロよりも上昇しようとすると、クランプ用スイッチング素子４６の電流の流通経路のインピーダンスが低下し、ゲート電圧Ｖｇｅの上昇を妨げる。なお、この処理では、クランプ用スイッチング素子４６、オペアンプ４８、電源用スイッチング素子５０、および電源５２は、本実施形態における安定化回路を構成する。

上記ステップＳ１４、Ｓ１８において否定判断される場合、ステップＳ２２において、電源用スイッチング素子５０をオフ状態とする。なお、上記ステップＳ１６，Ｓ２０、Ｓ２２の処理が完了する場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、以下の効果が得られる。

（１）スイッチング素子Ｓ￥＃がオフ状態であるときにおいてゲート電圧Ｖｇｅをスイッチング素子Ｓ￥＃をオフ状態に維持するための値に安定化させる安定化回路と、スイッチング素子Ｓ￥＃に過度に大きい電流が流れるときにゲート電圧Ｖｇｅをクランプ電圧Ｖｃでガード処理する回路とで、高電圧側端子ＴＨ６を共有した。これにより、ドライブＩＣ２０を極力小型化することができる。

（２）高電圧側端子ＴＨ６を安定化回路と共有する対象を、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃでガード処理するガード処理回路とした。ガード処理回路に接続される高電圧側端子ＴＨ６とスイッチング素子Ｓ￥＃のゲートとの間の経路は、ガード処理回路によってゲート電圧Ｖｇｅをクランプ電圧Ｖｃに制御する制御性を維持する観点から、インピーダンスが小さい値とされる要求がある。一方、スイッチング素子Ｓ￥＃のゲートと安定化回路との間の経路のインピーダンスも小さくすることが望ましい。このように、スイッチング素子Ｓ￥＃のゲートとの間のインピーダンスを小さくすることが望ましい２つの回路間で高電圧側端子ＴＨ５を共有することで、共有化によって各回路の機能に支障が出ることを好適に回避することができる。

（３）クランプ用スイッチング素子４６のゲートの電子操作によってその電流の流通経路のインピーダンスを操作することでゲート電圧Ｖｇｅを制御する回路によって、安定化回路とガード処理回路とを構成することで、安定化回路とガード処理回路とで構成部品を共有化することができる。

（４）ゲート電圧Ｖｇｅの検出値を入力として、安定化回路によるゲート電圧Ｖｇｅの安定化処理を実行した。これにより、実際にスイッチング素子Ｓ￥＃がオフ状態になることで安定化処理が望まれるときに、安定化処理を確実に行うことができる。

（５）ドライブＩＣ２０を、互いに絶縁された領域である高電圧側領域と低電圧側領域とを備えるものとした。この場合、高電圧側端子ＴＨｉの数と低電圧側端子ＴＬｉの数との不均衡がドライブＩＣ２０の冗長性、大型化につながることから、高電圧側端子ＴＨｉを共有することのメリットが特に大きい。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図４に、本実施形態において、高電圧側端子ＴＨ６を用いてなされる複数の処理のいずれか１つの選択処理の手順を示す。この処理は、駆動制御部３２によって実行される。なお、図４において、先の図３に示した処理に対応するものについては、便宜上同一のステップ番号を付している。

この一連の処理では、ステップＳ１０において否定判断される場合、ステップＳ１８ａに移行する。ステップＳ１８ａにおいては、放電用スイッチング素子３０がオン状態であって且つ、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈよりも小さいか否かを判断する。ここで、閾値電圧Ｖｔｈは、感温ダイオードＳＤによって検出されたスイッチング素子Ｓ￥＃の温度Ｔｊに応じて可変設定される。これは、閾値電圧Ｖｔｈが温度Ｔｊに応じて変化することに鑑みたものである。

このように、本実施形態では、温度Ｔｊに応じて、ゲート電圧Ｖｇｅとの大小比較対象となるパラメータとしての閾値電圧Ｖｔｈを可変設定することで、スイッチング素子Ｓ￥＃がオフ状態となるタイミングをより高精度に判断することができる。このため、ゲート電圧Ｖｇｅを安定化させるための処理の開始タイミングをより適切なものとすることができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図５において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。

図示されるように、本実施形態では、高電圧側端子ＴＨ６を、ソフト遮断用抵抗体８２およびソフト遮断用スイッチング素子８４を介して高電圧側端子ＴＨ４に接続する。ここで、ソフト遮断用抵抗体８２の抵抗値Ｒ２は、放電用抵抗体２８の抵抗値Ｒ１よりも大きい。ソフト遮断用抵抗体８２やソフト遮断用スイッチング素子８４は、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間の電位差を低減することでスイッチング素子Ｓ￥＃を強制的にオフ操作するためのものであり、本実施形態において、電位差制限回路を構成する。

また、高電圧側端子ＴＨ６を、オフ保持用スイッチング素子８０を介して高電圧側端子ＴＨ４に接続する。ここで、オフ保持用スイッチング素子８０は、スイッチング素子￥＃がオフ状態であるときに、そのゲートとエミッタとを低インピーダンスで接続することで、ゲート電圧Ｖｇｅをオフ状態に維持する値で安定化させるためのものであり、本実施形態において、安定化回路を構成する。

上記構成を有する本実施形態では、高電圧側端子ＴＨ６を、ソフト遮断用スイッチング素子８４を備える電位差制限回路と、オフ保持用スイッチング素子８０を備える安定化回路とで共有することとなる。

図６に、高電圧側端子ＴＨ６を用いてなされる複数の処理のいずれか１つの選択処理の手順を示す。この処理は、駆動制御部３２によって実行される。

この一連の処理では、まずステップＳ３０において、操作信号ｇ￥＃がオン操作指令であるか否かを判断し、オン操作指令であると判断される場合、ステップＳ３１においてオフ保持用スイッチング素子８０をオフ状態とし、ステップＳ３２に移行する。ステップＳ３２においては、センス電圧Ｖｓｅがソフト遮断用閾値電圧Ｖｓｆｔ以上であるか否かを判断する。この処理は、スイッチング素子Ｓ￥＃を流れる電流が異常に大きいか否かを判断するためのものである。そしてステップＳ３２において肯定判断される場合、ステップＳ３４において、ステップＳ３２において肯定判断される継続時間を計時するカウンタＴｓｆｔをインクリメントする。これに対し、ステップＳ３２において否定判断される場合、ステップＳ３６においてカウンタＴｓｆｔを初期化する。

ステップＳ３４，Ｓ３６の処理が完了する場合、ステップＳ３８において、カウンタＴｓｆｔがソフト遮断用閾値時間Ｔｔｈ以上であるか否かを判断する。この処理は、スイッチング素子Ｓ￥＃を強制的にオフ操作するか否かを判断するためのものである。ここで、ソフト遮断用閾値時間Ｔｔｈは、ノイズ等の影響でスイッチング素子Ｓ￥＃に異常に大きい電流が流れたと誤判断されることを回避するために設けられている。ステップＳ３８において肯定判断される場合、ステップＳ４０において、充電用スイッチング素子２４をオフ操作し、ソフト遮断用スイッチング素子８４をオン操作するとともに、フェール信号ＦＬを出力する。これにより、スイッチング素子Ｓ￥＃は、放電用スイッチング素子３０を用いた場合と比較して遅い速度でオフ状態に切り替えられる。

これに対し、上記ステップＳ３０において否定判断される場合、ステップＳ４２において、放電用スイッチング素子３０がオン操作されて且つ、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈよりも小さいか否かを判断する。そして、ステップＳ４２において肯定判断される場合、ステップＳ４４において、オフ保持用スイッチング素子８０をオン操作する。

なお、ステップＳ４０，Ｓ４４の処理が完了する場合や、ステップＳ３８、Ｓ４２において否定判断される場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１），（４），（５）の効果に加えて、さらに以下の効果が得られるようになる。

（６）ソフト遮断用スイッチング素子８４を備えるゲートの放電経路において、抵抗体（ソフト遮断用抵抗体８２）を、ドライブＩＣ２０内に限って設けた。これにより、抵抗体の抵抗値の調整等は、ドライブＩＣ２０を備える場合と比較して困難となるものの、スイッチング素子Ｓ￥＃のゲートと高電圧側端子ＴＨ６との間の経路を、安定化回路と共有することが容易となる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「安定化回路について」
開閉制御端子（ゲート）の電位を、電流の流通経路の一方の端部である基準端部（エミッタ）の電位で固定するものに限らない。たとえば、エミッタ電位よりも低い電位に固定するものであってもよい。

「ガード処理回路について」
クランプ用スイッチング素子としては、先の図２に例示したものに限らない。たとえばバイポーラトランジスタを用いてもよい。この場合、開閉制御端子（ベース）の電子操作は、電流量の操作となる。

クランプ用スイッチング素子における電流の流通経路のインピーダンスを制御するものにも限らない。たとえば、スイッチング素子とツェナーダイオードとの直列接続体を備えるものであってもよい。ここで、オン状態時用端子（高電圧側端子ＴＨ６）を安定化回路と流用するうえでは、安定化回路にツェナーダイオードを迂回するスイッチング素子を備えるなどして対処すればよい。

「電位差制限回路について」
上記第３の実施形態（図５）に例示したものに代えて、高電圧側端子ＴＨ６およびスイッチング素子Ｓ￥＃のゲート間に、調整用抵抗体をさらに備えてもよい。ここで調整用抵抗体の抵抗値を小さくするなら、調整用抵抗体およびオフ保持用スイッチング素子８０を備える経路を、安定化回路を構成するうえで適切な低インピーダンスとすることができる。しかも、調整用抵抗体の抵抗値の調整によってソフト遮断用スイッチング素子８４を備える経路のインピーダンスを調整することで、同経路の汎用性を高めることもできる。

「ソフト遮断処理およびガード処理について」
上記第１の実施形態（図３）や第２の実施形態（図４）において、操作信号ｇ￥＃がオフ操作指令からオン操作指令に切り替ったタイミングから規定時間に渡ってコレクタ電流Ｉｃにかかわらずガード処理を実行すべく、電源用スイッチング素子５０をオン操作してもよい。

上記第１の実施形態（図２）や第２の実施形態において、ソフト遮断用スイッチング素子４４をオン操作する処理は、上記第３の実施形態（図６）において例示したものとすればよい。

上記第３の実施形態（図６）において、センス電圧Ｖｓｅが高いほどソフト遮断用閾値時間Ｔｔｈを短縮してもよい。また、これに代えて、上記第１の実施形態（図２）において例示したガード処理回路を備えてもよい。

「絶対値制御回路について」
電位差制限回路に限らない。たとえば、上記第１の実施形態（図２）において、高電圧側端子ＴＨ１および高電圧側端子ＴＨ２間に充電用抵抗体２６を備えてこれを絶対値制御回路としてもよい。この場合、高電圧側端子ＴＨ２に安定化回路を接続することで、高電圧側端子ＴＨ２をオン状態時用端子として、安定化回路と共有することができる。

「選択回路について」
安定化処理の選択条件としては、放電用スイッチング素子３０がオン操作されることと、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ以下であることとの論理積が真となることに限らない。たとえば、放電用スイッチング素子３０がオン操作されることに代えて、操作信号ｇ￥＃がオフ操作指令である旨の条件を用いてもよい。また、ゲート電圧Ｖｇｅに関する条件も必須ではなく、たとえば操作信号ｇ￥＃がオフ操作指令に切り替ったタイミングから規定時間経過することを条件とするものであってもよい。

「集積回路について」
互いに絶縁された高電圧側領域と低電圧側領域とを備えるものに限らない。これらを備えないものであっても、集積回路の端子の数を低減するうえでは、上記実施形態で例示した手法が有効である。

「駆動対象スイッチング素子について」
ＩＧＢＴに限らない。たとえばＭＯＳ電界効果トランジスタであってもよい。ここで、Ｎチャネルのものを用いてもよいがＰチャネルのものを用いてもよい。この場合であっても、電流の流通経路（ソースおよびドレイン間）の開閉は、流通経路の一方の端部である基準端部（ソース）に対する開閉制御端子（ゲート）の電位差の操作によってなされる。

また、直流交流変換回路（インバータＩＮＶ）を構成するものに限らず、たとえば昇降圧チョッパ回路を構成するものであってもよい。ここで、上側アームのスイッチング素子と下側アームのスイッチング素子との直列接続体を構成するものであるなら、ゲート電圧Ｖｇｅを正常時の定常値（端子電圧Ｖｏｍ）よりも小さい値に制限する処理を、スイッチング素子のオン操作指令時に限ることが容易であるため、制限する処理を行う回路と安定化回路と端子を共有しやすい。

２０…ドライブＩＣ（集積回路の一実施形態）、Ｓ￥＃…スイッチング素子（駆動対象スイッチング素子の一実施形態）。

Claims (5)

1. 電流の流通経路の一対の端部のうちの一方である基準端部と開閉制御端子との間の電位差の絶対値が電子操作されることで前記流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃）とし、
   前記開閉制御端子に接続される集積回路（２０）を備え、
   前記集積回路は、
   前記駆動対象スイッチング素子がオン状態であるときに前記電位差の絶対値を制御する絶対値制御回路（４６〜５２，８２，８４）と、
   前記駆動対象スイッチング素子がオフ状態であるときにおいて前記電位差を前記駆動対象スイッチング素子をオフ状態に維持するための値で安定化させる安定化回路（４６〜５２，８０）と、
   前記絶対値制御回路による前記電位差の絶対値の制御と、前記安定化回路による前記電位差の安定化処理とのいずれか一方を選択的に採用する選択回路（３２）と、
   前記絶対値制御回路に接続され、前記開閉制御端子に接続されるオン状態時用端子（ＴＨ６）と、
   を備え、
   該オン状態時用端子は、前記安定化回路に接続され、
   前記選択回路は、前記駆動対象スイッチング素子の操作信号がオフ操作指令となる期間の少なくとも一部において、前記安定化処理を選択するとともに、前記電位差の絶対値の検出値及び前記駆動対象スイッチング素子の温度を入力とし、前記安定化処理を選択する処理を実行することを特徴とする駆動対象スイッチング素子の駆動回路。
2. 前記絶対値制御回路は、前記駆動対象スイッチング素子がオン状態であって異常が生じているときに、前記電位差の絶対値を正常時の定常値と比較して制限する電位差制限回路であることを特徴とする請求項１記載の駆動対象スイッチング素子の駆動回路。
3. 前記電位差制限回路は、前記電位差を正常時における定常値と比較して小さいクランプ電圧でガード処理するガード処理回路（４６〜５２）であることを特徴とする請求項２記載の駆動対象スイッチング素子の駆動回路。
4. 前記ガード処理回路は、前記基準端部および前記開閉制御端子間を開閉するスイッチング素子であるクランプ用スイッチング素子と、前記電位差の絶対値を基準電圧とすべく、前記クランプ用スイッチング素子の開閉制御端子を電子操作して該クランプ用スイッチング素子の電流の流通経路のインピーダンスを操作するインピーダンス制御手段とを備え、
   前記選択回路は、前記基準電圧を前記クランプ電圧とするか、前記オフ状態に維持するための値とするかを切り替えることを特徴とする請求項３記載の駆動対象スイッチング素子の駆動回路。
5. 前記集積回路は、前記駆動対象スイッチング素子の開閉制御端子に接続される高電圧側領域と、該高電圧側領域に対して絶縁されて且つ、外部の制御装置から出力される前記駆動対象スイッチング素子の操作信号が入力される低電圧側領域とを備えることを特徴とする請求項１〜４のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。

Images