JP5500283B2 - スイッチング素子の駆動回路およびその製造方法 - Google Patents

スイッチング素子の駆動回路およびその製造方法 Download PDF

Info

Publication number
JP5500283B2
JP5500283B2 JP2013039478A JP2013039478A JP5500283B2 JP 5500283 B2 JP5500283 B2 JP 5500283B2 JP 2013039478 A JP2013039478 A JP 2013039478A JP 2013039478 A JP2013039478 A JP 2013039478A JP 5500283 B2 JP5500283 B2 JP 5500283B2
Authority
JP
Japan
Prior art keywords
switching element
switching
terminal
circuit
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013039478A
Other languages
English (en)
Other versions
JP2013102692A (ja
Inventor
義行 濱中
恒男 前原
淳一 永田
智之 村穂
陽人 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013039478A priority Critical patent/JP5500283B2/ja
Publication of JP2013102692A publication Critical patent/JP2013102692A/ja
Application granted granted Critical
Publication of JP5500283B2 publication Critical patent/JP5500283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路およびその製造方法に関する。
スイッチング素子の駆動回路としては、たとえば下記特許文献1に見られるように、定電流回路を用いてスイッチング素子のゲートに電荷を充電するものも提案されている。
特開2009−11049号公報
ところで、近年、駆動回路の小型化や低コスト化の要求等から、駆動回路の機能の大半を集積回路によって実現する技術が実用化されている。ただし、集積回路内に定電流回路を搭載する場合、定電流回路の電流値を、定められた周波数で温度の上限値を超えることなく流すことのできる電流(定格電流)以下とする必要がある。一方、駆動対象スイッチング素子のスイッチング状態の切り替え速度が大きいものは小さいものと比較して要求される電流値が大きい。また、駆動対象スイッチング素子の動作周波数が高いものは低いものと比較して熱損失が大きいため、温度の上限値を超えやすい。このため、集積回路の量産効果を狙って汎用性を持たせるためには、スイッチング状態の切り替え速度が大きいものや動作周波数が高いものについて、要求される電流値を定格電流とする必要が生じる。そしてこれは、集積回路の大型化の原因となり、また、スイッチング状態の切替速度の小さいものや駆動周波数が低いものにとっては、必要以上の余裕度を有する回路となる。この問題は、通常、スイッチング状態の切替速度が特に大きいものや駆動周波数が特に高いものの駆動回路全体に占めるニーズが比較的小さいことに鑑みれば特に深刻である。
本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える新たな駆動回路およびその製造方法を提供することにある。
以下、上記課題を解決するための手段、およびその作用効果について記載する。
第1の構成は、電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための充電経路を備え、前記充電経路には、抵抗体と、前記集積回路に対して外付けされた外側スイッチング素子とが直列接続されて設けられており、前記集積回路には、前記外側スイッチング素子にダーリントン接続された内側スイッチング素子と、該内側スイッチング素子の開閉制御端子に前記抵抗体の電圧降下量を規定値に制御するための信号を出力する制御手段とが形成されていることを特徴とする。
上記発明では、内側スイッチング素子に外側スイッチング素子をダーリントン接続することで、外側スイッチング素子を用いる場合であっても、外側スイッチング素子を用いない場合と共通の処理(抵抗体の電圧降下量を規定値に制御するために内側スイッチング素子の開閉制御端子を操作するという処理)によって定電流制御を行うことができる。
なお、上記「電荷」は正、負が規定されていない。このため、負の電荷の充電とは、正の電荷の放電を意味する。
第2の構成は、第1の構成において、前記充電経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するためのものであり、前記内側スイッチング素子の一対の端子のうちの電流の出力側の端子は、前記駆動対象スイッチング素子の一対の端子のうちの出力側の端子に接続されていることを特徴とする。
第3の構成は、第1の構成において、前記充電経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するためのものであり、前記内側スイッチング素子の一対の端子のうちの電流の出力側の端子と前記外側スイッチング素子の一対の端子のうちの電流の出力側の端子とが接続されていることを特徴とする。
上記発明では、内側スイッチング素子の出力側の端子から出力される正の電荷を駆動対象スイッチング素子の開閉制御端子に充電される電荷として有効利用することができる。
第4の構成は、第1の構成において、前記充電経路は、前記駆動対象スイッチング素子の開閉制御端子に負の電荷を充電するためのものであり、前記内側スイッチング素子の一対の端子のうちの電流の出力側の端子と前記外側スイッチング素子の開閉制御端子とが接続されていることを特徴とする。
第5の構成は、第1〜第4のいずれか1つの構成において、前記抵抗体は、少なくともその一部が前記集積回路に対して外付けされていることを特徴とする。
外側スイッチング素子によって充電経路が構成されてこれを流れる電流を制御する場合と、内側スイッチング素子によって充電経路が構成されてこれを流れる電流を制御する場合とでは、充電経路の電流値が相違することがある。そしてこの場合、抵抗体の抵抗値が同一なら電圧降下量が変化するため、電圧降下量に基づき定電流制御を行う制御手段の設定を変更する必要が生じる。この点、上記発明では、抵抗体を外付けすることで、外側スイッチング素子を用いる場合と用いない場合とで電流の目標値に応じた電圧降下量を同一とするような抵抗値の調節が容易となる。このため、制御手段の設定変更を行うことなく電流の目標値を変更することができる。
請求項1記載の発明は、電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための充電経路を備え、前記集積回路には、電流量を規制する内側流通規制要素と、前記充電経路を介した電流の流通および遮断を制御する制御手段と、前記制御手段の出力端子を前記集積回路内の部材に接続することで前記内側流通規制要素を前記充電経路として用いるか前記集積回路の備える外部出力端子に接続するかを切り替える切替回路と、前記集積回路の外部入力端子からの信号に基づき前記切替回路を操作することで前記切り替えを行う操作手段とを備えることを特徴とする。
上記発明では、外部入力端子から信号を入力することで、切替回路を操作することができるため、駆動対象スイッチング素子の開閉制御端子への電荷の充電経路として内側流通規制要素を用いるか否かに応じて制御手段によって操作される部材を変更することができる。
請求項2記載の発明は、請求項1記載の発明において、前記充電経路には、抵抗体が設けられており、前記制御手段は、前記抵抗体の電圧降下量を一定値に制御するための信号を出力するものであり、前記切替回路は、前記制御手段を前記内側流通規制要素としての内側スイッチング素子の開閉制御端子に接続するか前記集積回路の備える外部出力端子に接続するかを切り替えるものであることを特徴とする。
上記発明では、充電経路を構成するスイッチング素子の開閉制御端子に上記制御手段から信号が出力されることで、充電経路を流れる電流を一定値に制御することができる。
請求項3記載の発明は、請求項2記載の発明において、前記外部入力端子は、前記切り替えを指示する専用の端子であることを特徴とする。
請求項4記載の発明は、請求項2記載の発明において、前記外部入力端子は、前記駆動対象スイッチング素子の状態量についての検出手段の検出信号を入力するための複数の端子を備え、前記操作手段は、前記外部入力端子のいずれかについて前記検出手段が接続されているか否かを判断し、接続されていると判断される場合、前記切替回路を操作することで前記制御手段を前記外部出力端子に接続することを特徴とする。
駆動対象スイッチング素子に過度の電流が流れたり温度が過度に高くなったりした場合には、駆動対象スイッチング素子の駆動を制限する必要があることなどから、駆動対象スイッチング素子の状態量についての検出値を集積回路内に入力する構成が周知である。一方、駆動対象スイッチング素子に対する定格電流等の観点から、駆動対象スイッチング素子が複数並列接続されることがある。そしてこの場合、状態量の検出手段も複数の駆動対象スイッチング素子のそれぞれに対して各別に設けられる傾向がある。このため、集積回路に汎用性を持たせる上では、検出手段が接続される外部入力端子を複数備えることが望ましい。
ここで、駆動対象スイッチング素子の並列接続数(1を含む)が少ないほど定電流制御を行う上で必要な電流量が小さいため、内側スイッチング素子によって充電経路を構成することができる。そしてこの場合、検出手段に接続されない外部入力端子が存在することとなるため、この接続の有無に基づき内側スイッチング素子によって充電経路を構成するか否かを判断することができる。
請求項5記載の発明は、請求項2記載の発明において、前記外部入力端子は、前記集積回路の電源端子であり、前記操作手段は、前記電源端子に印加される電圧値に応じて前記切替回路を操作することを特徴とする。
上記発明では、電源端子を用いて操作手段に指示がなされるため、操作手段の指示のために集積回路に専用の端子を設けることを回避することができる。
請求項6記載の発明は、請求項2記載の発明において、前記外部入力端子は、前記駆動対象スイッチング素子のオン・オフ指令がなされる操作信号が入力される端子であり、前記操作手段は、前記外部入力端子に入力される信号が前記操作信号とは相違することに基づき前記切替回路を操作することを特徴とする。
上記発明では、操作信号が入力される端子を用いて操作手段に指示がなされるため、操作手段の指示のために集積回路に専用の端子を設けることを回避することができる。
請求項7記載の発明は、請求項2〜6のいずれか1項に記載の発明において、前記抵抗体の少なくとも一部は、前記集積回路に対して外付けされていることを特徴とする。
集積回路の外側のスイッチング素子(外側スイッチング素子)によって充電経路が構成されてこれを流れる電流を制御する場合と、内側スイッチング素子によって充電経路が構成されてこれを流れる電流を制御する場合とでは、充電経路の電流値が相違することがある。そしてこの場合、抵抗体の抵抗値が同一なら電圧降下量が変化するため、電圧降下量に基づき定電流制御を行う制御手段の設定を変更する必要が生じる。この点、上記発明では、抵抗体を外付けすることで、外側スイッチング素子を用いる場合と用いない場合とで電流の目標値に応じた電圧降下量を同一とするような抵抗値の調節が容易となる。このため、制御手段の設定変更を行うことなく電流の目標値を変更することができる。
請求項8記載の発明は、電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、電流の流通経路における電流量を規制する流通規制要素である内側流通規制要素と、前記駆動対象スイッチング素子の開閉制御端子の充電経路における電流の流通および遮断を制御する制御手段とを前記集積回路によって形成する形成工程と、前記駆動対象スイッチング素子の使用要求に応じて前記充電経路に前記内側流通規制要素を用いるか否かを判断する判断工程と、前記判断工程によって否定判断される場合、前記集積回路の外部に外側流通規制要素を設けて且つ該外側流通規制要素における電流の流通経路を前記駆動対象スイッチング素子の開閉制御端子に接続するとともに、前記外側流通規制要素を介した電流の流通および遮断が前記制御手段によって制御されるように前記外側流通規制要素を前記集積回路に接続する外付け工程と、前記判断工程によって肯定判断される場合、前記内側流通規制要素を前記駆動対象スイッチング素子の開閉制御端子に接続する内付け工程とを有することを特徴とする。
上記発明では、充電経路に内側流通規制要素を用いるか否かを選択できるため、内側流通規制要素に過度に大きい定格電流や過度の耐熱性能等の要求が生じない。このため、集積回路を小型化することが容易となる。また、上記用いない旨選択される場合であっても、集積回路の部品を極力利用することができ、ひいては集積回路内の部品の汎用性を高めることもできる。
なお、上記「電荷」は正、負が規定されていない。このため、負の電荷の充電とは、正の電荷の放電を意味する。
請求項9記載の発明は、請求項8記載の発明において、前記駆動対象スイッチング素子の開閉制御端子への前記電荷の充電経路には、抵抗体が設けられており、前記集積回路は、前記内側流通規制要素としての内側スイッチング素子を備え、前記制御手段は、前記内側スイッチング素子の開閉制御端子に前記抵抗体の電圧降下量を規定値に制御するための信号を出力する制御手段であり、前記外付け工程は、前記内側スイッチング素子に前記外側流通規制要素としての外側スイッチング素子をダーリントン接続する工程であることを特徴とする。
上記発明では、内側スイッチング素子に外側スイッチング素子をダーリントン接続することで、外側スイッチング素子を用いる場合であっても、外側スイッチング素子を用いない場合と共通の処理(抵抗体の電圧降下量を規定値に制御するために内側スイッチング素子の開閉制御端子を操作するという処理)によって定電流制御を行うことができる。
請求項10記載の発明は、請求項8記載の発明において、前記駆動対象スイッチング素子の開閉制御端子への前記電荷の充電経路には、抵抗体が設けられており、前記形成工程は、前記内側流通規制要素としての内側スイッチング素子と、前記抵抗体の電圧降下量を規定値に制御するための信号を出力する制御手段と、前記制御手段を前記内側スイッチング素子に接続するか前記集積回路の備える外部出力端子に接続するかを切り替える切替回路と、前記集積回路の外部入力端子からの信号に基づき前記切替回路を操作することで前記切り替えを行う操作手段とを前記集積回路によって形成する工程を有することを特徴とする。
上記発明では、形成工程において集積回路に切替回路と操作手段とを形成することで、外部入力端子の信号によって、内側流通規制要素と外側流通規制要素とのいずれを用いるかに応じて集積回路に適切な処理をさせることができる。
第1の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかるドライブユニットの製造工程を示す流れ図。 第2の実施形態にかかるドライブユニットの回路構成を示す回路図。 第3の実施形態にかかるドライブICの回路構成を示す回路図。 第4の実施形態にかかるドライブICの回路構成を示す回路図。 第5の実施形態にかかるドライブICの回路構成を示す回路図。 第6の実施形態にかかるドライブICの回路構成を示す回路図。
<第1の実施形態>
以下、本発明にかかるパワースイッチング素子の駆動装置をハイブリッド車に適用した第1の実施形態について、図面を参照しつつ説明する。
図1に、本実施形態のシステム構成を示す。図示されるように、車載主機としてのモータジェネレータ10は、インバータIVおよびコンバータCVを介してたとえば100V以上の端子電圧を有する高電圧バッテリ12に接続されている。インバータIVは、高電位側のスイッチング素子Swpおよび低電位側のスイッチング素子Swnの直列接続体が3つ並列接続されて構成されている。そして、これら各スイッチング素子Swpおよびスイッチング素子Swnの接続点が、モータジェネレータ10の各相にそれぞれ接続されている。また、コンバータCVは、コンデンサCと、高電位側のスイッチング素子Swpおよび低電位側のスイッチング素子Swnの直列接続体と、スイッチング素子Swpおよびスイッチング素子Swnの接続点と高電圧バッテリ12とを接続するリアクトルLとを備えている。
上記高電位側のスイッチング素子Swpおよび低電位側のスイッチング素子Swnのそれぞれの入出力端子間(コレクタおよびエミッタ間)には、高電位側のフリーホイールダイオードFDpおよび低電位側のフリーホイールダイオードFDnのカソードおよびアノードが接続されている。
上記インバータIVを構成するスイッチング素子Swp,Swnの開閉制御端子(ゲート)には、いずれもドライブユニットDUが接続されている。これにより、スイッチング素子Sw#(#=p,n)は、ドライブユニットDUを介して、端子電圧が高電圧バッテリ12よりも低い低電圧バッテリ14を電源とする制御装置16によって駆動される。制御装置16は、図示しない各種センサの検出値等に基づき、インバータIVのU相、V相、およびW相のそれぞれについてのスイッチング素子Swpを操作する操作信号gup,gvp,gwpと、スイッチング素子Swnを操作する操作信号gun,gvn,gwnとを生成し出力する。また、コンバータCVのスイッチング素子Swp、Swnを操作する操作信号gcp,gcnを生成し出力する。これにより、スイッチング素子Swp,Swnは、ドライブユニットDUを介して制御装置16により操作される。
なお、インバータIVやコンバータCVを備える高電圧システムと、制御装置16を備える低電圧システムとは、図示しないフォトカプラ等の絶縁手段によって絶縁されており、上記操作信号は、絶縁手段を介して高電圧システムに出力される。
上記スイッチング素子Sw#は、いずれも絶縁ゲートバイポーラトランジスタ(IGBT)にて構成されている。また、スイッチング素子Sw#は、その入力端子および出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子Stを備えている。
図2に、本実施形態にかかるドライブユニットDUの回路構成を示す。
図示されるように、ドライブユニットDUは、半導体集積回路(ドライブIC30)を備えている。ドライブIC30は、電源20を給電手段とする。電源20は、たとえば低電圧バッテリ14を入力とするフライバックコンバータの出力側としてもよいが、フライバックコンバータの出力電圧をシリーズレギュレータによって調節したものとすることがより望ましい。電源20は、抵抗体22および端子T1を介してドライブIC30内において定電流回路を構成するPチャネルMOS電界効果トランジスタ(スイッチング素子32)のソースに接続され、スイッチング素子32のドレインには、端子T2を介してスイッチング素子Sw#(#=p,n)の開閉制御端子(ゲート)が接続されている。
スイッチング素子32の開閉制御端子(ゲート)の電圧は、オペアンプ34によって操作される。すなわち、オペアンプ34のプラス入力端子には、基準電源36の基準電圧Vrefが印加されており、マイナス入力端子には、電源20の電圧が抵抗体22による電圧降下量だけ低下したものが端子T3を介して印加されている。これにより、スイッチング素子32のゲート電圧は、抵抗体22の電圧降下量が規定値(電源20の電圧から基準電圧を減算した値)となるように制御され、ひいては、抵抗体22やスイッチング素子32を備えるスイッチング素子Sw#のゲートへの正の電荷の充電経路を流れる電流が一定値に制御される。なお、オペアンプ34の出力端子は、誤動作防止用抵抗体38および端子T4を介して電源20にプルアップされている。これは、オペアンプ34の誤動作を防止するためのものである。また、スイッチング素子32のゲートおよびソース間には、保護用抵抗体40が設けられている。これは、スイッチング素子32のソースおよびゲート間に耐圧を超える電圧が印加される事態を回避するためのものである。
スイッチング素子Sw#のゲートには、ドライブIC30の端子T5を介してNチャネルMOS電界効果トランジスタ(スイッチング素子42)のドレインが接続され、ソースは、端子T6および抵抗体24を介してスイッチング素子Sw#のエミッタに接続されている。なお、スイッチング素子Sw#のエミッタは、ドライブIC30の端子T8に接続されており、ドライブIC30において、端子T8の電位が基準電位とされている。
スイッチング素子42のゲート電圧は、オペアンプ44によって操作される。オペアンプ44のマイナス入力端子には、基準電源36の基準電圧Vrefが印加されており、プラス入力端子には、スイッチング素子Sw#のエミッタ電圧よりも抵抗体24の電圧降下量だけ高い電圧が端子T7を介して印加されている。これにより、スイッチング素子42のゲート電圧は、抵抗体24の電圧降下量が基準電圧Vrefと等しくなるように制御される。このため、スイッチング素子42および抵抗体24を備えて構成されるスイッチング素子Sw#のゲートの放電経路(負の電荷の充電経路)を流れる電流が一定値に制御される。なお、オペアンプ44の出力端子は、誤動作防止用抵抗体46を介して基準電位にプルダウンされている。これは、オペアンプ44の誤動作を防止するためのものである。また、スイッチング素子42のゲートおよびソース間には、保護用抵抗体48が設けられている。これは、スイッチング素子42のソースおよびゲート間に耐圧を超える電圧が印加される事態を回避するためのものである。
上記オペアンプ34,44の動作は、駆動制御回路50によって制御される。駆動制御回路50は、端子T9を介して入力される操作信号g*#(*=u,v,w,c;#=p,n)に基づき、オペアンプ34,44の動作を制御する。すなわち、操作信号g*#がオン操作指令である場合、スイッチング素子32をオン状態とすべくオペアンプ34を駆動する一方、操作信号g*#がオフ操作指令である場合、スイッチング素子42をオン状態とすべくオペアンプ44を駆動する。
上記抵抗体22,24をドライブIC30に対して外付けしているのは、ドライブIC30を小型化しつつも汎用性のある回路として広範な用途に用いることを容易にすることと関係している。詳しくは、本実施形態では、スイッチング素子Sw#のスイッチング速度やスイッチング周波数が大きいものに対してもドライブIC30を利用する。ここで、スイッチング速度やスイッチング周波数が大きい場合、スイッチング素子32,42の発熱が多くなる。このため、ドライブIC30を用いて定電流制御を行う場合には、ドライブIC30を大型化する必要が生じる。これに対し、本実施形態では、図3に示すように、操作信号g*#の入力に応じてオペアンプ34,44を利用する機能(オン・オフさせる機能)についてはドライブIC30の機能を利用しつつも、スイッチング素子Sw#のゲートへの正負の電荷の充電経路における電流の流通規制要素を状況に応じてドライブIC30に対して外付けする。
すなわち、図3に示すように、スイッチング素子32に、PチャネルMOS電界効果トランジスタ(スイッチング素子60)を、またスイッチング素子42に、NチャネルMOS電界効果トランジスタ(スイッチング素子64)を、それぞれダーリントン接続する。
詳しくは、上記スイッチング素子60のゲートは、端子T1を介してスイッチング素子32のソースに接続されており、スイッチング素子60のソースは、抵抗体22を介して電源20に接続されており、スイッチング素子60のドレインは、スイッチング素子Sw#のゲートに接続されている。なお、スイッチング素子32のドレインは、端子T2を介してスイッチング素子Sw#のエミッタと同電位とされる。こうした構成によれば、抵抗体22の電圧降下量が規定値(電源20の電圧から基準電圧Vrefを減算した値)となるように、スイッチング素子32のゲート電圧が操作され、ひいては抵抗体22およびスイッチング素子60を流れる電流が制御される。
一方、上記スイッチング素子64のゲートは、端子T6を介してスイッチング素子42のソースに接続されており、スイッチング素子64のソースは、抵抗体24を介してスイッチング素子Sw#のエミッタと同電位とされており、スイッチング素子64のドレインは、スイッチング素子Sw#のゲートに接続されている。なお、スイッチング素子42のドレインは、端子T5を介して電源20にプルアップされている。こうした構成によれば、抵抗体24の電圧降下量が規定値(基準電圧Vref)となるように、スイッチング素子42のゲート電圧が操作され、ひいては抵抗体24およびスイッチング素子64を流れる電流が制御される。
なお、スイッチング素子60のソースおよびゲート間には、保護用抵抗体62が接続されており、スイッチング素子64のソースおよびゲート間には、保護用抵抗体66が接続されている。
図4に、本実施形態にかかるドライブユニットDUの製造手順を示す。
この一連の処理では、まずステップS10において、スイッチング素子Sw#の切替速度やスイッチング周波数についての要求情報を取得する。そして、ステップS12において、要求情報に基づき、ドライブIC30内のスイッチング素子32,42をスイッチング素子Sw#のゲートへの正負の電荷の充電経路として用いることができるか否かを判断する。この判断は、スイッチング速度の要求を満たすための電流がスイッチング素子32,42の定格電流以下であるか否かや、スイッチング速度や周波数に応じてドライブIC30内で生じる発熱が許容範囲内であるか否か等に基づき行なわれる。そして、ステップS12において否定判断される場合、ステップS14において、外付けのスイッチング素子60,64を採用することを決定し、ドライブIC30にスイッチング素子60,64を接続する。一方、ステップS12において肯定判断される場合には、ステップS16において、ドライブIC30内のスイッチング素子32,42をスイッチング素子Sw#の充電経路として採用することを決定し、これらスイッチング素子32,42をスイッチング素子Sw#のゲートに接続する。
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
(1)スイッチング素子Sw#のゲートの充放電電流の大きさやスイッチング速度に応じて、ドライブIC30に外付けのスイッチング素子60,64をスイッチング素子32,42にダーリントン接続した。これにより、スイッチング素子60,64を用いる場合であっても、スイッチング素子60,64を用いない場合と共通の処理(抵抗体22,24の電圧降下量を規定値に制御するためにスイッチング素子32,42のゲートを操作するという処理)によって、定電流制御を行うことができる。
(2)抵抗体22,24を、ドライブIC30に対して外付けした。これにより、スイッチング素子60,64を用いる場合と用いない場合とで電流の目標値に応じた電圧降下量を同一とするような抵抗値の調節が容易となる。
<第2の実施形態>
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図5に、本実施形態にかかるダーリントン接続手法を示す。なお、図5において、先の図3に示した部材に対応するものについては便宜上同一の符号を付している。
図示されるように、本実施形態では、端子T2を介してスイッチング素子32のドレインをスイッチング素子60のドレインに接続する。これにより、スイッチング素子32を流れる電流をスイッチング素子Sw#のゲートの充電電流とすることができる。
<第3の実施形態>
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図6に、本実施形態にかかるドライブIC30の構成を示す。なお、図6において、先の図2に示した部材に対応するものについては便宜上同一の符号を付している。
図示されるように、本実施形態では、オペアンプ34の出力端子を、スイッチング素子32のゲートに接続するか、端子T1に接続するかを切り替える切替回路70を備える。また、オペアンプ44の出力端子を、スイッチング素子42のゲートに接続するか、端子T6に接続するかを切り替える切替回路72を備える。これら切替回路70,72は、ドライブIC30の端子のうちの切替回路70,72を操作するための専用の端子T10を介して外部から切り替え操作が可能となっている。ここで、切替回路70,72の操作によって、オペアンプ34の出力端子をスイッチング素子32のゲートに接続して且つ、オペアンプ44の出力端子をスイッチング素子42のゲートに接続することで、先の図2に示したものと同一の定電流回路を構成することができる。また、オペアンプ34の出力端子を端子T1に接続して且つ、オペアンプ44の出力端子を端子T6に接続する場合には、端子T1,T6を、スイッチング素子60,64のゲート電圧印加手段として利用することで定電流回路を構成することができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(2)の効果に加えて、さらに以下の効果が得られるようになる。
(3)切替回路70,72を備えるとともに、専用の端子T10を介して切替回路70,72を操作可能とした。これにより、オペアンプ34,44の操作対象を変更することができる。
<第4の実施形態>
以下、第4の実施形態について、先の第3の実施形態との相違点を中心に図面を参照しつつ説明する。
図7に、本実施形態にかかるドライブIC30の構成を示す。なお、図7において、先の図6に示した部材に対応するものについては便宜上同一の符号を付している。
本実施形態では、電源20の電圧に応じて切替回路70,72を切り替え操作する。すなわち、電源20に接続される端子T4の電圧と、閾値電源76の閾値電圧Vthとの大小がコンパレータ74によって比較され、コンパレータ74の出力信号に基づき、切替回路70,72が操作される。なお、たとえば、低電圧バッテリ14を入力電圧とするフライバックコンバータの出力端子を電源20とするなら、これを構成するスイッチング素子の時比率制御によって電源20の電圧を調節することができる。またたとえば、フライバックコンバータの出力電圧を調節するシリーズレギュレータを備える場合には、シリーズレギュレータの電圧を調節することで電源20の電圧を調節すればよい。
以上説明した本実施形態によれば、先の第1の実施形態の上記(2)の効果に加えて、さらに以下の効果が得られるようになる。
(4)端子T4に印加される電圧に基づき切替回路70,72を操作することで、ドライブIC30の端子数の増大を回避することができる。
<第5の実施形態>
以下、第5の実施形態について、先の第3の実施形態との相違点を中心に図面を参照しつつ説明する。
図8に、本実施形態にかかるドライブIC30の構成を示す。なお、図8において、先の図6に示した部材に対応するものについては便宜上同一の符号を付している。
本実施形態では、端子T9から入力される信号に基づき切替回路70,72を操作する切替操作回路78を備える。ここで、切替操作回路78は、ドライブIC30に電源が投入されたタイミングから所定の長さを有する時間内に端子T9を介して入力された信号に基づき切替回路70,72を操作する。これは、端子T9が基本的には操作信号g*#(*=u,v,w;#=p,n)が入力される端子であるためである。すなわち、ドライブIC30に電源が投入された直後においては、操作信号g*#によってインバータIVやコンバータCVが操作されることはないため、この期間において切替回路70,72の操作信号を端子T9を介して入力する。
もっとも、切替操作回路78の処理としては、ドライブIC30への電源投入直後における端子T9の入力信号に限らない。たとえば、操作信号g*#のスイッチング周波数に応じて切替回路70,72を操作するようにしてもよい。すなわち、スイッチング周波数が大きいほどドライブIC30内の発熱量も大きくなる傾向があるため、外付けのスイッチング素子60,64を用いる要求が生じてくる。このため、外付けのスイッチング素子60,64を用いる場合のスイッチング周波数を切替操作回路78内で閾値周波数として記憶しておくことで、切替回路70,72を適切に切り替えることができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(2)の効果に加えて、さらに以下の効果が得られるようになる。
(5)端子T9から入力される信号に基づき切替回路70,72を操作することで、ドライブIC30の端子数の増大を回避することができる。
<第6の実施形態>
以下、第6の実施形態について、先の第3の実施形態との相違点を中心に図面を参照しつつ説明する。
図9に、本実施形態にかかるドライブIC30の構成を示す。なお、図9において、先の図6に示した部材に対応するものについては便宜上同一の符号を付している。
図示されるように、本実施形態では、ドライブIC30の機能として、特にスイッチング素子Sw#に過電流が流れる異常やスイッチング素子Sw#の温度が過度に高くなる異常に対処する機能を明記した。すなわち、スイッチング素子Sw#のセンス端子Stから出力される微小電流によるシャント抵抗80での電圧降下量は、端子T11aに取り込まれる。端子T11a,T11bのそれぞれに印加される電圧は、コンパレータ82,84においてそれぞれ電源86の電圧V1と比較される。ここで、電圧V1は、スイッチング素子Sw#に閾値電流が流れた場合のシャント抵抗80における電圧降下量に対応している。そして、コンパレータ82,84の出力信号は、OR回路88によって論理合成された後、駆動制御回路50に取り込まれる。これにより、コンパレータ82,84において端子T11a,T11bの印加電圧の方が大きいと判断される場合、駆動制御回路50によるオペアンプ34,44の駆動が停止され、スイッチング素子Sw#が強制的にオフ操作される。なお、この際、ゲートの電荷を強制的に放電させる周知の経路を備えることを想定しているが、図9では、便宜上、その記載を省略した。
一方、スイッチング素子Sw#の温度を検出する感温ダイオードSDの出力電圧は、端子T12aに取り込まれる。端子T12a、T12bに印加される電圧はそれぞれ、コンパレータ90,92において電源94の電圧V2と大小が比較される。ここで、電圧V2は、スイッチング素子Sw#の許容限界温度(閾値温度)に対応する感温ダイオードSDの出力電圧の値である。コンパレータ90,92の出力信号は、OR回路96によって論理合成され、駆動制御回路50に取り込まれる。これにより、コンパレータ82,84において端子T12a,T12bの印加電圧の方が小さいと判断される場合、駆動制御回路50によるオペアンプ34,44の駆動が停止され、スイッチング素子Sw#が強制的にオフ操作される。なおここでは、感温ダイオードSDの出力電圧は温度と負の相関を有することを想定している。
ここで、端子T11b,T12bは、スイッチング素子Sw#を並列接続して同一の操作信号g*#にて駆動する際に用いるものである。スイッチング素子Sw#の並列接続は、スイッチング素子Sw#に流れる電流の最大値が大きい場合等になされるものである。そして、スイッチング素子Sw#が並列利用される場合、各スイッチング素子Sw#のセンス端子Stから出力される電流に応じた電圧降下量が端子T11a,T11bのそれぞれに印加される。また、各スイッチング素子Sw#の温度を感知する感温ダイオードSDの出力電圧が端子T12a,T12bに印加される。
ところで、並列利用がなされる場合、スイッチング素子Sw#のゲートの充電電荷量が増大することから、定電流回路の定電流も大きくする必要が生じる。一方、定電流が大きくなる場合、ドライブIC30内の回路を用いることは困難となる。そこで本実施形態では、スイッチング素子Sw#を並列利用する場合、切替回路70,72によって、オペアンプ34,44の出力端子のそれぞれを端子T1,T6にそれぞれに接続し、外付けのスイッチング素子60,64を用いる。これに対し、図9に示すように、スイッチング素子Sw#を単一のスイッチング素子とする場合には、スイッチング素子32,42を用いて定電流回路を構成する。ここで、切替回路70,72は、端子T12bの電圧に基づき切替操作回路100によって操作される。本実施形態では、並列接続がなされない場合、端子T12bを電源20に接続する。これにより、並列接続がなされていない場合、端子T12bには、並列接続がなされている場合には想定できない電圧が印加されることとなるため、切替操作回路100においてその旨識別し、切替回路70,72を操作することができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(2)の効果に加えて、さらに以下の効果が得られるようになる。
(5)端子T12bから入力される信号に基づき切替回路70,72を操作することで、ドライブIC30の端子数の増大を回避することができる。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
「定電流回路の抵抗体について」
電圧降下量を規定値に制御するための抵抗体22,24は、その全てがドライブIC30に対して外付けされるものに限らない。たとえば、その一部がドライブIC30内に搭載されるものであってもよい。またたとえば、スイッチング素子Sw#のゲートを充放電する定電流を流す素子としてスイッチング素子32,42が用いられる場合か、用いられない場合に限ってドライブIC30の外に抵抗体を設けてもよい。すなわちたとえば、スイッチング素子Sw#のゲートの充放電のために定電流を流す素子としてスイッチング素子32,42が採用される場合にドライブIC30内の抵抗体と外部の抵抗体とを直列接続させ、スイッチング素子60,64が採用される場合にドライブIC30内の抵抗体のみを用いることとすればよい。逆にたとえば、スイッチング素子Sw#のゲートの充放電のために定電流を流す素子としてスイッチング素子32,42が採用される場合にドライブIC30内の抵抗体のみを用い、スイッチング素子60,64が採用される場合にドライブIC30内の抵抗体に外付けの抵抗体を並列接続すればよい。これは、スイッチング素子Sw#のゲートを充放電する定電流を流す素子としてスイッチング素子32,42を用いる場合の方がスイッチング素子60,64を用いる場合と比較して大きい抵抗値が要求されることに鑑みたものである。
さらに、ゲートの充放電電流量が同一である場合に駆動周波数に応じてスイッチング素子32,42を採用するかスイッチング素子32,42を採用するかの選択に際しては、電圧降下量を規定値に制御するための抵抗体22,24の全てをドライブIC30内に搭載してもよい。もっとも、電流量が変化する場合であっても抵抗体の全てをドライブIC30に搭載し、外部接続端子を介してその抵抗値を調整可能としてもよい。また、抵抗体22に印加する電圧を変更することによって、電流量の変化にかかわらず電圧降下量を一定としてもよい。
「定電流回路について」
定電流を流すためのスイッチング素子としては、MOS電界効果トランジスタに限らない。たとえばバイポーラトランジスタ等であってもよい。
定電流回路を構成する流通規制要素としては、1のスイッチング素子からなるものに限らない。たとえば第1のバイポーラトランジスタのベースおよび第2のバイポーラトランジスタのコレクタを接続し、第1のバイポーラトランジスタのコレクタおよびベース間に抵抗体を接続し、第2のバイポーラトランジスタのベースおよびエミッタ間に抵抗体を接続したトランジスタ回路ものであってもよい。
また、定電流回路としては、たとえば定電流ダイオードおよびスイッチング素子の直列接続体であってもよい。
定電流回路を構成する制御手段としては、オペアンプに限らない。たとえば流通規制要素が定電流ダイオード(または上記トランジスタ回路)およびスイッチング素子の直列接続体である場合、ドライブIC30内部の直列接続体または外部の直列接続体のいずれかを構成するスイッチング素子をオン・オフ操作する手段であってもよい。このように、充電経路を開閉するスイッチング素子がドライブIC30内に設けられるか外に設けられるかに応じて対応するスイッチング素子をオン・オフする構成とするなら、流通規制要素としては、非常に広範な技術を適用できると考えられる。そして、こうした各流通規制要素による電流の出力および遮断の切り替え機能を、ドライブIC30内の制御手段として構成するなら、その汎用性を高めることができる。
「駆動対象スイッチング素子について」
駆動対象スイッチング素子としては、IGBTに限らない。たとえばパワーMOS電解効果トランジスタであってもよい。ここでPチャネルのものを用いる場合には、スイッチング素子をオンさせる場合に、開閉制御端子(ゲート)に負の電荷を充電し(ゲートから正の電荷を放電し)、オフさせる場合にゲートに正の電荷を充電することとなる。
「切り替えに用いる検出手段について」
上記第6の実施形態では、感温ダイオードSDが接続されているか否かに基づき内側スイッチング素子と外側スイッチング素子との切り替えを行なったがこれに限らない。たとえばセンス端子Stから出力される微小電流検出用のシャント抵抗80が接続されているか否かを利用して内側スイッチング素子と外側スイッチング素子との切り替えを行なってもよい。
「そのほか」
・駆動対象スイッチング素子としては、車載主機に接続される電力変換回路(直流交流変換回路やコンバータ)を構成するものに限らない。たとえば高電圧バッテリ12に接続される空調用の直流交流変換回路を構成するものであってもよい。もっとも、高電圧バッテリ12を構成するものにも限らず、たとえば低電圧バッテリ14の電圧を昇圧するコンバータに接続される電動パワーステアリングシステムのインバータを構成するものであってもよい。
・誤動作防止用抵抗体38,46を備えなくてもよい。
・保護用抵抗体40,48,62,66を備えなくてもよい。特に、ドライブIC30内の保護用抵抗体40,48については、オペアンプ44の内部回路が保護用抵抗体をかねることができる場合には、これを削除することで部品点数の低減を図ることが望ましい。
20…電源、22,24…抵抗体、30…ドライブIC(集積回路の一実施形態)、32,42…スイッチング素子(内側スイッチング素子の一実施形態)、34,44…オペアンプ、60,64…スイッチング素子(外側スイッチング素子の一実施形態)。

Claims (10)

  1. 電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、
    前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための充電経路を備え、
    前記集積回路には、電流量を規制する内側流通規制要素と、前記充電経路を介した電流の流通および遮断を制御する制御手段と、前記制御手段の出力端子を前記集積回路内の部材に接続することで前記内側流通規制要素を前記充電経路として用いるか前記集積回路の備える外部出力端子に接続するかを切り替える切替回路と、前記集積回路の外部入力端子からの信号に基づき前記切替回路を操作することで前記切り替えを行う操作手段とを備えることを特徴とするスイッチング素子の駆動回路。
  2. 前記充電経路には、抵抗体が設けられており、
    前記制御手段は、前記抵抗体の電圧降下量を一定値に制御するための信号を出力するものであり、
    前記切替回路は、前記制御手段を前記内側流通規制要素としてのスイッチング素子の開閉制御端子に接続するか前記集積回路の備える外部出力端子に接続するかを切り替えるものであることを特徴とする請求項1記載のスイッチング素子の駆動回路。
  3. 前記外部入力端子は、前記切り替えを指示する専用の端子であることを特徴とする請求項2記載のスイッチング素子の駆動回路。
  4. 前記外部入力端子は、前記駆動対象スイッチング素子の状態量についての検出手段の検出信号を入力するための複数の端子を備え、
    前記操作手段は、前記外部入力端子のいずれかについて前記検出手段が接続されているか否かを判断し、接続されていると判断される場合、前記切替回路を操作することで前記制御手段を前記外部出力端子に接続することを特徴とする請求項2記載のスイッチング素子の駆動回路。
  5. 前記外部入力端子は、前記集積回路の電源端子であり、
    前記操作手段は、前記電源端子に印加される電圧値に応じて前記切替回路を操作することを特徴とする請求項2記載のスイッチング素子の駆動回路。
  6. 前記外部入力端子は、前記駆動対象スイッチング素子のオン・オフ指令がなされる操作信号が入力される端子であり、
    前記操作手段は、前記外部入力端子に入力される信号が前記操作信号とは相違することに基づき前記切替回路を操作することを特徴とする請求項2記載のスイッチング素子の駆動回路。
  7. 前記抵抗体の少なくとも一部は、前記集積回路に対して外付けされていることを特徴とする請求項2〜6のいずれか1項に記載のスイッチング素子の駆動回路。
  8. 電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、
    電流の流通経路における電流量を規制する流通規制要素である内側流通規制要素と、前記駆動対象スイッチング素子の開閉制御端子の充電経路における電流の流通および遮断を制御する制御手段とを前記集積回路によって形成する形成工程と、
    前記駆動対象スイッチング素子の使用要求に応じて前記充電経路に前記内側流通規制要素を用いるか否かを判断する判断工程と、
    前記判断工程によって否定判断される場合、前記集積回路の外部に外側流通規制要素を設けて且つ該外側流通規制要素における電流の流通経路を前記駆動対象スイッチング素子の開閉制御端子に接続するとともに、前記外側流通規制要素を介した電流の流通および遮断が前記制御手段によって制御されるように前記外側流通規制要素を前記集積回路に接続する外付け工程と、
    前記判断工程によって肯定判断される場合、前記内側流通規制要素を前記駆動対象スイッチング素子の開閉制御端子に接続する内付け工程とを有することを特徴とする駆動回路の製造方法。
  9. 前記駆動対象スイッチング素子の開閉制御端子への電荷の充電経路には、抵抗体が設けられており、
    前記集積回路は、前記内側流通規制要素としての内側スイッチング素子を備え、
    前記制御手段は、前記内側スイッチング素子の開閉制御端子に前記抵抗体の電圧降下量を規定値に制御するための信号を出力する制御手段であり、
    前記外付け工程は、前記内側スイッチング素子に前記外側流通規制要素としての外側スイッチング素子をダーリントン接続する工程であることを特徴とする請求項8記載の駆動回路の製造方法。
  10. 前記駆動対象スイッチング素子の開閉制御端子への電荷の充電経路には、抵抗体が設けられており、
    前記形成工程は、前記内側流通規制要素としての内側スイッチング素子と、前記抵抗体の電圧降下量を規定値に制御するための信号を出力する制御手段と、前記制御手段を前記内側スイッチング素子に接続するか前記集積回路の備える外部出力端子に接続するかを切り替える切替回路と、前記集積回路の外部入力端子からの信号に基づき前記切替回路を操作することで前記切り替えを行う操作手段とを前記集積回路によって形成する工程を有することを特徴とする請求項8記載の駆動回路の製造方法。
JP2013039478A 2013-02-28 2013-02-28 スイッチング素子の駆動回路およびその製造方法 Active JP5500283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013039478A JP5500283B2 (ja) 2013-02-28 2013-02-28 スイッチング素子の駆動回路およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039478A JP5500283B2 (ja) 2013-02-28 2013-02-28 スイッチング素子の駆動回路およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010278342A Division JP5282782B2 (ja) 2010-12-14 2010-12-14 スイッチング素子の駆動回路

Publications (2)

Publication Number Publication Date
JP2013102692A JP2013102692A (ja) 2013-05-23
JP5500283B2 true JP5500283B2 (ja) 2014-05-21

Family

ID=48622742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039478A Active JP5500283B2 (ja) 2013-02-28 2013-02-28 スイッチング素子の駆動回路およびその製造方法

Country Status (1)

Country Link
JP (1) JP5500283B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107673A (ja) * 1995-10-09 1997-04-22 Fuji Electric Co Ltd 電力変換装置の駆動回路
JP2001223571A (ja) * 2000-02-10 2001-08-17 Fuji Electric Co Ltd 電圧駆動型半導体素子のゲート駆動装置
JP3636140B2 (ja) * 2002-02-04 2005-04-06 サンケン電気株式会社 ゲート駆動回路
JP4315125B2 (ja) * 2005-05-11 2009-08-19 トヨタ自動車株式会社 電圧駆動型半導体素子の駆動装置
JP5138287B2 (ja) * 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置
JP5032928B2 (ja) * 2007-09-19 2012-09-26 新日本無線株式会社 インバータ回路
JP4553032B2 (ja) * 2008-05-12 2010-09-29 株式会社デンソー 負荷駆動装置
JP5430897B2 (ja) * 2008-09-04 2014-03-05 株式会社デンソー スイッチング素子駆動装置

Also Published As

Publication number Publication date
JP2013102692A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5282782B2 (ja) スイッチング素子の駆動回路
US10291110B2 (en) Driving circuit for switching element and power conversion system
JP4844653B2 (ja) パワースイッチング素子の駆動装置
US10081253B2 (en) Driving device for semiconductor switching element and control system for power converter
JP5344056B2 (ja) スイッチング素子の駆動回路
JP5776721B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5389730B2 (ja) 電力変換システムの放電装置
JP5146555B2 (ja) スイッチング素子の駆動回路
US8841870B2 (en) Driver for switching element and control system for rotary machine using the same
JP2010283973A (ja) パワースイッチング素子の駆動装置
JP2018068097A (ja) スイッチング素子の駆動回路
JP2011120418A (ja) スイッチング素子の駆動装置
US9735767B2 (en) Electronic control apparatus having switching element and drive circuit
JP2011083123A (ja) 電力変換回路の制御装置
JP5206198B2 (ja) 電力変換回路の駆動回路
US8829836B2 (en) Driver for switching element and control system for rotary machine using the same
JP5724397B2 (ja) スイッチング素子の駆動回路
US8829951B2 (en) Drive circuit for switching element
JP5548809B2 (ja) 電源回路及び電力変換装置
US11707997B2 (en) In-vehicle DC-DC converter
JP5349698B2 (ja) 車両用補助電源装置
JP5664350B2 (ja) スイッチング素子の駆動回路
JP5098872B2 (ja) 電力変換回路の駆動回路
JP5617605B2 (ja) スイッチング素子の駆動回路
US11368147B2 (en) Gate drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R151 Written notification of patent or utility model registration

Ref document number: 5500283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250