JP4553032B2 - 負荷駆動装置 - Google Patents

Description

本発明は、高電位側端子と負荷との間に接続されるハイサイド駆動トランジスタと、前記負荷と低電位側端子との間に接続されるロウサイド駆動トランジスタとを制御することで負荷を通電駆動する負荷駆動装置に関する。

負荷駆動装置として、ハイサイドトランジスタとロウサイドトランジスタを用いて負荷を駆動するものがあり、例えば、エアバッグのスクイブ用負荷（抵抗）を駆動する回路がそのように構成される（例えば、特許文献１，２，３）。この場合、加速度センサによって車両に衝突事故が発生したことが検知されると、ロウサイドトランジスタをフルオンにした状態で、ハイサイドトランジスタのゲート・ソース間電圧Ｖｇｓを調整して負荷を定電流制御するようになっている。

すると、図１８に示すように、ロウサイドトランジスタ（例えば、ＬＤＭＯＳＦＥＴで構成される）はフルオン状態での使用であるためそのドレイン・ソース間には電圧が殆どかからず（ｃ）、当該トランジスタの発熱は問題にならない。一方、ハイサイドトランジスタのドレイン・ソース間には、ほぼ電源電圧がそのまま印加されるため発熱量が膨大になる（ｂ）。そのため、ハイサイドトランジスタの熱マージンが少なくなり、例えば、トランジスタのサイズを大きくする必要があったり、トランジスタの周辺回路に対する熱影響が大きくなり、その近くに熱の影響を受け易い回路素子を配置できないという問題があった（図１９参照）。

そこで、特許文献４には、タイマによって所定時間が経過すると、ハイサイドトランジスタとロウサイドトランジスタとの間ので、フルオン制御と、定電流制御とを切替えるようにした技術が開示されている。
特開平１０−２６４７６５号公報 特開平１０−２９７４２０号公報 特開２００５−８８７４８号公報 特開２００７−３２８６８３号公報

しかしながら、特許文献４の構成では、制御切替えのために回路サイズが大きいタイマを設ける必要がある。
本発明は、上記事情に鑑みてなされたものであり、その目的は、ハイサイド，ロウサイドの駆動用トランジスタを備える場合、タイマ等の回路を付加することなく、双方のトランジスタの熱的負担を均等化できる負荷駆動装置を提供することにある。

請求項１記載の負荷駆動装置によれば、ハイサイド駆動トランジスタ及び／又はロウサイド駆動トランジスタを発熱源として、電流制御手段を構成する素子に対して付与される温度勾配が異なるように前記素子を配置する。それにより、ハイサイド電流制御手段，ロウサイド電流制御手段の何れか一方が対応する駆動トランジスタをフルオン制御した後に定電流制御するように移行させ、他方が対応する駆動トランジスタを定電流制御した後にフルオン制御するように移行させて、双方の移行切り替えが１回以上行われるようにする。

すなわち、駆動トランジスタに流れる電流は、電流制御手段が温度の影響を受けると変化するので、負荷駆動装置が動作することに伴い電流制御手段を構成する素子の温度上昇度合が異なるようにすれば、電流制御手段が対応する駆動トランジスタに流す電流の量を変化させることができ、フルオン制御と定電流制御とを切替えることができる。したがって、特許文献４のようにタイマなどの回路を付加せずとも駆動トランジスタの一方だけが過剰に発熱する状態を回避して、熱的な余裕を持たせることができる。尚、ハイサイド，ロウサイドの何れを定電流制御，フルオン制御で開始させるかは、それぞれの電流制御手段における制御バランスを調整して決定する。

この場合、ハイサイド，ロウサイドの各電流制御手段を、駆動トランジスタと共に直列接続される抵抗素子と、駆動トランジスタの制御を電流で行うカレントミラー回路とで構成する。すなわち、駆動トランジスタに流れる電流は、カレントミラー回路を構成するトランジスタの温度に比例すると共に電流経路の抵抗値に反比例する。したがって、電流制御手段を構成する抵抗素子，トランジスタと発熱源との配置距離を適宜調整することで、ハイサイド，ロウサイド間におけるフルオン制御と定電流制御とを切替えることができる。

請求項２記載の負荷駆動装置によれば、一方の駆動トランジスタに対して、他方の抵抗素子を近接側に配置し、他方のカレントミラー回路を遠隔側に配置する。ここで、「一方」とはハイサイド，ロウサイドの何れかであり、「他方」とはロウサイド，ハイサイドの何れかである。
例えば、ロウサイド駆動トランジスタがフルオン制御，ハイサイド駆動トランジスタが定電流制御となる状態で負荷に通電を開始したとすると、負荷に通電される電流量は、後者の定電流制御で規定される。また、前者の端子間電圧は低電位となり、後者の端子間電圧は高電位となるから、ハイサイド駆動トランジスタの発熱が大きくなる。すると、その発熱がロウサイド抵抗素子に影響を与えて抵抗値を上昇させるため、ロウサイド駆動トランジスタを介して通電可能な電流量は低下する。

そして、ロウサイドの通電可能電流量がハイサイド駆動トランジスタを介して流れる電流量を下回ると、負荷に通電される電流はより小さい方で規定されるため、今度はロウサイド駆動トランジスタが定電流制御を行い、ハイサイド駆動トランジスタがフルオン制御となるように切り替わる。
その結果、ロウサイド駆動トランジスタの端子間が高電位となり、ハイサイド駆動トランジスタの端子間が低電位となる。したがって、ロウサイド駆動トランジスタが主として発熱するようになり、両者の熱負荷を分散させることができる。尚、上記のハイサイド，ロウサイドの関係を逆にして、ロウサイドが定電流制御，ハイサイドがフルオン制御で開始した場合でも、制御切替えの作用は同様となる（請求項３以降も同様）。

請求項３記載の負荷駆動装置によれば、一方の駆動トランジスタに対して、対応するカレントミラー回路を近接側に配置し、対応する抵抗素子を遠隔側に配置する。請求項２と同様の前提を想定すると（請求項４以降も同様とする）、ハイサイド駆動トランジスタの発熱が対応するカレントミラー回路に影響を及ぼすことで、ハイサイド駆動トランジスタを介して負荷に流れる電流が増加する。そして、前記電流がロウサイドの通電可能電流量を上回ると、ロウサイド駆動トランジスタが定電流制御を行うように切り替わる。したがって、請求項２と同様の効果が得られる。

請求項４記載の負荷駆動装置によれば、一方の駆動トランジスタに対して、他方の抵抗素子を近接側に配置し、他方の駆動トランジスタに対して、対応するカレントミラー回路を近接側に配置する。この場合、ハイサイドが定電流制御している状態から、ハイサイド（他方）のカレントミラー回路が対応する駆動トランジスタの発熱の影響を受けて電流が増加し、ロウサイド（一方）の通電可能電流を超えると、ロウサイドが定電流制御に切り替わる。
すると、今度は、ハイサイドの抵抗素子がロウサイド駆動トランジスタの発熱の影響を受けてハイサイドの通電可能電流量が低下し、ロウサイドの通電電流を下回ると、再びハイサイドが定電流制御に切り替わる。以上の状態を繰り返すことで、ロウサイド，ハイサイド間でフルオン制御と定電流制御とが交互に複数回切り替わることになり、発熱のピークをより低下させることができる。

請求項５記載の負荷駆動装置によれば、一方のカレントミラー回路を、対応する駆動トランジスタ及び他方の駆動トランジスタに対して近接側に配置し、一方の抵抗素子を、双方の駆動トランジスタに対して遠隔側に配置する。この場合、ハイサイドが定電流制御している状態から、ハイサイド（一方）のカレントミラー回路が対応する駆動トランジスタの発熱の影響を受けて電流が増加し、ロウサイド（他方）の通電可能電流を超えると、ロウサイドが定電流制御に切り替わる。

請求項６記載の負荷駆動装置によれば、一方の抵抗素子を、他方の駆動トランジスタ及び対応する駆動トランジスタに対して近接側に配置し、一方のカレントミラー回路を、双方の駆動トランジスタに対して遠隔側に配置する。この場合、ハイサイドが定電流制御している状態から、ロウサイド（一方）の抵抗素子が対応する駆動トランジスタの発熱の影響を受けて通電可能電流量が低下し、ハイサイド（他方）の通電電流を下回ると、ロウサイドが定電流制御に切り替わる。

請求項７記載の負荷駆動装置によれば、一方の駆動トランジスタに対して、他方のカレントミラー回路を近接側に配置すると共に他方の抵抗素子を遠隔側に配置し、他方の駆動トランジスタに対して、一方の抵抗素子を近接側に配置すると共に一方のカレントミラー回路を遠隔側に配置する。
この場合、ハイサイドが定電流制御している状態から、ロウサイド（一方）の抵抗素子がハイサイドの（他方）の駆動トランジスタの発熱の影響を受けて通電可能電流量が低下し、ハイサイドの通電電流を下回ると、ロウサイドが定電流制御に切り替わる。すると今度は、ハイサイドのカレントミラー回路がロウサイド駆動トランジスタの発熱の影響を受けるため、ハイサイドの通電可能電流量は上昇する。したがって、制御切替えをより確実に行うことができる。

請求項８記載の負荷駆動装置によれば、半導体集積回路として構成される場合に、発熱源と、抵抗素子，カレントミラー回路の何れか一方との間に、絶縁膜材料が充填されるトレンチ構造を配置する。すなわち、絶縁膜材料の熱伝導率は半導体基板よりも低いため、発熱源と抵抗素子又はカレントミラー回路との距離を長くせずとも、トレンチ構造の有無によって回路素子に対する温度勾配を付与することができる。

請求項９記載の負荷駆動装置によれば、半導体集積回路として構成される場合、発熱源と、抵抗素子，カレントミラー回路の何れか一方との間に金属配線を配置する。すなわち、金属の熱伝導率は、回路素子間や配線間に配置される絶縁膜材料よりも熱伝導率が高いため、金属配線を介して発熱源の熱をより伝え易くすることができる。したがって、発熱源と抵抗素子又はカレントミラー回路との距離を短くせずとも、金属配線の有無により回路素子に対する温度勾配を付与することができる。

請求項１０記載の負荷駆動装置によれば、金属配線を放熱部に接続する。ここで、放熱部としては、例えばグランドパターンのように比較的広い配線面積を付与されており、放熱が行われ易い部分が想定される。斯様に構成すれば、発熱源が発した熱を金属配線に伝え、放熱部を介して放熱させることで、発熱の影響を低減できる。

（第１実施例）
以下、本発明の負荷駆動装置をエアバッグのスクイブ駆動装置に適用した場合の第１実施例について図１乃至図４を参照して説明する。図３は、駆動装置の構成を示す。駆動装置１は、半導体集積回路（ＩＣチップ）として構成され、４つの端子Ｐ１，Ｐ２，Ｐ３，Ｐ４が設けられている。端子Ｐ１には高電位側端子として電源端子Ｖｄｄが接続され、端子Ｐ２，Ｐ３にはスクイブ用負荷（抵抗）２（以下、単に負荷と称す）が接続され、端子Ｐ４には低電位側端子としての接地端子（ＧＮＤ端子）が接続されている。

駆動装置１のハイサイド制御部１Ｈにおいて、端子Ｐ１と端子Ｐ２との間には、抵抗素子３（ハイサイド抵抗素子）とＰチャネルＭＯＳＦＥＴ４（ハイサイド駆動トランジスタ）とが直列に接続されている。また、ロウサイド制御部１Ｌにおいて、端子Ｐ３と端子Ｐ４との間には、ＮチャネルＭＯＳＦＥＴ５（ロウサイド駆動トランジスタ）と抵抗素子６（ロウサイド抵抗素子）とが直列に接続されている。ＦＥＴ４，５は、例えばＬＤ（Laterally Defused）ＭＯＳで構成されている。

ハイサイド制御部１Ｈにおいて、比較器７Ｈの非反転入力端子は、抵抗素子３とＦＥＴ４との共通接続点に接続されており、反転入力端子には、定電圧電源８の定電位が与えられている。比較器７Ｈは、ＦＥＴ４のソース電位（通電電流相当値）と、定電圧電源８による定電位（基準値）とを比較し、その大小関係に応じた信号が駆動回路９に出力される。また、駆動回路９には、制御ロジック１０からの制御信号が与えられており、駆動回路９は、ＦＥＴ４にゲート信号を出力してＦＥＴ４のゲート・ソース間電圧Ｖｇｓを調節する。

ロウサイド制御部１Ｌにおいて、比較器７Ｌの反転入力端子は、ＦＥＴ５と抵抗素子６（ロウサイド抵抗素子）との共通接続点に接続されており、非反転入力端子は定電圧電源１１の定電位が入力される。比較器７Ｌは、ＦＥＴ５のソース電位（通電電流相当値）と、定電圧電源１１の定電位（基準値）とを比較し、その大小関係に応じた信号が駆動回路１２に出力される。また、駆動回路１２には、制御ロジック１３からの制御信号が与えられており、駆動回路１２は、ＦＥＴ５にゲート信号を出力してＦＥＴ５のゲート・ソース間電圧Ｖｇｓを調節する。尚、図３に示す構成は、特許文献４の図１に開示されている構成より、タイマ，ＡＮＤゲート，ＮＡＮＤゲート，ＮＯＴゲートを削除したものに相当する。

図４は、ハイサイド制御部１Ｈ，ロウサイド制御部１Ｌの構成を回路レベルで示すものである。ハイサイド制御部１Ｈにおいて、端子Ｐ１とグランドとの間には、ＰＮＰトランジスタＴｒ１と定電流源Ｉ１との直列回路が接続されており、ＦＥＴ４（Ｔｒ５）のソースとグランドとの間には、ＰＮＰトランジスタＴｒ２と定電流源Ｉ２との直列回路が接続されている。

トランジスタＴｒ１，Ｔｒ２は、カレントミラー回路１４を構成しており、両者のベースは、トランジスタＴｒ２のコレクタに共通に接続されている。トランジスタＴｒ１，Ｔｒ２のミラー比は１：ｎに設定されており、トランジスタＴｒ１のコレクタは、ＦＥＴ４のゲートに接続されている。また、端子Ｐ１とＦＥＴ４のゲートとの間には、ＰチャネルＭＯＳＦＥＴ１５が接続されている。ＦＥＴ１５のゲートには、制御ロジック１０からの制御信号が与えられる。

ロウサイド制御部１Ｌにおいて、電源Ｖｄｄとグランドとの間には、定電流源Ｉ３とＮＰＮトランジスタＴｒ３との直列回路が接続されており、電源ＶｄｄとＦＥＴ５（Ｔｒ６）のソースとの間には、定電流源Ｉ４とＮＰＮトランジスタＴｒ４との直列回路が接続されている。トランジスタＴｒ３，Ｔｒ４は、カレントミラー回路１６を構成しており、両者のベースは、トランジスタＴｒ４のコレクタに共通に接続されている。トランジスタＴｒ３，Ｔｒ４のミラー比は１：ｎに設定されており、トランジスタＴｒ３のコレクタは、ＦＥＴ５のゲートに接続されている。また、ＦＥＴ５のゲートと端子Ｐ４との間には、ＮチャネルＭＯＳＦＥＴ１７が接続されている。ＦＥＴ１７のゲートには、制御ロジック１３からの制御信号が与えられる。

例えば、ハイサイド制御部１Ｈにおける定電流制御は、カレントミラー回路１４が動作することで、抵抗素子３（抵抗値Ｒ１）に電流Ｉが流れるとすると、トランジスタＴｒ１，Ｔｒ２のベースエミッタ間電圧ＶBE1，ＶBE2との間には以下の関係が成り立つ。
ＶBE1＝Ｒ１・Ｉ＋ＶBE2 …（１）
この（１）式の関係を維持するように、ＦＥＴ４のゲート電位が制御される。また、ロウサイド制御部１Ｌにおける定電流制御も同様に、カレントミラー回路１６が動作することで、抵抗素子６（抵抗値Ｒ２）に電流Ｉが流れるとすると、トランジスタＴｒ３，Ｔｒ４のベースエミッタ間電圧ＶBE3，ＶBE4との間には以下の関係が成り立ち、
ＶBE3＝Ｒ２・Ｉ＋ＶBE4 …（２）
（２）式の関係を維持するようにＦＥＴ５のゲート電位が制御される。
すなわち、カレントミラー回路１４は、図３に示す比較器７Ｈ，定電圧電源８及び駆動回路９に対応しており、カレントミラー回路１６は、比較器７Ｌ，定電圧電源１１及び駆動回路１２に対応している。

以上の構成において、ハイサイドの抵抗素子３と、カレントミラー回路１４と、定電流源Ｉ１，Ｉ２とは、ハイサイド電流制御回路１８（ハイサイド電流制御手段）を構成している。また、ロウサイドの抵抗素子６と、カレントミラー回路１６と、定電流源Ｉ３，Ｉ４とは、ロウサイド電流制御回路１９（ロウサイド電流制御手段）を構成している。

図１は、本実施例における特徴的な回路素子のレイアウトをモデル的に示すものである。本実施例では、負荷２を通電駆動する場合に、例えばロウサイドＦＥＴ５をフルオン制御，ハイサイドＦＥＴ４を定電流制御するように開始するように設定する。そして、ハイサイドＦＥＴ４の形成領域に対して、ロウサイド電流制御回路１９の抵抗素子６を近接側に配置形成し（中心間距離Ｘ）、カレントミラー回路１６を構成するトランジスタＴｒ３，Ｔｒ４を、上記形成領域の遠隔側に配置形成する（中心間距離Ｙ＞Ｘ）。

次に、本実施例の作用について図２も参照して説明する。負荷２に通電を行わない場合、制御ロジック１０，１３は、ＦＥＴ１５，１７を何れもオンさせている。それにより、ＦＥＴ４，５は何れもオフとなる。そして、図示しない加速度センサが車両に印加された過大な加速度を検知し、検知信号を制御ロジック１０，１３に出力すると、制御ロジック１０，１３は、ＦＥＴ１５，１７を何れもオフさせてＦＥＴ４，５を何れもオンさせる。すると、電源Ｖｄｄより、抵抗素子３，ＦＥＴ４，負荷２，ＦＥＴ５，抵抗素子６，グランドの経路で通電が行われる。

そして、ハイサイド，ロウサイド電流制御回路１８，１９を調整しておくことで（例えば抵抗素子３，６の抵抗値など）、ハイサイドが定電流制御から，ロウサイドがフルオン制御から制御を開始するように設定する。図２（ａ）は、ハイサイド制御部１ＨにおけるＦＥＴ４の設定電流ＩH（破線）と、ロウサイド制御部１ＬにおけるＦＥＴ５の設定電流ＩL（実線）とを示す。
尚、設定電流とは、ハイサイド制御部１Ｈ，ロウサイド制御部１Ｌをそれぞれ単体として負荷に通電を行なう場合に通電可能な電流量を言う。本実施例の場合、制御部１Ｈ，１Ｌは直列に接続されているため、実際に負荷２に対して通電される電流量は、より少ない方に規定される。

ハイサイドが定電流制御から，ロウサイドが「フルオン」から制御を開始する場合、設定電流は初期状態で（ＩH＜ＩL）となるように調整されるので、当初は、負荷２に対して電流ＩHが通電される。この時、ＦＥＴ４のドレイン−ソース間電圧（ＤＳ間電圧）は電源電圧付近となり、ＦＥＴ５のドレイン−ソース間電圧はグランドレベル付近となる（図２（ｂ），（ｃ）参照）。

すると、ＦＥＴ４が発熱し、ロウサイド電流制御部１９の抵抗素子６がその熱の影響を受けるため、抵抗値が次第に上昇し、ロウサイドのＦＥＴ５を介して通電可能な電流量は低下する。一方、ハイサイド電流制御部１８は発熱の影響を受けず設定電流ＩHは一定であるから、ロウサイドの設定電流がハイサイドのＦＥＴ４を介して流れる電流量を下回ると（ＩH＞ＩL）、今度はロウサイド電流制御部１９が定電流制御を行うことになる。一方、ハイサイドでは、抵抗素子３に流れる電流が減少することでＦＥＴ４のゲート−ソース間電圧が大きくなり、フルオン制御となるように切り替わる。
その結果、ＦＥＴ５のＤＳ間電圧が電源電圧付近となり、ＦＥＴ４のＤＳ間電圧がグランドレベル付近となる（図２（ｂ），（ｃ）参照）。したがって、ＦＥＴ５が主として発熱するように切り替わる。

尚、図２（ａ）に示す設定電流の変化は理想的な状態を示しており、実際には、ＦＥＴ４がフルオン状態となった場合のオン抵抗等による発熱の影響を受ける場合も想定される。その場合、制御切替え後の経過時間の長さによってはＦＥＴ４，５間の温度差が縮小し、設定電流ＩLがなだらかに上昇したり、初期状態に戻ることも考えられる。

以上のように本実施例によれば、ハイサイドのＦＥＴ４を発熱源として、ロウサイド電流制御部１９を構成する抵抗素子６と、トランジスタＴｒ３，Ｔｒ４に対して付与される温度勾配が異なるようにこれらの素子を配置することで、ロウサイド電流制御部１９がＦＥＴ５をフルオン制御した後に定電流制御に移行させ、ハイサイド電流制御部１８がＦＥＴ４を定電流制御した後にフルオン制御に移行させるようにした。
具体的には、ハイサイド，ロウサイドの各電流制御部１８，１９を、ＦＥＴ４，５と共に直列接続される抵抗素子３，６と、ＦＥＴ４，５の制御を電流で行うカレントミラー回路１４，１６とで構成し、ＦＥＴ４の形成領域に対して、ロウサイド電流制御回路１９の抵抗素子６を近接側に配置形成し、カレントミラー回路１６を構成するトランジスタＴｒ３，Ｔｒ４を、上記形成領域の遠隔側に配置形成した。

すなわち、ＦＥＴ５に流れる電流は、トランジスタＴｒ３，Ｔｒ４の温度に比例すると共に正の温度特性を有する抵抗素子６の抵抗値に反比例するので、抵抗素子６，トランジスタＴｒ３，Ｔｒ４と発熱源（この場合、ＦＥＴ４）との配置距離を適宜調整することで、ハイサイド，ロウサイド間におけるフルオン制御と定電流制御とを切替えることができる。したがって、特許文献４のようにタイマなどの回路を付加せずとも、ＦＥＴ４，５の一方だけが過剰に発熱する状態を回避して両者の熱負荷を分散させ、熱的な余裕を持たせることができる。

（第２実施例）
図５及び図６は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図５，図６は、第１実施例の図１，図２相当図である。第２実施例では、第１実施例と同様にロウサイドＦＥＴ５をフルオン制御，ハイサイドＦＥＴ４を定電流制御で通電を開始する。この場合、ハイサイドＦＥＴ４の形成領域に対して、ハイサイド電流制御回路１８のカレントミラー回路１６を構成するトランジスタＴｒ１，Ｔｒ２を近接側に配置形成し（距離Ｙ）、抵抗素子３を上記形成領域の遠隔側に配置形成する（距離Ｘ＞Ｙ）。

次に第２実施例の作用について説明する。図６（ａ）に示すように、制御を開始した当初は負荷２に対して電流ＩH（＜ＩL）が通電されるが、ＦＥＴ４が発熱すると、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２がその熱の影響を受けるため、電流ＩHが次第に上昇する。一方、ロウサイドの設定電流ＩLは一定であるから、電流の大小関係が（ＩH＞ＩL）になると、今度は、ロウサイド電流制御部１９が定電流制御を行い、ハイサイド電流制御部１８がフルオン制御を行うように切り替わる。

以上のように第２実施例によれば、ハイサイドのＦＥＴ４の形成領域に対して、ハイサイド電流制御回路１８のカレントミラー回路１４を構成するトランジスタＴｒ１，Ｔｒ２を近接側に配置形成し、抵抗素子３を上記形成領域の遠隔側に配置形成するので、第１実施例と同様の効果が得られる。

（第３実施例）
図７及び図８は本発明の第３実施例を示すものであり、第１実施例と異なる部分について説明する。第３実施例では、負荷２に通電を行う期間内で、ハイサイド，ロウサイド間における定電流制御とフルオン制御とを複数回切替えるように配置を行う。この場合、ＦＥＴ４，５が何れも発熱源になり得るので、これらに両側を挟まれている領域内で、ハイサイド電流制御回路１８の抵抗素子３をＦＥＴ４の近接側に配置形成し（距離Ｘ１）カレントミラー回路１６を構成するトランジスタＴｒ１，Ｔｒ２を、ＦＥＴ５の近接側に配置形成する（距離Ｘ２）。この場合、ＦＥＴ４とトランジスタＴｒ１，Ｔｒ２との距離をＹ１，ＦＥＴ５と抵抗素子３との距離をＹ２とすると、（Ｘ１＜Ｙ１），（Ｘ２＜Ｙ２）となるように配置する。

次に、第３実施例の作用について説明する。図８（ａ）に示すように、制御を開始した当初は負荷２に対して電流ＩH（＜ＩL）が通電されるが、ＦＥＴ４が発熱すると、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２がその熱の影響を受けて電流ＩHが次第に上昇する。一方、ロウサイドの設定電流ＩLは一定であるから、電流の大小関係が（ＩH＞ＩL）になると、今度は、ロウサイド電流制御部１９が定電流制御を行い、ハイサイド電流制御部１８がフルオン制御を行うように切り替わる。

すると、今度はＦＥＴ５が発熱してハイサイドの抵抗素子３がその影響を受けて、ハイサイドの設定電流ＩHが次第に低下し、電流の大小関係が再び（ＩH＜ＩL）になると、また、ハイサイド電流制御部１８が定電流制御を行い、ロウサイド電流制御部１９がフルオン制御を行うように切り替わる。以上の状態変化を繰り返すことで、ハイサイド，ロウサイド間で定電流制御，フルオン制御の移行切り替えが複数回行われる。

以上のように第３実施例によれば、ロウサイドのＦＥＴ５に対してハイサイドの抵抗素子３を近接側に配置し、ハイサイドのＦＥＴ４に対して、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２を近接側に配置したので、ロウサイド，ハイサイド間でフルオン制御と定電流制御とを交互に複数回切り替えて、発熱のピークをより低下させることができる。

（第４実施例）
図９及び図１０は本発明の第４実施例を示す。第４実施例では、ＦＥＴ４，５の形成領域の間に、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２を、それぞれの形成領域に近接させて配置する（距離Ｙ１，Ｙ２）。また、抵抗素子３は、ＦＥＴ４，５の形成領域に対して遠隔側となるように配置する（距離Ｘ１，Ｘ２）。この場合、各距離の大小関係は（Ｘ１＞Ｙ１），（Ｘ２＞Ｙ２）となる。

次に、第４実施例の作用について説明する。制御を開始した当初は、第２実施例と同様に負荷２に対して電流ＩH（＜ＩL）が通電され、ＦＥＴ４が発熱すると、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２がその熱の影響を受けて電流ＩHが次第に上昇する。そして、電流の大小関係が（ＩH＞ＩL）になると今度は、ロウサイド電流制御部１９が定電流制御を行い、ハイサイド電流制御部１８がフルオン制御を行うように切り替わる。すると、今度はＦＥＴ５が発熱し、トランジスタＴｒ１，Ｔｒ２は引き続きその熱の影響を受けて設定電流ＩHが更に上昇する（図１０（ａ）参照）。

以上のように第４実施例によれば、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２をＦＥＴ４，５に対して近接側に配置し、抵抗素子３をＦＥＴ４，５に対して遠隔側に配置した。この場合、ロウサイド電流制御部１９が定電流制御を行うように切り替わった後もハイサイドの設定電流ＩHは上昇し続けるので、切り替わり後の状態を安定させて制御切替えを確実に行うことができる。

（第５実施例）
図１１及び図１２は本発明の第５実施例を示す。第５実施例では、ＦＥＴ４，５の形成領域の間に、ロウサイド電流制御部１９の抵抗素子６を、それぞれの形成領域に近接させて配置する（距離Ｙ１，Ｙ２）。また、トランジスタＴｒ１，Ｔｒ２を、ＦＥＴ４，５の形成領域に対して遠隔側となるように配置する（距離Ｘ１，Ｘ２）。この場合、各距離の大小関係は（Ｘ１＞Ｙ１），（Ｘ２＞Ｙ２）となる。

次に、第５実施例の作用について説明する。制御を開始した当初は、第１実施例と同様に負荷２に対して電流ＩH（＜ＩL）が通電され、ＦＥＴ４が発熱すると、ロウサイド電流制御部１９の抵抗素子６がその熱の影響を受けて設定電流ＩLが次第に下降する。そして、電流の大小関係が（ＩH＞ＩL）になると今度は、ロウサイド電流制御部１９が定電流制御を行い、ハイサイド電流制御部１８がフルオン制御を行うように切り替わる。すると、今度はＦＥＴ５が発熱し、抵抗素子６は引き続きその熱の影響を受けて設定電流ＩLが更に下降する（図１２（ａ）参照）。

以上のように第５実施例によれば、ロウサイド電流制御部１９の抵抗素子６をＦＥＴ４，５に対して近接側に配置し、トランジスタＴ３，Ｔｒ４をＦＥＴ４，５に対して遠隔側に配置した。この場合、ロウサイド電流制御部１９が定電流制御を行うように切り替わった後もロウサイドの設定電流ＩLは下降し続けるので、切り替わり後の状態を安定させることができる。

（第６実施例）
図１３及び図１４は本発明の第６実施例を示す。第６実施例では、ＦＥＴ４の形成領域に対して、ロウサイド電流制御部１９の抵抗素子６を近接側に、トランジスタＴｒ３，Ｔｒ４を遠隔側に配置する（距離Ｘ１，Ｙ１）。また、ＦＥＴ５の形成領域に対して、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２を近接側に、抵抗素子３を遠隔側に配置する（距離Ｙ２，Ｘ２）。この場合、各距離の大小関係は（Ｘ１＜Ｙ１），（Ｘ２＞Ｙ２）となる。

次に、第６実施例の作用について説明する。制御を開始した当初は、第１実施例と同様に負荷２に対して電流ＩH（＜ＩL）が通電され、ＦＥＴ４が発熱すると、ロウサイド電流制御部１９の抵抗素子６がその熱の影響を受けて設定電流ＩLが次第に下降する。そして、電流の大小関係が（ＩH＞ＩL）になると今度は、ロウサイド電流制御部１９が定電流制御を行い、ハイサイド電流制御部１８がフルオン制御を行うように切り替わる。すると、今度はＦＥＴ５が発熱し、ハイサイド電流制御部１８のトランジスタＴｒ１，Ｔｒ２がその熱の影響を受けて設定電流ＩHは上昇し、設定電流ＩLは一定を維持する（図１４（ａ）参照）。

以上のように第６実施例によれば、ハイサイドのＦＥＴ４の形成領域に対してロウサイドの抵抗素子６を近接側に、トランジスタＴｒ３，Ｔｒ４を遠隔側に配置し、ロウサイドのＦＥＴ５の形成領域に対してハイサイドのトランジスタＴｒ１，Ｔｒ２を近接側に、抵抗素子３を遠隔側に配置したので、この場合も、ロウサイド電流制御部１９が定電流制御を行うように切り替わった後もハイサイドの設定電流ＩHが上昇し続けることで、切り替わり後の状態を安定させることができる。

（第７実施例）
図１５は本発明の第７実施例を示すものである。第７実施例は、例えば第１実施例のように、定電流制御が行われているハイサイドのＦＥＴ４の発熱による影響をロウサイドの抵抗素子６に与えて、トランジスタＴｒ３，Ｔｒ４に対してはその影響が及ばないようにする際に、ＦＥＴ４とトランジスタＴｒ３，Ｔｒ４との間に、ＳｉＯ_２などの絶縁膜材料２１が充填されたトレンチ構造２２を形成する。
斯様に構成すると、絶縁膜材料２１の熱伝導率はシリコンなどの半導体基板よりも低いため、発熱源とトランジスタＴｒ３，Ｔｒ４との距離を長くせずとも、熱の影響を遮断することが可能となる。したがって、トレンチ構造２２の有無によって回路素子に対する温度勾配を付与することができる。

（第８実施例）
図１６は本発明の第８実施例を示すものである。第８実施例も、例えば第１実施例のように、定電流制御が行われているハイサイドのＦＥＴ４の発熱による影響をロウサイドの抵抗素子６に与えて、トランジスタＴｒ３，Ｔｒ４に対してはその影響が及ばないようにする際に、ＦＥＴ４と抵抗素子６との間に配線２３（金属配線）を通すように配置する。尚、配線２３にはＶＩＡホールも含むものとする。
すなわち、例えば金，銅やアルミニュウムなどの金属材料からなる配線２３は、回路素子間や配線間に配置される絶縁膜材料よりも熱伝導率が高い。したがって、ＦＥＴ４が発した熱を、配線２３を介して抵抗素子６により伝わり易くすることが可能となり、素子に対する温度勾配を付与することができる。また、配線２３は、回路の信号伝送用に使用されているもの、又は信号伝送は行わず放熱用として配置されるものの何れであっても良い。

（第９実施例）
図１７は本発明の第９実施例を示すものである。第９実施例も、例えば第１，第７実施例のように、定電流制御が行われているハイサイドのＦＥＴ４の発熱による影響をロウサイドの抵抗素子６に与えて、トランジスタＴｒ３，Ｔｒ４に対してはその影響が及ばないようにする際に、ＦＥＴ４とトランジスタＴｒ３，Ｔｒ４との間に配線２４（金属配線）を通すように配置し、その配線を、例えばグランドパターンなどの放熱部に接続する。すなわち、グランドパターンは、一般に基準電位を安定させるために比較的広い面積を占めるように配置されているので放熱が行われ易い。したがって、斯様に構成すれば、発熱源が発した熱を配線２４に伝え、グランドパターンを介して放熱させることで、発熱の影響を低減できる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
以上の各実施例は、ロウサイドがフルオン制御，ハイサイドが定電流制御から開始する前提で説明したが、勿論それらを逆にしても良い。その場合、各実施例に示した素子の配置関係等のロウサイド，ハイサイドを逆にして実施すれば良い。
各実施例を、適宜選択して組み合わせて実施しても良い。
駆動トランジスタは、ＬＤＭＯＳＦＥＴに限ることなく、他の構成のＦＥＴでも良い。また、ＩＧＢＴやバイポーラトランジスタであっても良い。
絶縁膜材料は、ＳｉＯ_２に限ることはない。また、金属配線も、金，銅やアルミニュウム以外の金属であっても良い。
エアバッグにおけるスクイブ用負荷２に限ることなく、ハイサイド，ロウサイドの駆動用トランジスタの間に位置して通電される負荷であれば適用することができる。

本発明の第１実施例であり、回路素子のレイアウトをモデル的に示す図 （ａ）はハイサイド，ロウサイド制御部の設定電流、（ｂ），（ｃ）はハイサイド，ロウサイド各ＦＥＴのドレイン−ソース間電圧を示す図 負荷駆動装置の構成を示す図 ハイサイド制御部，ロウサイド制御部の構成を回路レベルで示す図 本発明の第２実施例を示す図１相当図 図２相当図 本発明の第３実施例を示す図１相当図 図２相当図 本発明の第４実施例を示す図１相当図 図２相当図 本発明の第５実施例を示す図１相当図 図２相当図 本発明の第６実施例を示す図１相当図 図２相当図 本発明の第７実施例を示す図１相当図 本発明の第８実施例を示す図１相当図 本発明の第９実施例を示す図１相当図 従来技術を示す図２相当図 発熱源となる回路素子周辺のレイアウト不可領域を示す図

符号の説明

図面中、１はスクイブ駆動装置（負荷駆動装置）、２はスクイブ用負荷、３は抵抗素子（ハイサイド抵抗素子）、４はＰチャネルＭＯＳＦＥＴ（ハイサイド駆動トランジスタ）、５はＮチャネルＭＯＳＦＥＴ（ロウサイド駆動トランジスタ）、６は抵抗素子（ロウサイド抵抗素子）、１４，１６はカレントミラー回路、１８はハイサイド電流制御回路（ハイサイド電流制御手段）、１９はロウサイド電流制御回路（ロウサイド電流制御手段）、２１は絶縁膜材料、２２はトレンチ構造、２３，２４は配線（金属配線）、Ｔｒ１〜Ｔｒ４はトランジスタを示す。

Claims (10)

1. 高電位側端子と負荷との間に接続されるハイサイド駆動トランジスタと、
   前記負荷と低電位側端子との間に接続されるロウサイド駆動トランジスタと、
   前記ハイサイド駆動トランジスタを介して前記負荷に流す電流を制御するハイサイド電流制御手段と、
   前記ロウサイド駆動トランジスタを介して前記負荷に流す電流を制御するロウサイド電流制御手段とを備え、
   前記ハイサイド駆動トランジスタ及び／又は前記ロウサイド駆動トランジスタを発熱源として、前記電流制御手段を構成する素子に対して付与される温度勾配が異なるように前記素子を配置することで、
   前記ハイサイド電流制御手段及び前記ロウサイド電流制御手段の何れか一方が前記駆動トランジスタをフルオン制御した後に定電流制御するように移行させ、他方が前記駆動トランジスタを定電流制御した後にフルオン制御するように移行させ、双方の移行切り替えが１回以上行われるように構成し、
   前記ハイサイド電流制御手段は、前記ハイサイド駆動トランジスタと共に直列接続されるハイサイド抵抗素子と、前記ハイサイド駆動トランジスタの制御を電流で行うハイサイドカレントミラー回路とで構成され、
   前記ロウサイド電流制御手段は、前記ロウサイド駆動トランジスタと共に直列接続されるロウサイド抵抗素子と、前記ロウサイド駆動トランジスタの制御を電流で行うロウサイドカレントミラー回路とで構成されることを特徴とする負荷駆動装置。
2. 一方の駆動トランジスタに対して、他方の抵抗素子を近接側に配置し、他方のカレントミラー回路を遠隔側に配置したことを特徴とする請求項１記載の負荷駆動装置。
3. 一方の駆動トランジスタに対して、対応するカレントミラー回路を近接側に配置し、対応する抵抗素子を遠隔側に配置したことを特徴とする請求項１記載の負荷駆動装置。
4. 一方の駆動トランジスタに対して、他方の抵抗素子を近接側に配置し、
   他方の駆動トランジスタに対して、対応するカレントミラー回路を近接側に配置したことを特徴とする請求項１記載の負荷駆動装置。
5. 一方のカレントミラー回路を、対応する駆動トランジスタ及び他方の駆動トランジスタに対して近接側に配置し、
   一方の抵抗素子を、前記双方の駆動トランジスタに対して遠隔側に配置したことを特徴とする請求項１記載の負荷駆動装置。
6. 一方の抵抗素子を、他方の駆動トランジスタ及び対応する駆動トランジスタに対して近接側に配置し、
   一方のカレントミラー回路を、前記双方の駆動トランジスタに対して遠隔側に配置したことを特徴とする請求項１記載の負荷駆動装置。
7. 一方の駆動トランジスタに対して、他方のカレントミラー回路を近接側に配置すると共に他方の抵抗素子を遠隔側に配置し、
   他方の駆動トランジスタに対して、一方の抵抗素子を近接側に配置すると共に一方のカレントミラー回路を遠隔側に配置したことを特徴とする請求項１記載の負荷駆動装置。
8. 半導体集積回路として構成される場合、
   前記発熱源と、前記抵抗素子，前記カレントミラー回路の何れか一方との間に、絶縁膜材料が充填されるトレンチ構造を配置したことを特徴とする請求項１乃至７の何れかに記載の負荷駆動装置。
9. 半導体集積回路として構成される場合、
   前記発熱源と、前記抵抗素子，前記カレントミラー回路の何れか一方との間に、金属配線を配置することを特徴とする請求項１乃至８の何れかに記載の負荷駆動装置。
10. 前記金属配線を、放熱部に接続することを特徴とする請求項９記載の負荷駆動装置。

Images