JP2007226392A - レギュレータ回路 - Google Patents

Abstract

【課題】 センス抵抗を用いないで低出力インピーダンスが可能であり、またレイアウト面積を縮小することが可能なレギュレータ回路を提供する。
【解決手段】 電源電圧ＶＩＮが入力され、負荷に対し定電圧を供給する第１のトランジスタ１と、第１のトランジスタ１を制御する制御回路３と、該制御回路３により制御される第２のトランジスタ８と、第１のトランジスタ１に流れる電流を検出する第１の電流検出回路と、第２のトランジスタ８に流れる電流を検出する第２の電流検出回路とを備え、第１のトランジスタ１に供給される前記電源電圧ＶＩＮが前記定電圧より大きい場合は第２の電流検出回路を用いて過電流状態を検出する。出力効率が向上し、同じ出力インピーダンスでレイアウト面積を縮小することが可能になった。
【選択図】 図１

Description

本発明は、レギュレータ回路に関し、とくに出力インピーダンスを低減したレギュレータ回路に関するものである。

レギュレータ回路は、ＩＣチップに形成されたＬＥＤドライバなどのマイコンシステムに電源として組み込まれる。そして、その電源を他のＩＣやセンサなどの外部回路にも供給する。
このシステムが組み込まれたＩＣチップには、バッテリなど外部の直流電源の高電位側端子が接続される電源入力端子があり、レギュレータ回路に電源電圧（ＶＩＮ）を供給する。また、レギュレータ回路の出力は、ＩＣチップの出力端子（ＶＬＤＯ）に接続される。

図４は、従来のレギュレータ回路を示す図であり、例えば、ＬＤＯ(Low Dropout Regulator) などのシリーズレギュレータ回路として知られているものである。レギュレータ回路は、負荷に対して電圧・電流を出力する出力トランジスタ１０１及びその制御回路１０３を備えている。制御回路１０３は、例えば、出力電圧を検出して電圧フィードバック制御を行うことにより出力トランジスタ１０１が定電圧を電源として出力する様に制御する。

出力トランジスタ１０１は、ｐ型ＭＯＳトランジスタであり、これを制御する制御回路１０３は、オペアンプから構成されている。このレギュレータ回路は、制御回路以外のその他の機能回路を備えていてもよい。電源電圧（ＶＩＮ）がソースに供給される出力トランジスタ１０１のドレインには、センス抵抗（Ｒ１）１０２の一端が接続されている。センス抵抗（Ｒ１）１０２の他端は、分圧回路１０８を構成する抵抗Ｒ４、Ｒ５を介して接地されている。センス抵抗Ｒ１は、例えば、ポリシリコンから形成されている。図４ではセンス抵抗は出力トランジスタ１０１のドレイン側に設けられているが、ソース側に設けられてもよい。
制御回路１０３の出力端子は出力トランジスタ１０１のゲートに接続され、トランジスタ制御を行う。また、オペアンプ１０３の非反転入力端子には、基準電圧発生回路（図示しない）から基準電圧ＶＲＥＦが入力されるようになっており、反転入力端子には、抵抗Ｒ４とＲ５との共通接続点（分圧点）から検出電圧が入力されるようになっている。

センス抵抗Ｒ１は、出力トランジスタに流れる電流を検出するための電流検出回路１０２として用いられる。
オペアンプ１０４の非反転入力端子には電流検出回路１０２の一端（出力トランジスタ１０１のドレインとセンス抵抗Ｒ１との接続部）が接続され、反転入力端子には電流検出回路１０２の他端が接続されている。そして、オペアンプ１０４の出力端子が比較器１０５の第１入力端子に接続され、第２入力端子には、基準電圧発生回路から基準電圧（ＶＲＥＦ）１０７が入力される。比較器１０５の出力は、出力電流モニタ１０６に接続されている。オペアンプ１０４の反転入力端子と出力端子との間には抵抗Ｒ７が接続され、オペアンプ１０４の非反転入力端子と電流検出回路１０２の入力端子との間には抵抗Ｒ２が接続され、オペアンプ１０４の反転入力端子と電流検出回路１０２の出力端子との間には抵抗Ｒ３が接続されている。オペアンプ１０４の非反転入力端子と抵抗Ｒ２との間には抵抗Ｒ６の一端が接続されている。抵抗Ｒ６の他端は接地（ＧＮＤ）されている。

出力トランジスタ１０１のドレイン側には外部の負荷に対して一定電圧の出力電圧ＶＬＤＯを出力する電源出力端子１１０が設けられている。
定電圧制御は、フィードバック制御により行われる。出力電圧ＶＬＤＯが目標電圧よりも低下した場合、制御回路１０３のオペアンプの出力電圧が下がって出力トランジスタ１０１のゲート・ソース間電圧が増加し、出力トランジスタ１０１のソース・ドレイン間電圧が下がった分だけ出力電圧ＶＬＤＯが上昇する。逆に、出力電圧ＶＬＤＯが目標電圧よりも上昇した場合、制御回路１０３のオペアンプの出力電圧が上がって出力トランジスタ１０１のゲート・ソース間電圧が減少し、出力トランジスタ１０１のソース・ドレイン間電圧が上がった分だけ出力電圧ＶＬＤＯが低下する。レギュレータ回路は、基準電圧ＶＲＥＦと抵抗Ｒ４、Ｒ５の分圧比に基づいて定まる目標電圧に等しい電圧を出力することができる。

従来のレギュレータ回路は、このように出力トランジスタに接続されたセンス抵抗Ｒ１を電流検出回路として用い、出力電流モニタ１０６によって、センス抵抗Ｒ１を通る電力線に流れる電流を監視する。

一方、特許文献１には、負荷の増減に対する拡張性に優れ、電源回路の駆動制御回路の回路規模を極力小さくする半導体集積回路装置（レギュレータ回路）が開示されている。このレギュレータ回路は、１つのチップに出力トランジスタとその駆動制御回路が内蔵され、負荷に対し前記出力トランジスタを通して電力を供給する電源用半導体集積回路装置である。前記駆動制御回路は、前記負荷に対する出力電圧が目標電圧に一致するようにまたは出力電流が目標電流に一致するように前記内蔵された出力トランジスタを駆動制御するとともに、前記負荷に対する他の出力トランジスタが外付けされた状態で前記内蔵された出力トランジスタに流れる電流と前記外付けされた出力トランジスタ（外付けトランジスタ）に流れる電流が所定比となるように前記外付けされた出力トランジスタを駆動制御する。負荷が大きい場合には、内蔵された出力トランジスタと外付けされたトランジスタとを同時に動作させてレギュレータ回路の電流出力能力を高める。駆動制御回路は、内蔵された出力トランジスタを制御することにより定電圧制御を行い、外付けトランジスタを制御することにより出力トランジスタに流れる電流と外付けトランジスタに流れる電流との電流比を制御する。
特開２００５−２１５７６１号公報

ＬＤＯなどのレギュレータ回路では、出力経路にセンス抵抗を入れ、その両端の電位差をモニタすることにより出力電流を検出していた。しかし、この方式では電流センス抵抗値が出力インピーダンスに加算されるため出力効率を下げる要因となっていた。
本発明は、このような事情により成されたものであり、出力インピーダンスが大きくなることがなく、またレイアウト面積を縮小することが可能なレギュレータ回路を提供する。

本発明のレギュレータ回路の一態様は、電源電圧が入力され、負荷に対し定電圧を供給する第１のトランジスタと、前記第１のトランジスタの出力電圧を分圧する分圧回路と、前記分圧回路によって分圧された電圧と基準電圧との差に基づいて前記第１のトランジスタの出力電圧を制御する制御回路と、前記第１のトランジスタに流れる電流を検出する第１の電流検出回路を有するレギュレータ回路において、前記制御回路の出力端に接続されて前記制御回路により制御される第２のトランジスタと、前記第２のトランジスタに流れる電流を検出する第２の電流検出回路とを備え、前記電源電圧が前記定電圧より大きい場合に前記第２の電流検出回路を用いて過電流状態を検出することを特徴としている。

本発明は、以上の構成によりセンス抵抗が省略されることによって出力インピーダンスが下がって出力効率が向上し、また、同じ出力インピーダンスでレイアウト面積を縮小することが可能になった。

以下、実施例を参照して発明の実施の形態を説明する。

図１乃至図３を参照して実施例１を説明する。
図１は、この実施例のレギュレータ回路を示す回路図、図２は、図１のレギュレータ回路が形成されたＩＣチップの概略平面図、図３は、レギュレータ回路に供給される電源電圧（ＶＩＮ ｖｏｌｔａｇｅ）と出力電圧（ｏｕｔｐｕｔ ｖｏｌｔａｇｅ）の関係を示す特性図である。
図１に示すように、ＬＤＯなどのシリーズレギュレータ回路は、負荷に対して電圧・電流を出力する出力トランジスタ（第１のトランジスタ）１及びその制御回路３を備えている。制御回路３は、オペアンプから構成され、出力電圧を検出して電圧フィードバック制御を行うことにより出力トランジスタ１が定電圧を電源として出力する様に制御する。この実施例において説明するレギュレータ回路は、シリーズレギュレータ方式の定電圧電源であり、シリコンなどのＩＣチップに形成される。

図２に示すように、このシステムが組み込まれたＩＣチップ２は、ＬＥＤドライバなどのシステム回路１４と共に、バッテリなど外部の直流電源の高電位側端子が接続される電源端子１１を有し、ここからレギュレータ回路１５に電源電圧（ＶＩＮ）が入力される。このレギュレータ回路１５の出力は、ＩＣチップ２の出力端子（ＶＬＤＯ）１２に接続されている。レギュレータ回路１５は、例えば、ＬＥＤドライバなどのマイクロコンピュータシステムを構成するチップに搭載されて用いられる。

出力トランジスタ１は、ｐ型ＭＯＳトランジスタである。このレギュレータ回路は、制御回路以外のその他の機能回路を備えていても良い。図４の従来のレギュレータ回路とは異なり、出力トランジスタ１のドレインには、センス抵抗は接続されておらず、分圧回路１６を構成する抵抗Ｒ４、Ｒ５が接続されており、抵抗Ｒ５は接地されている。
また、制御回路３は、出力トランジスタ１を駆動制御するオペアンプであって、その出力端子は出力トランジスタのゲートに接続されて制御を行う。また、制御回路３のオペアンプの非反転入力端子には、基準電圧発生回路（図示しない）から基準電圧（ＶＲＥＦ）７が入力されるようになっており、反転入力端子には、抵抗Ｒ４とＲ５との共通接続点（分圧点）から検出電圧が入力されるようになっている。

図４の従来のレギュレータ回路では電流検出回路として出力トランジスタのドレイン側に接続されたセンス抵抗を用いたが、この実施例では、出力トランジスタ１のオン抵抗（導通状態にある半導体素子の電流／電圧特性がほぼ直線的になっている領域での電流と電圧の比、例えば、一定のゲート電圧を加えたＭＯＳＦＥＴのドレイン電圧とドレイン電流の比）を第１の電流検出回路に用いる。

オペアンプ４の非反転入力端子には第１の電流検出回路の入力端子（出力トランジスタ１のソース端子）が接続され、反転入力端子には第１の電流検出回路の出力端子（出力トランジスタ１のドレイン）が接続されている。そして、オペアンプ４の出力端子が比較器５の第１入力端子に接続され、第２入力端子には、基準電圧発生回路からの基準電圧（ＶＲＥＦ）７が入力される。比較器５の出力は、第１の出力電流モニタ６に接続されている。オペアンプ４の反転入力端子と出力端子との間には抵抗Ｒ７が接続され、オペアンプ４の非反転入力端子と出力トランジスタのソースとの間には抵抗Ｒ２が接続され、オペアンプ４の反転入力端子と出力トランジスタのドレインとの間には抵抗Ｒ３が接続されている。オペアンプ４の非反転入力端子と抵抗Ｒ２との間には抵抗Ｒ６の一端が接続されている。抵抗Ｒ６の他端は接地（ＧＮＤ）されている。

出力トランジスタ１のドレインには、外部の負荷に対して一定電圧の出力電圧ＶＬＤＯを出力する出力端子１２が設けられており、接地された負荷抵抗（Ｒ８）が出力端子１２に接続されている。

この実施例のレギュレータ回路は、制御回路３（オペアンプ）に接続され、制御回路３（オペアンプ）により制御される第２のトランジスタ８を更に備えている。第２のトランジスタ８は、ｐ型ＭＯＳトランジスタである。第２の電流検出回路には、第２のトランジスタ８のオン抵抗を用いる。第１の電流検出回路は出力トランジスタ１に流れる電流を検出し、第２の電流検出回路は第２のトランジスタ８に流れる電流を検出する。そして、出力トランジスタ１に供給される電源電圧（ＶＩＮ）が一定電圧より小さい場合には、第１の電流検出回路のみを用いるが、電源電圧（ＶＩＮ）が一定電圧より大きい場合は、第１の電流検出回路に加えて第２の電流検出回路を更に用いる。

図３は、出力電圧（ｏｕｔｐｕｔ ｖｏｌｔａｇｅ）と電源電圧（ＶＩＮ ｖｏｌｔａｇｅ）との関係を示す特性図である。横軸は、電源電圧を示し、縦軸は、出力電圧を示している。特性線ＶＩＮは、図２に示すように、ＩＣチップ２の電源端子１１に入力される電源電圧である。このように、入力される電源は、一定ではなく低い電圧から高い電圧まで入力される。

定電圧制御は、フィードバック制御により行われる。出力電圧ＶＬＤＯが目標電圧よりも低下した場合、制御回路３のオペアンプの出力電圧が下がって出力トランジスタ１のゲート・ソース間電圧が増加し、出力トランジスタ１のソース・ドレイン間電圧が下がった分だけ出力電圧ＶＬＤＯが上昇する。逆に、出力電圧ＶＬＤＯが目標電圧よりも上昇した場合、制御回路３のオペアンプの出力電圧が上がって出力トランジスタ１のゲート・ソース間電圧が減少し、出力トランジスタ１のソース・ドレイン間電圧が上がった分だけ出力電圧ＶＬＤＯが低下する。レギュレータ回路は、基準電圧ＶＲＥＦと抵抗Ｒ４、Ｒ５の分圧比に基づいて定まる目標電圧に等しい電圧を出力することができる。

図３に示すように、特性線ＶＬＤＯは、レギュレータ回路の出力電圧を示している。常に定電圧が出力するが、入力する電源電圧が定電圧より低くなると、出力電圧は電源電圧にしたがって低下する。出力電圧が定電圧より低い領域（Ｉ）では第１の出力電流モニタ６で検出した値を採用し、出力電圧が定電圧より高い領域（II）では、第１の出力電流モニタ６で検出した値と第２の出力電流モニタ１０で検出した値の双方を採用する。

第２のトランジスタのドレインは、比較器９の第１入力端子に接続され、比較器９の第２入力端子には、基準電圧発生回路から基準電圧（ＶＲＥＦ）７が入力される。比較器９の出力は、第２の出力電流モニタ１０に接続されている。
また、第２のトランジスタ８のドレインは、接地された負荷抵抗（Ｒ９）に接続されている。

図４に示すように、従来のレギュレータ回路では、出力トランジスタから出力される電流はセンス抵抗を経由することによりレギュレータ回路の出力インピーダンスを増大させる。
センス抵抗は電流検出を正確に行うことができるが、抵抗材料はポリシリコン層であり、ＩＣチップに占める面積は大きい。そこで、この実施例ではセンス抵抗を省略してトランジスタのオン抵抗を電流検出回路に用いる。この様な構成により、ＩＣチップのサイズ、およびトランジスタのサイズを小さくできるというメリットがあり、とくにＬＤＯが多い回路に対しては、センス抵抗を除くことによる面積縮小の効果は大きい。

第１のトランジスタ及び第２のトランジスタのサイズは、第１のトランジスタより第２のトランジスタを小さくする。その際、第１のトランジスタと第２のトランジスタのサイズ比が大き過ぎるとバラツキに対する変動が大きくなり、また、第１のトランジスタと第２のトランジスタのサイズ比が小さ過ぎると消費電流が大きくなるため、これらのサイズ比が極端に違わないように配慮するのが好ましい。この実施例１で説明される第１のトランジスタと第２のトランジスタのサイズ比（第２のトランジスタ／第１のトランジスタ）は、例えば、１／１００である。この実施例でのサイズ比は、１／１０００〜１／１００であることが可能である。勿論、本発明は、このサイズ比に限定されるものではない。

本発明の一実施例であるレギュレータ回路を示す回路図。 図１のレギュレータ回路が形成されたＩＣチップの概略平面図。 レギュレータ回路に供給される電源電圧（ＶＩＮ ｖｏｌｔａｇｅ）と出力電圧（ｏｕｔｐｕｔ ｖｏｌｔａｇｅ）の関係を示す特性図。 従来のレギュレータ回路を示す回路図。

符号の説明

１・・・出力トランジスタ（第１のトランジスタ）
２・・・ＩＣチップ
３・・・制御回路（オペアンプ）
４・・・オペアンプ
５、９・・・比較器
６、１０・・・出力電流モニタ
７・・・基準電圧（ＶＲＥＦ）
８・・・第２のトランジスタ
１１・・・電源端子
１２・・・出力端子
１４・・・システム回路
１５・・・レギュレータ回路
１６・・・分圧回路
Ｒ１〜Ｒ８・・・抵抗

Claims (4)

1. 電源電圧が入力され、負荷に対し定電圧を供給する第１のトランジスタと、前記第１のトランジスタの出力電圧を分圧する分圧回路と、前記分圧回路によって分圧された電圧と基準電圧との差に基づいて前記第１のトランジスタの出力電圧を制御する制御回路と、前記第１のトランジスタに流れる電流を検出する第１の電流検出回路を有するレギュレータ回路において、前記制御回路の出力端に接続されて前記制御回路により制御される第２のトランジスタと、前記第２のトランジスタに流れる電流を検出する第２の電流検出回路とを備え、前記電源電圧が前記定電圧より大きい場合に前記第２の電流検出回路を用いて過電流状態を検出することを特徴とするレギュレータ回路。
2. 前記第１の電流検出回路は、前記第１のトランジスタのオン抵抗を用いて電流を検出することを特徴とする請求項１に記載のレギュレータ回路。
3. 前記第２のトランジスタのサイズは、前記第１のトランジスタのサイズより小さいことを特徴とする請求項１又は２に記載のレギュレータ回路。
4. 前記制御回路は、前記負荷に対する出力電圧が設定電圧に一致するように又は前記負荷に対する出力電流が設定電流に一致するように前記第１のトランジスタを駆動制御することを特徴とする請求項１乃至３のいずれか１項に記載のレギュレータ回路。
   
   

Images