KR101030958B1 - 저전압 레귤레이터의 과전류 보호회로 - Google Patents

Abstract

본 발명은 저전압 레귤레이터의 출력단자에 과전류가 흐르는 것을 검출하여 그 과전류의 흐름을 차단하는 기술에 관한 것이다. 이러한 본 발명은, 전원입력단자로 공급되는 입력전압을 전원출력단자에 바이패스시키되, 게이트로 공급되는 차동증폭기의 출력전압의 제어를 받아 그 전원출력단자의 전압이 정전압으로 유지되게 하는 바이패스 트랜지스터와; 상기 전원출력단자의 출력전압을 분압용 저항을 이용하여 소정 비율로 분압하는 전압분압부와; 상기 전압분압부의 출력전압을 기 설정된 기준전압과 비교하고, 그 차전압을 상기 바이패스 트랜지스터의 게이트에 공급하여 상기 전원출력단자로 바이패스되는 출력전압이 일정 레벨로 유지되도록 하는 차동증폭기와; 상기 전원출력단자에 과전류가 흐르는 것을 검출하여 그에 따른 검출신호를 출력하는 과전류 검출부와; 상기 과전류 검출부에 의해 과전류가 검출된 후 다시 정상전류가 검출될 때 과전류 검출신호를 소정 시간 연장 출력한 후 정상전류 검출신호를 출력하는 과전류 검출신호 연장출력부와; 상기 과전류 검출신호 연장출력부에서 연장된 과전류 검출신호가 출력되는 동안 상기 바이패스 트랜지스터를 턴오프시켜 상기 전원출력단자로의 과전압출력이 차단되게 하는 과전류 차단제어부에 의해 달성된다.

저전압 레귤레이터, 바이패스 트랜지스터, 과전류 차단

Description

저전압 레귤레이터의 과전류 보호회로{OVER CURRENT PROTECTION CIRCUIT IN LOW DROP OUTPUT REGULATOR}

본 발명은 저전압 레귤레이터의 보호회로에 관한 것으로, 특히 저전압 레귤레이터 구동시 출력단자의 전류를 적절히 제어하여 주변회로를 보호하고, 과전류나 과열 현상이 발생되는 것을 방지할 수 있도록 한 저전압 레귤레이터의 과전류 보호회로에 관한 것이다.

도 1은 종래 기술에 의한 저전압 레귤레이터의 블록도로서 이에 도시한 바와 같이, 전원입력단자(VIN)로 공급되는 입력전압을 전원출력단자(Vout)에 바이패스시키되, 게이트로 공급되는 차동증폭기(AMP1)의 출력전압의 제어를 받아 그 전원출력단자(Vout)의 전압이 정전압으로 유지되게 하는 바이패스 트랜지스터(MP1)와; 상기 전원출력단자(Vout)의 출력전압을 분압용 저항을 이용하여 소정 비율로 분압하는 전압분압부(1)와; 상기 전압분압부(1)의 출력전압을 기 설정된 기준전압(VREF)과 비교하고, 그 차전압을 상기 바이패스 트랜지스터(MP1)의 게이트에 공급하여 상기 전원출력단자(Vout)로 바이패스되는 출력전압이 일정 레벨로 유지되도록 하는 차동증폭기(AMP1)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.

바이패스 트랜지스터(PMOS 트랜지스터)(MP1)의 소스단자는 전원입력단자(VIN)에, 게이트는 차동증폭기(AMP1)의 출력단자에, 드레인은 전원출력단자(Vout)에 각기 접속되며, 바이패스 트랜지스터(MP1)의 드레인과 전원출력단자(Vout)의 접속점이 전압분압부(1)의 직렬접속저항(R1,R2)을 통해 접지단자에 접속된다.

따라서, 상기 바이패스 트랜지스터(MP1)는 상기 전원입력단자(VIN)로 공급되는 입력전압을 전원출력단자(Vout)로 바이패스시킴에 있어서, 게이트로 공급되는 상기 차동증폭기(AMP1)의 출력전압의 제어를 받아 그 바이패스 전압 즉, 전원출력단자(Vout)에 출력되는 전압을 정전압으로 유지하게 된다.

예를 들어, 상기 전원출력단자(Vout)에 출력되는 전압이 상승되는 경우, 상기 전압분압부(1)의 직렬접속저항(R1,R2)의 접속점으로부터 차동증폭기(AMP1)의 비반전입력단자에 공급되는 분압전압도 그에 상응되게 증가된다.

이에 따라, 상기 차동증폭기(AMP1)의 반전입력단자(-)에 공급되는 기준전압(VREF)과 비반전입력단자(+)에 공급되는 전압의 차전압은 상기 전원출력단자(Vout)의 전압이 상승되기 이전에 비하여 상승된 된다.

이로 인하여, 상기 차동증폭기(AMP1)에서 상기 바이패스 트랜지스터(MP1)의 게이트에 공급되는 전압이 그만큼 상승되므로, 이 바이패스 트랜지스터(MP1)를 통해 상기 전원출력단자(Vout)로 출력되는 전압이 그만큼 하강된다.

따라서, 상기 전원출력단자(Vout)에 출력되는 전압이 상승되는 경우, 상기 설명에서와 같이 바이패스 트랜지스터(MP1)를 통해 상기 전원출력단자(Vout)로 출력되는 전압이 그만큼 하강되어 그 전원출력단자(Vout)의 출력전압이 원래 레벨로 유지된다.

상기 전원출력단자(Vout)에 출력되는 전압이 하강되는 경우, 상기와 같은 원리로 전원출력단자(Vout)로 출력되는 전압이 그만큼 상승되어 그 전압출력단자(Vout)의 출력전압이 원래 레벨로 유지된다.

결국, 상기 설명에서와 같이 전원출력단자(Vout)에 출력되는 전압이 상승되거나 하강되는 경우, 상기와 같은 과정을 통해 그 전압의 레벨이 자동적으로 해당 레벨만큼 하강되거나 상승되어 정전압을 출력할 수 있게 된다.

그러나, 이와 같은 종래의 저전압 레귤fp이터에 있어서는 전원출력단자에 과전류가 흐르는 경우, 바이패스 트랜지스터가 과전류에 버티지 못하고 녹아버리는 현상이 나타났다.

또한 전원출력단자에 과전류가 흐르는 경우, 저전압 레귤레이터의 전류량이 증가하면서 열이 발생되어 소자가 손상되거나 안전사고가 발생될 우려가 있고, 전력소모량이 증가되는 문제점이 있었다.

따라서, 본 발명의 목적은 저전압 레귤레이터의 출력단에 과전류가 흐르는 것을 검출하여 그 과전류의 흐름을 차단하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 전원입력단자로 공급되는 입력전압을 전원출력단자에 바이패스시키되, 게이트로 공급되는 차동증폭기의 출력전압의 제어를 받아 그 전원출력단자의 전압이 정전압으로 유지되게 하는 바이패스 트랜지스터와; 상기 전원출력단자의 출력전압을 분압용 저항을 이용하여 소정 비율로 분압하는 전압분압부와; 상기 전압분압부의 출력전압을 기 설정된 기준전압과 비교하고, 그 차전압을 상기 바이패스 트랜지스터의 게이트에 공급하여 상기 전원출력단자로 바이패스되는 출력전압이 일정 레벨로 유지되도록 하는 차동증폭기와; 상기 전원출력단자에 과전류가 흐르는 것을 검출하여 그에 따른 검출신호를 출력하는 과전류 검출부와; 상기 과전류 검출부에 의해 과전류가 검출된 후 다시 정상전류가 검출될 때 과전류 검출신호를 소정 시간 연장 출력한 후 정상전류 검출신호를 출력하는 과전류 검출신호 연장출력부와; 상기 과전류 검출신호 연장출력부에서 연장된 과전류 검출신호가 출력되는 동안 상기 바이패스 트랜지스터를 턴오프시켜 상기 전원출력단자로의 과전압출력이 차단되게 하는 과전류 차단제어부로 구성함을 특징으로 한다.

본 발명은 저전압 레귤레이터 회로에서 전원출력단자에 과전류가 흐르는 것을 검출하여 그 전원출력단자에 전원을 바이패스시키는 트랜지터를 턴오프시킴으로써, 전원출력단자에 과전류가 흘러 소자가 손상되거나 과열되는 것을 보다 확실하게 방지할 수 있는 효과가 있다.

또한, 전원출력단자에서 과전류가 검출된 후 다시 정상전류가 검출될 때 과전류 검출신호를 조금 더 연장 출력하여 그 시간동안 바이패스 트랜지스터를 턴오프 상태로 유지함으로써, 전원출력단자로 출력되는 전압을 안정화시킬 수 있는 효과가 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명의 저전압 레귤레이터의 과전류 보호회로에 대한 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 바이패스 트랜지스터(MP1), 전압분압부(1), 차동증폭기(AMP1), 과전류 검출부(2), 과전류 검출신호 연장출력부(3), 과전류 차단제어부(4)를 포함하여 구성한다.

상기 바이패스 트랜지스터(MP1), 전압분압부(1) 및 차동증폭기(AMP1)에 의하여 전원출력단자(Vout)에 출력되는 전압을 정전압으로 유지하는 원리는 통상의 저전압 레귤레이터에서와 동일하다.

즉, 바이패스 트랜지스터(MP1)의 소스단자는 전원입력단자(VIN)에, 게이트는 차동증폭기(AMP1)의 출력단자에, 드레인은 전원출력단자(Vout)에 각기 접속되며, 바이패스 트랜지스터(MP1)의 드레인과 전원출력단자(Vout)의 접속점이 전압분압부(1)의 직렬접속저항(R1,R2)을 통해 접지단자에 접속된다.

따라서, 상기 바이패스 트랜지스터(MP1)는 상기 전원입력단자(VIN)로 공급되는 입력전압을 전원출력단자(Vout)로 바이패스시킴에 있어서, 게이트로 공급되는 상기 차동증폭기(AMP1)의 출력전압의 제어를 받아 그 바이패스 전압 즉, 전원출력단자(Vout)에 출력되는 전압을 정전압으로 유지하게 된다.

예를 들어, 상기 전원출력단자(Vout)에 출력되는 전압이 상승되는 경우, 상기 전압분압부(1)의 직렬접속저항(R1,R2)의 접속점으로부터 차동증폭기(AMP1)의 비반전입력단자에 공급되는 분압전압도 그에 상응되게 증가된다.

이에 따라, 상기 차동증폭기(AMP1)의 반전입력단자에 공급되는 기준전압(VREF)과 상기 비반전입력단자(+)에 공급되는 전압의 차전압은 상기 전원출력단자(Vout)의 전압이 상승되기 이전에 비하여 상승된 된다.

이로 인하여, 상기 차동증폭기(AMP1)에서 상기 바이패스 트랜지스터(MP1)의 게이트에 공급되는 전압이 그만큼 상승되므로, 이 바이패스 트랜지스터(MP1)를 통해 상기 전원출력단자(Vout)로 출력되는 전압이 그만큼 하강된다.

따라서, 상기 전원출력단자(Vout)에 출력되는 전압이 상승되는 경우, 상기 설명에서와 같이 바이패스 트랜지스터(MP1)를 통해 상기 전원출력단자(Vout)로 출력되는 전압이 그만큼 하강되어 그 전원출력단자(Vout)의 출력전압이 원래 레벨로 유지된다.

상기 전원출력단자(Vout)에 출력되는 전압이 하강되는 경우, 상기와 같은 원 리로 전원출력단자(Vout)로 출력되는 전압이 그만큼 상승되어 그 전압출력단자(Vout)의 출력전압이 원래 레벨로 유지된다.

결국, 상기 설명에서와 같이 전원출력단자(Vout)에 출력되는 전압이 상승되거나 하강되는 경우, 상기와 같은 과정을 통해 그 전압의 레벨이 자동적으로 해당 레벨만큼 하강되거나 상승되어 정전압을 출력할 수 있게 된다.

이하, 본 발명의 주요 구성요지 부분인 과전류 검출부(2), 과전류 검출신호 연장출력부(3), 과전류 차단제어부(4)의 작용에 대해 상세히 설명한다.

도 3은 상기 도 2에서 과전류 검출부(2)의 일실시 구현예를 나타낸 회로도로서 이에 도시한 바와 같이, 전원입력단자(VIN)가 트랜지스터(PMOS 트랜지스터)(MP2)를 통해 반전입력단자에 기준전압(VREF)이 인가되는 비교기(CP1)의 비반전입력단자에 접속되고, 그 접속점이 저항(R3)을 통해 접지단자에 접속된다. 상기 트랜지스터(MP2)의 게이트는 입력단자(VGC)에 접속되고, 그 접속점이 상기 바이패스 트랜지스터(MP1)의 게이트에 공통 접속된다. 이와 같은 경우, 상기 트랜지스터(MP2)와 바이패스 트랜지스터(MP1)의 채널길이 대 채널폭의 비(W/L)가 1:N이라 하면, 트랜지스터(MP2)를 통해서는 바이패스 트랜지스터(MP1)의 1/N의 전류가 흐르게 된다.

상기 트랜지스터(MP2)를 통해 흐르는 전류량에 상응되는 전압이 상기 비교기(CP1)의 비반전입력단자에 공급되어 반전입력단자에 공급되는 기준전압(VREF)과 비교되고, 이 비교 결과에 상응되는 레벨의 전압이 그 비교기(CP1)의 출력단자(Vout1)에 출력된다. 결과적으로, 상기 비교기(CP1)의 출력단자(Vout1)에는 상기 전원출력단자(Vout)에 흐르는 전류량의 1/N에 해당되는 레벨의 전압이 출력된다. 다시 말해서, 상기 과전류 검출부(2)를 통해서 상기 전원출력단자(Vout)에 흐르는 전류량을 1/N의 비율로 감지 할 수 있게 된다.

도 4는 상기 도 2에서 과전류 검출신호 연장출력부(3)의 일실시 구현예를 나타낸 회로도로서, 상기 과전류 검출부(2)에 의해 과전류가 검출되면 그 과전류 검출신호를 전달한 후, 정상 전류가 검출될 때 즉시 정상전류 검출신호를 출력하는 것이 아니라 커패시터(C1)를 이용하여 소정 시간 동안 과전류 검출신호를 연장 출력하는 역할을 수행한다.

도 5는 상기 도 2에서 과전류 차단제어부(4)의 일실시 구현예를 나타낸 회로도로서, 상기 과전류 검출신호 연장출력부(3)의 출력단자(Vout2)에서 출력되는 신호에 의해 제어되어 상기 바이패스 트랜지스터(MP1)의 턴온, 턴오프시키는 역할을 수행한다.

이하, 과전류 검출시, 정상전류 검출시, 과전류 검출 후 과전류 차단동작에 의해 다시 정상전류가 검출될 때의 모드별 동작과정을 설명하면 다음과 같다.
상기 전원출력단자(Vout)에 과전류가 흐르면 도 3에서, 입력단자(VGC)의 전압이 하강되어 트랜지스터(MP2)를 통해 흐르는 전류량이 상승된다. 이로 인하여 비교기(CP1)의 비반전입력단자에 공급되는 전압이 그만큼 상승되어 반전입력단자에 공급되는 기준전압(VREF)보다 높게 되고, 이로 인하여 그 비교기(CP1)의 출력단자(Vout1)에 과전류 검출을 의미하는 ‘하이’ 전압이 출력된다.
상기 출력단자(Vout1)에서 출력되는 ‘하이’ 전압은 도 4의 과전류 검출신호 연장출력부(3)의 트랜지스터(NMOS 트랜지스터)(MN1)의 게이트에 공급되어 그 트랜지스터(MN1)를 턴온시킨다. 이에 따라, 노드(B)의 전압이 상기 트랜지스터(MN1)를 통해 접지단자로 뮤팅된다. 이로 인하여 상기 노드(B)의 전압이 ‘로우’가 되어 인버터(I1)에서 ‘하이’ 전압이 출력되고, 이는 버퍼(BUF1)를 통해 출력단자(Vout2)에 출력된다.
상기 출력단자(Vout2)에 출력되는 ‘하이’ 전압은 도 5의 과전류 차단제어부(4)의 인버터(I2)로 입력되어 ‘로우’ 전압으로 반전되고, 이에 의해 트랜지스터(MP4)가 턴온된다. 이에 따라, 과전류 차단제어부(4)의 출력단자(Vout3)에 ‘하이’ 전압이 출력되고, 이는 상기 바이패스 트랜지스터(MP1)의 게이트에 공급되어 그 바이패스 트랜지스터(MP1)를 턴오프시킨다. 이에 따라, 상기 출력단자(Vout)에 ‘로우’ 전압이 출력되어 과전류 현상이 차단된다.
도 6의 (a) 구간에서, 상기 과전류 검출부(2)에 의해 상기 설명에서와 같이 과전류가 검출되어 상기 설명에서와 같은 경로를 통해 과전류 차단제어부(4)의 출력단자(Vout3)로부터 바이패스 트랜지스터(MP1)의 게이트에 ‘하이’ 전압이 출력되고, 이에 의해 상기 바이패스 트랜지스터(MP1)가 턴오프된다. 이에 따라, 상기 차동증폭기(AMP1)에 의한 정전압동작이 수행되지 않는다.
이에 의해 과전류 현상이 차단된 후 기 설정된 정전압동작주기에서 상기 입력단자(VGC)에 '하이' 전압이 공급되어 상기 트랜지스터(MP2)가 턴오프된다. 이에 따라, 상기 비교기(CP1)의 출력단자(Vout1)에 '로우' 전압이 출력되고, 이에 의해 상기 과전류 검출신호 연장출력부(3)의 트랜지스터(MN1)가 턴오프된다. 따라서, 전원입력단자(VIN)의 전압이 상기 트랜지스터(MP3)를 통해 커패시터(C1)에 충전되어 상기 노드(B)의 전압이 상승된다. 상기 노드(B)의 전압이 소정 레벨 이상으로 상승될 때 인버터(I1)에서 ‘로우’ 전압이 출력되고, 이는 버퍼(BUF1)를 통해 출력단자(Vout2)에 출력된다. 상기 출력단자(Vout2)에 출력되는 ‘로우’ 전압은 도 5의 과전류 차단제어부(4)의 인버터(I2)로 입력되어 ‘하이’ 전압으로 반전되고, 이에 의해 트랜지스터(MP4)가 턴오프된다. 이에 따라, 상기 바이패스 트랜지스터(MP1)가 턴온되어 상기 차동증폭기(AMP1)가 정전압동작 가능 상태로 된다. 결국, 상기와 같은 지연과정에 의해 도 6의 (b) 구간과 같이 과전류검출을 금지하는 구간을 갖은 후 과전류를 검출하게 된다. 이와 같이 과전류검출 금지구간을 갖도록 하는 이유는 불필요하게 잦은 과전류검출 동작에 의해 시스템이 불안정하게 되는 것을 방지하기 위함이다.
상기 차동증폭기(AMP1)의 정전압동작에 의해 상기 바이패스 트랜지스터(MP1)가 턴온되어 출력단에 전류가 흐르게 되고, 이에 의해 도 6의 (c) 구간에서와 같이 상기 전원출력단자(Vout)의 전압이 순간적으로 상승된다. 이때, 상기와 같은 과전류 검출과정을 수행하게 되는데 아직 외부의 부하가 과전류를 요구한 상태인 경우에는 다시 과전류가 검출되어 상기와 같이 과전류검출 금지구간을 갖은 후 다시 과전류를 검출하는 동작을 반복하게 된다.
그러나, 외부의 부하가 정상전류인 경우 상기 차동증폭기(AMP1)의 정전압동작에 의해 상기 바이패스 트랜지스터(MP1)가 턴온되어 출력단에 전류가 흐르게 되는데, 이때 정상전류가 흐르므로 도 6의 (d)와 같이 정상전류가 검출되어 과전류 검출에 의한 상태 변경은 발생되지 않는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

도 1은 종래 기술에 의한 저전압 레귤레이터의 블록도.

도 2는 본 발명의 저전압 레귤레이터의 과전류 보호회로에 대한 블록도.

도 3은 도 2에서 과전류 검출부의 상세 회로도.

도 4는 도 2에서 과전류 검출신호 연장출력부의 상세 회로도.

도 5는 도 2에서 과전류 차단제어부의 상세 회로도.

도 6은 도 2의 전원출력단자에 흐르는 전류량에 따른 전압 변동을 나타낸 파형도.

***도면의 주요 부분에 대한 부호의 설명***

1 : 전압분압부 2 : 과전류 검출부

3 : 과전류 검출신호 연장출력부 4 : 과전류 차단제어부

MP1 : 바이패스 트랜지스터

Claims (7)

1. 전원입력단자로 공급되는 입력전압을 전원출력단자에 바이패스시키되, 게이트로 공급되는 차동증폭기의 출력전압의 제어를 받아 그 전원출력단자의 전압이 정전압으로 유지되게 하는 바이패스 트랜지스터와;

   상기 전원출력단자의 출력전압을 분압용 저항을 이용하여 소정 비율로 분압하는 전압분압부와;

   상기 전압분압부의 출력전압을 기 설정된 기준전압과 비교하고, 그 차전압을 상기 바이패스 트랜지스터의 게이트에 공급하여 상기 전원출력단자로 바이패스되는 출력전압이 일정 레벨로 유지되도록 하는 차동증폭기로 구성된 저전압 레귤레이터 회로에 있어서,

   상기 전원출력단자에 과전류가 흐르는 것을 검출하여 그에 따른 검출신호를 출력하는 과전류 검출부;

   상기 과전류 검출부에 의해 과전류가 검출되면 소정 시간 이내에 정상전류가 검출되더라도 계속해서 과전류 검출상태를 유지할 수 있도록 검출신호를 연장시켜 출력하는 과전류 검출신호 연장출력부; 및

   상기 과전류 검출신호 연장출력부에서 연장된 과전류 검출신호가 출력되는 동안 상기 바이패스 트랜지스터를 턴오프시켜 상기 전원출력단자로의 과전압출력이 차단되도록 하기 위하여, 상기 과전류 검출신호 연장출력부의 출력신호를 반전 출력하는 인버터 및, 상기 인버터의 출력신호에 의해 턴온될 때 전원입력단자의 전압을 상기 바이패스 트랜지스터의 게이트에 전달하여 그 바이패스 트랜지스터를 턴오프시키는 트랜지스터를 구비한 과전류 차단제어부를 포함시켜 구성한 것을 특징으로 하는 저전압 레귤레이터의 과전류 보호회로.
2. 삭제
3. 삭제
4. 제1항에 있어서, 과전류 검출신호 연장출력부는 과전류 검출 후 정상전류가 검출될 때, 과전류 검출시간의 수배의 시간동안에 걸쳐 과전류 검출신호를 연장시켜 출력하는 것을 특징으로 하는 저전압 레귤레이터의 과전류 보호회로.
5. 제1항에 있어서, 과전류 검출신호 연장출력부는

   상기 과전류 검출부의 출력신호에 의해 턴온될 때 B 노드의 전압을 접지단자로 뮤팅시키는 제1트랜지스터;

   상기 제1트랜지스터가 턴오프될 때 정전류원이나 제2트랜지스터를 통해 공급되는 전압을 충전하는 커패시터;

   상기 B 노드의 전압을 반전 출력하는 인버터 및 버퍼링하는 버퍼; 및

   상기 버퍼로부터 출력단자에 ‘로우’가 공급될 때 온되어 상기 B 노드에 입력전원을 전달하는 제2트랜지스터로 구성된 것을 특징으로 하는 저전압 레귤레이터의 과전류 보호회로.
6. 삭제
7. 제1항에 있어서, 과전류 차단제어부의 트랜지스터는 상기 바이패스 트랜지스터의 드레인에 접속된 전원출력단자에 과전류가 흐를 때 턴온되는 것을 특징으로 하는 저전압 레귤레이터의 과전류 보호회로.

Images