JP2003173211A - レギュレータ - Google Patents
レギュレータInfo
- Publication number
- JP2003173211A JP2003173211A JP2001371514A JP2001371514A JP2003173211A JP 2003173211 A JP2003173211 A JP 2003173211A JP 2001371514 A JP2001371514 A JP 2001371514A JP 2001371514 A JP2001371514 A JP 2001371514A JP 2003173211 A JP2003173211 A JP 2003173211A
- Authority
- JP
- Japan
- Prior art keywords
- regulator
- circuit
- voltage
- overcurrent
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】本発明は、回路素子の特性ばらつきや、ＩＣの
パッケージングに際して発生する応力の影響、或いは負
荷の製造ばらつき等をキャンセルして、過電流検出を高
精度に行うことが可能なレギュレータを提供することを
目的とする。 【解決手段】本発明に係るレギュレータＩＣ１は、入力
電圧Ｖｉから所定出力電圧Ｖｏを生成して負荷Ｚ１に供
給する出力回路（Ｐ１、ＯＰ１、Ｅ１、Ｒ１、Ｒ２）
と、前記出力回路の過電流を防止する過電流保護回路
（Ｐ２、Ｒ３、ＣＯＭＰ１、Ｅ２）と、外部から入力さ
れた制御情報を不揮発的に記憶するメモリ１２と、該メ
モリ１２から読み出した前記制御情報に応じて過電流保
護回路における過電流検出レベルを調整する調整回路１
１と、を有して成る。
パッケージングに際して発生する応力の影響、或いは負
荷の製造ばらつき等をキャンセルして、過電流検出を高
精度に行うことが可能なレギュレータを提供することを
目的とする。 【解決手段】本発明に係るレギュレータＩＣ１は、入力
電圧Ｖｉから所定出力電圧Ｖｏを生成して負荷Ｚ１に供
給する出力回路（Ｐ１、ＯＰ１、Ｅ１、Ｒ１、Ｒ２）
と、前記出力回路の過電流を防止する過電流保護回路
（Ｐ２、Ｒ３、ＣＯＭＰ１、Ｅ２）と、外部から入力さ
れた制御情報を不揮発的に記憶するメモリ１２と、該メ
モリ１２から読み出した前記制御情報に応じて過電流保
護回路における過電流検出レベルを調整する調整回路１
１と、を有して成る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力電圧から所定
の出力電圧を生成して負荷に供給するレギュレータに関
するものであり、特に、レギュレータに組み込まれた過
電流保護回路の最適化に関するものである。 【０００２】 【従来の技術】図３は従来のレギュレータの一構成例を
示す回路図である。本図に示す従来のレギュレータＩＣ
１’は、入力電圧Ｖｉから所定の出力電圧Ｖｏを生成し
て負荷Ｚ１に供給する出力回路（ＰチャネルＭＯＳトラ
ンジスタＰ１、演算増幅器ＯＰ１、直流電圧源Ｅ２、及
び抵抗Ｒ１、Ｒ２）と、該出力回路の過電流を防止する
過電流保護回路（ＰチャネルＭＯＳトランジスタＰ２、
抵抗Ｒ３、及びＮチャネルＭＯＳトランジスタＮ１）
と、を１つのパッケージに封入して成る。 【０００３】 【発明が解決しようとする課題】確かに、上記構成から
成るレギュレータＩＣ１’であれば、レギュレータＩＣ
１’の出力端子に外部接続された負荷Ｚ１には、入力電
圧Ｖｉから生成された所定の出力電圧Ｖｏが供給される
ことになる。また、前記過電流保護回路の働きにより、
レギュレータＩＣ１’への電源投入直後など、出力電流
ＩｏがバイパスコンデンサＣ１へ一気に流れ込むような
場合であっても、トランジスタＰ１の能力限界まで出力
電流Ｉｏが流れてしまうことを回避できる。 【０００４】しかしながら、従来のレギュレータＩＣ
１’では、回路を作り込んだ段階で前記過電流保護回路
における過電流検出レベルが固定されていたため、回路
構成素子の特性ばらつきや、レギュレータＩＣ１’のパ
ッケージング及び回路基板への実装に際して発生する応
力の影響、或いはレギュレータＩＣ１’に接続される負
荷Ｚ１の製造ばらつき等をキャンセルすることができな
かった。 【０００５】そのため、従来のレギュレータＩＣ１’で
は、前記過電流検出レベルが出力電流Ｉｏの実使用領域
を下回らないように、該過電流検出レベルにマージンを
持たせた高めの設定（一般には出力電流Ｉｏの実使用領
域に対して１．５倍以上；図４参照）を行わねばならな
かった。 【０００６】その結果、前記過電流保護回路では、レギ
ュレータＩＣ１’への電源投入時など、出力電流Ｉｏが
バイパスコンデンサＣ１へ一気に流れ込むような場合、
トランジスタＰ１の能力限界まで出力電流Ｉｏが流れて
しまうことは回避できても、図４中に斜線で示す電力損
失が不必要に大きくなることは回避できなかった。 【０００７】さらに、このような電力損失が生じること
を想定して、レギュレータＩＣ１’に電力を供給する電
源装置の電流供給能力を高めに設定する必要があったの
で、該電源装置の大型化やコストアップが招かれてい
た。 【０００８】なお、出力電流を検出するためのセンス抵
抗をＩＣ外部に有し、該センス抵抗の両端電圧に応じて
過電流を防止するレギュレータＩＣ（不図示）も存在す
る。このようなレギュレータＩＣでは、該センス抵抗の
抵抗値を適宜選択することで過電流検出レベルを変化さ
せることができるので、上記課題を解決できるかのよう
にも思われる。しかし、センス抵抗は微少抵抗であるた
めに接続ばらつき等の影響を受けやすく、ＩＣ内部の回
路素子と整合がとりにくいため、前記過電流検出レベル
のばらつきを補正することは非常に難しかった。 【０００９】その結果、上記構成から成るレギュレータ
ＩＣでも、前記過電流検出レベルが出力電流の実使用領
域を下回らないように、該過電流検出レベルにマージン
を持たせた高めの設定を行わねばならず、上記課題を解
決することはできなかった。逆に、外部接続されたセン
ス抵抗は、レギュレータＩＣ搭載機器の規模縮小やコス
トダウンを妨げる要因にもなっていた。 【００１０】本発明は、上記の問題点に鑑み、回路構成
素子の特性ばらつきや、ＩＣのパッケージング並びに回
路基板への実装に際して発生する応力の影響、或いは負
荷の製造ばらつき等をキャンセルして、過電流検出を高
精度に行うことが可能なレギュレータを提供することを
目的とする。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るレギュレータは、入力電圧から所定の
出力電圧を生成して負荷に供給する出力回路と、該出力
回路の過電流を防止する過電流保護回路と、外部から入
力された制御情報を不揮発的に記憶する記憶手段と、該
記憶手段から読み出した前記制御情報に応じて前記過電
流保護回路における過電流検出レベルを調整する調整回
路と、を有して成る構成としている。 【００１２】 【発明の実施の形態】図１は本発明に係るレギュレータ
の一実施形態を示す回路図である。本実施形態のレギュ
レータＩＣ１は、入力電圧Ｖｉ（電源電圧Ｖｉ）から所
定の出力電圧Ｖｏを生成して負荷Ｚ１に供給する出力回
路（ＰチャネルＭＯＳトランジスタＰ１、演算増幅器Ｏ
Ｐ１、直流電圧源Ｅ２、及び抵抗Ｒ１、Ｒ２）と、該出
力回路の過電流を防止する過電流保護回路（Ｐチャネル
ＭＯＳトランジスタＰ２、抵抗Ｒ３、比較器ＣＯＭＰ
１、及び可変直流電圧源Ｅ２）と、可変直流電圧源Ｅ２
にて生成される直流電圧値（前記過電流保護回路におけ
る過電流検出レベル）を調整する電圧値調整回路１１
と、外部から入力された制御情報を記憶する不揮発性メ
モリ１２（フラッシュメモリ等）と、を１つのパッケー
ジに封入して成る。 【００１３】トランジスタＰ１のソースは、電源電圧ラ
インに接続されており、ドレインは抵抗Ｒ１、Ｒ２を介
して接地されている。トランジスタＰ１のドレインは、
レギュレータＩＣ１の出力端子に相当し、該ドレインに
は、バイパスコンデンサＣ１及び負荷Ｚ１が外部接続さ
れている。トランジスタＰ１のゲートは、演算増幅器Ｏ
Ｐ１の出力端子に接続されている。演算増幅器ＯＰ１の
非半転入力端子は、抵抗Ｒ１、Ｒ２の接続ノードに接続
されており、反転入力端子は、直流電圧源Ｅ１に接続さ
れている。 【００１４】演算増幅器ＯＰ１の出力端子には、上記し
たトランジスタＰ１以外に、前記過電流保護回路を構成
するトランジスタＰ２のゲートが接続されている。トラ
ンジスタＰ２のソースは、電源電圧ラインに接続されて
おり、ドレインは抵抗Ｒ３を介して接地されている。ト
ランジスタＰ２のドレインと抵抗Ｒ３との接続ノード
は、比較器ＣＯＭＰ１の非半転入力端子に接続されてお
り、比較器ＣＯＭＰ１の半転入力端子は、可変直流電圧
源Ｅ２に接続されている。比較器ＣＯＭＰ１の出力端子
は、演算増幅器ＯＰ１のゲイン制御端子に接続されてい
る。 【００１５】上記構成から成るレギュレータＩＣ１の出
力回路では、出力電圧Ｖｏを抵抗Ｒ１、Ｒ２で分圧して
得た参照電圧Ｖａと、直流電圧源Ｅ１で得られた固定基
準電圧Ｖｒｅｆ１とが一致するように、演算増幅器ＯＰ
１及びトランジスタＰ１による出力電圧Ｖｏのフィード
バック制御が行われる。このような構成とすることによ
り、レギュレータＩＣ１の出力端子（トランジスタＰ１
のドレイン）に外部接続された負荷Ｚ１には、入力電圧
Ｖｉから生成された所定の出力電圧Ｖｏが供給されるこ
とになる。なお、出力電圧Ｖｏに重畳したノイズは、負
荷Ｚ１に並列接続されたバイパスコンデンサＣ１によっ
て取り除かれる。 【００１６】また、上記構成から成るレギュレータＩＣ
１の過電流保護回路では、出力電流Ｉｏに応じて変動す
る参照電圧Ｖｂ（抵抗Ｒ３の端子電圧）が、可変直流電
圧源Ｅ２で得られた可変基準電圧Ｖｒｅｆ２を上回らな
いように、比較器ＣＯＭＰ１による演算増幅器ＯＰ１の
ゲイン制御が行われる。このような構成とすることによ
り、レギュレータＩＣ１への電源投入直後など、出力電
流ＩｏがバイパスコンデンサＣ１へ一気に流れ込むよう
な場合であっても、トランジスタＰ１の能力限界まで出
力電流Ｉｏが流れてしまうことを回避できる。 【００１７】ここで、本実施形態の電圧値調整回路１１
は、不揮発性メモリ１２から読み出した制御情報に応じ
て、可変直流電圧源Ｅ２の可変基準電圧Ｖｒｅｆ２（す
なわち、前記過電流保護回路における過電流検出レベ
ル）を調整することができる。このような構成とするこ
とにより、本実施形態のレギュレータＩＣ１では、レギ
ュレータＩＣ１のパッケージング後や回路基板への実装
後、或いは負荷Ｚ１の接続後等であっても、不揮発性メ
モリ３７の内容を書き換えることで、容易に前記過電流
検出レベルを調整することが可能である。 【００１８】従って、レギュレータＩＣ１を負荷Ｚ１に
接続した後で不揮発性メモリ１２に制御情報を書き込む
といったプロセスを構築すれば、回路構成素子の特性ば
らつきのみだけでなく、レギュレータＩＣ１のパッケー
ジング及び回路基板への実装に際して発生する応力の影
響、或いはレギュレータＩＣ１に接続される負荷Ｚ１の
製造ばらつき等を全てキャンセルして、前記過電流検出
レベルを最適化（出力電流Ｉｏの実使用領域に対して
１．１倍以内）にすることができる。 【００１９】図２は本実施形態の出力電流Ｉｏと出力電
圧Ｖｏとの相関を示す負荷曲線であり、横軸は出力電流
Ｉｏを示し、縦軸は出力電圧Ｖｏを示している。また、
本図中の実線は本実施形態の負荷曲線を示しており、破
線は従来の負荷曲線を参考までに示している。 【００２０】このように、本実施形態のレギュレータＩ
Ｃ１では、前記過電流検出レベルのばらつきを従来に比
べて大幅に低減することができるので、前記過電流検出
レベルを不必要に上げておく必要がなくなる。従って、
レギュレータＩＣ１への電源投入時などに生じる不必要
な電力損失をできる限り低減することが可能となる。ま
た、レギュレータＩＣ１に電力を供給する電源装置（不
図示）の電流供給能力を高めに設定する必要もなくなる
ので、該電源装置の小型化やコストダウンにも貢献する
ことができる。 【００２１】なお、本実施形態のレギュレータＩＣ１で
は、前記制御情報の記憶媒体として不揮発性メモリ１２
を採用しているので、レギュレータＩＣ１への電源供給
が絶たれても記憶内容が消去されることはない。従っ
て、一度過電流検出レベルの最適化を行えば、その後は
不揮発性メモリ１２に制御情報の再書き込みを行う必要
がない。また、不揮発性メモリ１２をレギュレータＩＣ
１にチップオンチップ構造で取り付けるようにすれば、
回路基板や端子数の増大を抑えることもできる。 【００２２】さらに、本実施形態のレギュレータＩＣ１
を採用すれば、出力電流を検出するためのセンス抵抗を
外部接続する必要がないので、レギュレータＩＣ搭載機
器の規模縮小やコストダウンに貢献することもできる。 【００２３】 【発明の効果】上記で説明した通り、本発明に係るレギ
ュレータは、入力電圧から所定の出力電圧を生成して負
荷に供給する出力回路と、該出力回路の過電流を防止す
る過電流保護回路と、外部から入力された制御情報を不
揮発的に記憶する記憶手段と、該記憶手段から読み出し
た前記制御情報に応じて前記過電流保護回路における過
電流検出レベルを調整する調整回路と、を有して成る構
成としている。 【００２４】このような構成とすることにより、外部か
らの制御情報に応じて過電流検出レベルをプログラマブ
ルに調整することができるので、回路構成素子の特性ば
らつきや、ＩＣのパッケージング並びに回路基板への実
装に際して発生する応力の影響、或いは負荷の製造ばら
つき等をキャンセルして、過電流検出を高精度に行うこ
とが可能なレギュレータを実現することが可能となる。
その結果、レギュレータへの電源投入時などに生じる不
必要な電力損失を低減できるだけでなく、該レギュレー
タに電力を供給する電源装置の小型化やコストダウンに
も貢献できる。
の出力電圧を生成して負荷に供給するレギュレータに関
するものであり、特に、レギュレータに組み込まれた過
電流保護回路の最適化に関するものである。 【０００２】 【従来の技術】図３は従来のレギュレータの一構成例を
示す回路図である。本図に示す従来のレギュレータＩＣ
１’は、入力電圧Ｖｉから所定の出力電圧Ｖｏを生成し
て負荷Ｚ１に供給する出力回路（ＰチャネルＭＯＳトラ
ンジスタＰ１、演算増幅器ＯＰ１、直流電圧源Ｅ２、及
び抵抗Ｒ１、Ｒ２）と、該出力回路の過電流を防止する
過電流保護回路（ＰチャネルＭＯＳトランジスタＰ２、
抵抗Ｒ３、及びＮチャネルＭＯＳトランジスタＮ１）
と、を１つのパッケージに封入して成る。 【０００３】 【発明が解決しようとする課題】確かに、上記構成から
成るレギュレータＩＣ１’であれば、レギュレータＩＣ
１’の出力端子に外部接続された負荷Ｚ１には、入力電
圧Ｖｉから生成された所定の出力電圧Ｖｏが供給される
ことになる。また、前記過電流保護回路の働きにより、
レギュレータＩＣ１’への電源投入直後など、出力電流
ＩｏがバイパスコンデンサＣ１へ一気に流れ込むような
場合であっても、トランジスタＰ１の能力限界まで出力
電流Ｉｏが流れてしまうことを回避できる。 【０００４】しかしながら、従来のレギュレータＩＣ
１’では、回路を作り込んだ段階で前記過電流保護回路
における過電流検出レベルが固定されていたため、回路
構成素子の特性ばらつきや、レギュレータＩＣ１’のパ
ッケージング及び回路基板への実装に際して発生する応
力の影響、或いはレギュレータＩＣ１’に接続される負
荷Ｚ１の製造ばらつき等をキャンセルすることができな
かった。 【０００５】そのため、従来のレギュレータＩＣ１’で
は、前記過電流検出レベルが出力電流Ｉｏの実使用領域
を下回らないように、該過電流検出レベルにマージンを
持たせた高めの設定（一般には出力電流Ｉｏの実使用領
域に対して１．５倍以上；図４参照）を行わねばならな
かった。 【０００６】その結果、前記過電流保護回路では、レギ
ュレータＩＣ１’への電源投入時など、出力電流Ｉｏが
バイパスコンデンサＣ１へ一気に流れ込むような場合、
トランジスタＰ１の能力限界まで出力電流Ｉｏが流れて
しまうことは回避できても、図４中に斜線で示す電力損
失が不必要に大きくなることは回避できなかった。 【０００７】さらに、このような電力損失が生じること
を想定して、レギュレータＩＣ１’に電力を供給する電
源装置の電流供給能力を高めに設定する必要があったの
で、該電源装置の大型化やコストアップが招かれてい
た。 【０００８】なお、出力電流を検出するためのセンス抵
抗をＩＣ外部に有し、該センス抵抗の両端電圧に応じて
過電流を防止するレギュレータＩＣ（不図示）も存在す
る。このようなレギュレータＩＣでは、該センス抵抗の
抵抗値を適宜選択することで過電流検出レベルを変化さ
せることができるので、上記課題を解決できるかのよう
にも思われる。しかし、センス抵抗は微少抵抗であるた
めに接続ばらつき等の影響を受けやすく、ＩＣ内部の回
路素子と整合がとりにくいため、前記過電流検出レベル
のばらつきを補正することは非常に難しかった。 【０００９】その結果、上記構成から成るレギュレータ
ＩＣでも、前記過電流検出レベルが出力電流の実使用領
域を下回らないように、該過電流検出レベルにマージン
を持たせた高めの設定を行わねばならず、上記課題を解
決することはできなかった。逆に、外部接続されたセン
ス抵抗は、レギュレータＩＣ搭載機器の規模縮小やコス
トダウンを妨げる要因にもなっていた。 【００１０】本発明は、上記の問題点に鑑み、回路構成
素子の特性ばらつきや、ＩＣのパッケージング並びに回
路基板への実装に際して発生する応力の影響、或いは負
荷の製造ばらつき等をキャンセルして、過電流検出を高
精度に行うことが可能なレギュレータを提供することを
目的とする。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るレギュレータは、入力電圧から所定の
出力電圧を生成して負荷に供給する出力回路と、該出力
回路の過電流を防止する過電流保護回路と、外部から入
力された制御情報を不揮発的に記憶する記憶手段と、該
記憶手段から読み出した前記制御情報に応じて前記過電
流保護回路における過電流検出レベルを調整する調整回
路と、を有して成る構成としている。 【００１２】 【発明の実施の形態】図１は本発明に係るレギュレータ
の一実施形態を示す回路図である。本実施形態のレギュ
レータＩＣ１は、入力電圧Ｖｉ（電源電圧Ｖｉ）から所
定の出力電圧Ｖｏを生成して負荷Ｚ１に供給する出力回
路（ＰチャネルＭＯＳトランジスタＰ１、演算増幅器Ｏ
Ｐ１、直流電圧源Ｅ２、及び抵抗Ｒ１、Ｒ２）と、該出
力回路の過電流を防止する過電流保護回路（Ｐチャネル
ＭＯＳトランジスタＰ２、抵抗Ｒ３、比較器ＣＯＭＰ
１、及び可変直流電圧源Ｅ２）と、可変直流電圧源Ｅ２
にて生成される直流電圧値（前記過電流保護回路におけ
る過電流検出レベル）を調整する電圧値調整回路１１
と、外部から入力された制御情報を記憶する不揮発性メ
モリ１２（フラッシュメモリ等）と、を１つのパッケー
ジに封入して成る。 【００１３】トランジスタＰ１のソースは、電源電圧ラ
インに接続されており、ドレインは抵抗Ｒ１、Ｒ２を介
して接地されている。トランジスタＰ１のドレインは、
レギュレータＩＣ１の出力端子に相当し、該ドレインに
は、バイパスコンデンサＣ１及び負荷Ｚ１が外部接続さ
れている。トランジスタＰ１のゲートは、演算増幅器Ｏ
Ｐ１の出力端子に接続されている。演算増幅器ＯＰ１の
非半転入力端子は、抵抗Ｒ１、Ｒ２の接続ノードに接続
されており、反転入力端子は、直流電圧源Ｅ１に接続さ
れている。 【００１４】演算増幅器ＯＰ１の出力端子には、上記し
たトランジスタＰ１以外に、前記過電流保護回路を構成
するトランジスタＰ２のゲートが接続されている。トラ
ンジスタＰ２のソースは、電源電圧ラインに接続されて
おり、ドレインは抵抗Ｒ３を介して接地されている。ト
ランジスタＰ２のドレインと抵抗Ｒ３との接続ノード
は、比較器ＣＯＭＰ１の非半転入力端子に接続されてお
り、比較器ＣＯＭＰ１の半転入力端子は、可変直流電圧
源Ｅ２に接続されている。比較器ＣＯＭＰ１の出力端子
は、演算増幅器ＯＰ１のゲイン制御端子に接続されてい
る。 【００１５】上記構成から成るレギュレータＩＣ１の出
力回路では、出力電圧Ｖｏを抵抗Ｒ１、Ｒ２で分圧して
得た参照電圧Ｖａと、直流電圧源Ｅ１で得られた固定基
準電圧Ｖｒｅｆ１とが一致するように、演算増幅器ＯＰ
１及びトランジスタＰ１による出力電圧Ｖｏのフィード
バック制御が行われる。このような構成とすることによ
り、レギュレータＩＣ１の出力端子（トランジスタＰ１
のドレイン）に外部接続された負荷Ｚ１には、入力電圧
Ｖｉから生成された所定の出力電圧Ｖｏが供給されるこ
とになる。なお、出力電圧Ｖｏに重畳したノイズは、負
荷Ｚ１に並列接続されたバイパスコンデンサＣ１によっ
て取り除かれる。 【００１６】また、上記構成から成るレギュレータＩＣ
１の過電流保護回路では、出力電流Ｉｏに応じて変動す
る参照電圧Ｖｂ（抵抗Ｒ３の端子電圧）が、可変直流電
圧源Ｅ２で得られた可変基準電圧Ｖｒｅｆ２を上回らな
いように、比較器ＣＯＭＰ１による演算増幅器ＯＰ１の
ゲイン制御が行われる。このような構成とすることによ
り、レギュレータＩＣ１への電源投入直後など、出力電
流ＩｏがバイパスコンデンサＣ１へ一気に流れ込むよう
な場合であっても、トランジスタＰ１の能力限界まで出
力電流Ｉｏが流れてしまうことを回避できる。 【００１７】ここで、本実施形態の電圧値調整回路１１
は、不揮発性メモリ１２から読み出した制御情報に応じ
て、可変直流電圧源Ｅ２の可変基準電圧Ｖｒｅｆ２（す
なわち、前記過電流保護回路における過電流検出レベ
ル）を調整することができる。このような構成とするこ
とにより、本実施形態のレギュレータＩＣ１では、レギ
ュレータＩＣ１のパッケージング後や回路基板への実装
後、或いは負荷Ｚ１の接続後等であっても、不揮発性メ
モリ３７の内容を書き換えることで、容易に前記過電流
検出レベルを調整することが可能である。 【００１８】従って、レギュレータＩＣ１を負荷Ｚ１に
接続した後で不揮発性メモリ１２に制御情報を書き込む
といったプロセスを構築すれば、回路構成素子の特性ば
らつきのみだけでなく、レギュレータＩＣ１のパッケー
ジング及び回路基板への実装に際して発生する応力の影
響、或いはレギュレータＩＣ１に接続される負荷Ｚ１の
製造ばらつき等を全てキャンセルして、前記過電流検出
レベルを最適化（出力電流Ｉｏの実使用領域に対して
１．１倍以内）にすることができる。 【００１９】図２は本実施形態の出力電流Ｉｏと出力電
圧Ｖｏとの相関を示す負荷曲線であり、横軸は出力電流
Ｉｏを示し、縦軸は出力電圧Ｖｏを示している。また、
本図中の実線は本実施形態の負荷曲線を示しており、破
線は従来の負荷曲線を参考までに示している。 【００２０】このように、本実施形態のレギュレータＩ
Ｃ１では、前記過電流検出レベルのばらつきを従来に比
べて大幅に低減することができるので、前記過電流検出
レベルを不必要に上げておく必要がなくなる。従って、
レギュレータＩＣ１への電源投入時などに生じる不必要
な電力損失をできる限り低減することが可能となる。ま
た、レギュレータＩＣ１に電力を供給する電源装置（不
図示）の電流供給能力を高めに設定する必要もなくなる
ので、該電源装置の小型化やコストダウンにも貢献する
ことができる。 【００２１】なお、本実施形態のレギュレータＩＣ１で
は、前記制御情報の記憶媒体として不揮発性メモリ１２
を採用しているので、レギュレータＩＣ１への電源供給
が絶たれても記憶内容が消去されることはない。従っ
て、一度過電流検出レベルの最適化を行えば、その後は
不揮発性メモリ１２に制御情報の再書き込みを行う必要
がない。また、不揮発性メモリ１２をレギュレータＩＣ
１にチップオンチップ構造で取り付けるようにすれば、
回路基板や端子数の増大を抑えることもできる。 【００２２】さらに、本実施形態のレギュレータＩＣ１
を採用すれば、出力電流を検出するためのセンス抵抗を
外部接続する必要がないので、レギュレータＩＣ搭載機
器の規模縮小やコストダウンに貢献することもできる。 【００２３】 【発明の効果】上記で説明した通り、本発明に係るレギ
ュレータは、入力電圧から所定の出力電圧を生成して負
荷に供給する出力回路と、該出力回路の過電流を防止す
る過電流保護回路と、外部から入力された制御情報を不
揮発的に記憶する記憶手段と、該記憶手段から読み出し
た前記制御情報に応じて前記過電流保護回路における過
電流検出レベルを調整する調整回路と、を有して成る構
成としている。 【００２４】このような構成とすることにより、外部か
らの制御情報に応じて過電流検出レベルをプログラマブ
ルに調整することができるので、回路構成素子の特性ば
らつきや、ＩＣのパッケージング並びに回路基板への実
装に際して発生する応力の影響、或いは負荷の製造ばら
つき等をキャンセルして、過電流検出を高精度に行うこ
とが可能なレギュレータを実現することが可能となる。
その結果、レギュレータへの電源投入時などに生じる不
必要な電力損失を低減できるだけでなく、該レギュレー
タに電力を供給する電源装置の小型化やコストダウンに
も貢献できる。
【図面の簡単な説明】
【図１】本発明に係るレギュレータの一実施形態を示す
回路図である。 【図２】本実施形態の出力電流Ｉｏと出力電圧Ｖｏとの
相関を示す負荷曲線である。 【図３】従来のレギュレータの一構成例を示す回路図で
ある。 【図４】従来の出力電流Ｉｏと出力電圧Ｖｏとの相関を
示す負荷曲線である。 【符号の説明】 １ レギュレータＩＣ １１ 電圧値調整回路 １２ 不揮発性メモリ Ｐ１、Ｐ２ ＰチャネルＭＯＳトランジスタ Ｒ１、Ｒ２、Ｒ３ 抵抗 ＯＰ１ 演算増幅器 ＣＯＭＰ１ 比較器 Ｅ１ 固定直流電圧源 Ｅ２ 可変直流電圧源 Ｃ１ バイパスコンデンサ Ｚ１ 負荷 Ｖｉ 入力電圧 Ｖｏ 出力電圧 Ｉｏ 出力電流 Ｖａ 参照電圧（出力電圧Ｖｏの分圧電圧） Ｖｂ 参照電圧（抵抗Ｒ３の端子電圧）
回路図である。 【図２】本実施形態の出力電流Ｉｏと出力電圧Ｖｏとの
相関を示す負荷曲線である。 【図３】従来のレギュレータの一構成例を示す回路図で
ある。 【図４】従来の出力電流Ｉｏと出力電圧Ｖｏとの相関を
示す負荷曲線である。 【符号の説明】 １ レギュレータＩＣ １１ 電圧値調整回路 １２ 不揮発性メモリ Ｐ１、Ｐ２ ＰチャネルＭＯＳトランジスタ Ｒ１、Ｒ２、Ｒ３ 抵抗 ＯＰ１ 演算増幅器 ＣＯＭＰ１ 比較器 Ｅ１ 固定直流電圧源 Ｅ２ 可変直流電圧源 Ｃ１ バイパスコンデンサ Ｚ１ 負荷 Ｖｉ 入力電圧 Ｖｏ 出力電圧 Ｉｏ 出力電流 Ｖａ 参照電圧（出力電圧Ｖｏの分圧電圧） Ｖｂ 参照電圧（抵抗Ｒ３の端子電圧）
Claims (1)
- 【特許請求の範囲】 【請求項１】入力電圧から所定の出力電圧を生成して負
荷に供給する出力回路と、該出力回路の過電流を防止す
る過電流保護回路と、外部から入力された制御情報を不
揮発的に記憶する記憶手段と、該記憶手段から読み出し
た前記制御情報に応じて前記過電流保護回路における過
電流検出レベルを調整する調整回路と、を有して成るレ
ギュレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371514A JP2003173211A (ja) | 2001-12-05 | 2001-12-05 | レギュレータ |
| US10/308,066 US7245465B2 (en) | 2001-12-05 | 2002-12-03 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371514A JP2003173211A (ja) | 2001-12-05 | 2001-12-05 | レギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173211A true JP2003173211A (ja) | 2003-06-20 |
Family
ID=19180544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371514A Pending JP2003173211A (ja) | 2001-12-05 | 2001-12-05 | レギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7245465B2 (ja) |
| JP (1) | JP2003173211A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053898A (ja) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 |
| EP1676181A2 (en) * | 2003-07-03 | 2006-07-05 | Louis J. Morales | On-chip compensation control for voltage regulation |
| US7081742B2 (en) | 2004-06-14 | 2006-07-25 | Rohm Co., Ltd. | Power supply apparatus provided with overcurrent protection function |
| US7102336B2 (en) | 2004-03-08 | 2006-09-05 | Nec Electronics Corporation | Voltage regulator circuit having short-circuit protection circuit |
| JP2007004591A (ja) * | 2005-06-24 | 2007-01-11 | Ricoh Co Ltd | 定電圧回路、複数の定電圧回路を有する電源システム装置及びその制御方法 |
| US7221226B2 (en) | 2004-06-17 | 2007-05-22 | Rohm Co., Ltd. | Amplifying apparatus with automatic level controller |
| KR101030958B1 (ko) | 2009-01-15 | 2011-04-28 | 주식회사 실리콘웍스 | 저전압 레귤레이터의 과전류 보호회로 |
| CN103576729A (zh) * | 2012-07-26 | 2014-02-12 | 精工电子有限公司 | 电压调节器 |
| US9058773B2 (en) | 2011-05-18 | 2015-06-16 | Samsung Display Co., Ltd. | DC-DC converter, display device including the same and method of controlling a driving voltage |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162656B2 (en) * | 2003-03-24 | 2007-01-09 | Intel Corporation | Dynamic protection circuit |
| GB2403359A (en) * | 2003-06-24 | 2004-12-29 | Hitachi Ltd | Semiconductor integrated circuit device and portable terminal system |
| JP3889402B2 (ja) * | 2004-01-22 | 2007-03-07 | ローム株式会社 | 過電流検出回路及びそれを備えたレギュレータ |
| JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Ｏｋｉセミコンダクタ株式会社 | 電圧レギュレータ |
| JP4805643B2 (ja) * | 2005-09-21 | 2011-11-02 | 株式会社リコー | 定電圧回路 |
| JP4988190B2 (ja) * | 2005-12-02 | 2012-08-01 | 富士通セミコンダクター株式会社 | 不揮発性半導体メモリ |
| TWI317056B (en) * | 2006-08-01 | 2009-11-11 | Novatek Microelectronics Corp | Voltage regulator |
| US7861103B2 (en) * | 2007-04-04 | 2010-12-28 | International Business Machines Corporation | Dynamically configuring overcurrent protection in a power supply |
| US8217531B2 (en) | 2008-07-24 | 2012-07-10 | International Business Machines Corporation | Dynamically configuring current sharing and fault monitoring in redundant power supply modules |
| US8325453B2 (en) * | 2009-05-28 | 2012-12-04 | Qualcomm, Incorporated | Short-circuit protection for switched output stages |
| JP5702570B2 (ja) * | 2009-11-27 | 2015-04-15 | ローム株式会社 | オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置 |
| EP2445103A1 (en) * | 2010-10-22 | 2012-04-25 | Thales | Power management system for dual travelling wave tube amplifier |
| US8513935B2 (en) * | 2010-12-16 | 2013-08-20 | Integrated Device Technology, Inc. | Combinations of current feedback for frequency compensation, overload detection, and super overload detection in switching power converters |
| US8773096B2 (en) | 2012-03-29 | 2014-07-08 | Integrated Device Technology, Inc. | Apparatuses and methods responsive to output variations in voltage regulators |
| CN104536507B (zh) * | 2014-12-05 | 2016-08-24 | 芯原微电子(上海)有限公司 | 折返式限流电路及具有该折返式限流电路的线性稳压源 |
| US10199841B2 (en) * | 2015-12-21 | 2019-02-05 | General Electric Company | System and method for protecting energy storage systems from overcurrent conditions |
| KR102518922B1 (ko) * | 2016-01-21 | 2023-04-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| US9899825B2 (en) | 2016-05-16 | 2018-02-20 | Cypress Semiconductor Corporation | Adjustable over-current detector circuit for universal serial bus (USB) devices |
| US10389243B2 (en) * | 2017-03-07 | 2019-08-20 | Qualcomm Incorporated | Current limit boost converter |
| JP7008523B2 (ja) * | 2018-02-05 | 2022-01-25 | エイブリック株式会社 | 過電流制限回路、過電流制限方法及び電源回路 |
| TWI715096B (zh) | 2018-07-02 | 2021-01-01 | 極創電子股份有限公司 | 過電流保護裝置及方法 |
| FR3104841B1 (fr) * | 2019-12-13 | 2021-12-24 | St Microelectronics Inc | Protection contre des surtensions |
| KR20220157151A (ko) * | 2021-05-20 | 2022-11-29 | 삼성전자주식회사 | 시스템 온 칩 및 그 전원 공급 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631625A (en) * | 1984-09-27 | 1986-12-23 | Siemens Energy & Automation, Inc. | Microprocessor controlled circuit breaker trip unit |
| US5258721A (en) * | 1990-08-27 | 1993-11-02 | Dallas Semiconductor Corp. | Ring signal detection circuit |
| GB9113924D0 (en) * | 1991-06-27 | 1991-08-14 | Thomson Consumer Electronics | Fault protection using microprocessor power up reset |
| US5500621A (en) * | 1995-04-03 | 1996-03-19 | Martin Marietta Corp. | Travelling-wave tube protection arrangement |
| US5751532A (en) * | 1996-02-28 | 1998-05-12 | Basler Electric Company | Intergrating reset overcurrent relay |
| US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
-
2001
- 2001-12-05 JP JP2001371514A patent/JP2003173211A/ja active Pending
-
2002
- 2002-12-03 US US10/308,066 patent/US7245465B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1676181A4 (en) * | 2003-07-03 | 2007-03-28 | Louis J Morales | COMPENSATION CONTROL ON CHIP FOR VOLTAGE REGULATION |
| EP1676181A2 (en) * | 2003-07-03 | 2006-07-05 | Louis J. Morales | On-chip compensation control for voltage regulation |
| US7102336B2 (en) | 2004-03-08 | 2006-09-05 | Nec Electronics Corporation | Voltage regulator circuit having short-circuit protection circuit |
| KR100630398B1 (ko) | 2004-03-08 | 2006-09-29 | 엔이씨 일렉트로닉스 가부시키가이샤 | 단락보호회로를 구비한 전압조정기 |
| CN100399222C (zh) * | 2004-03-08 | 2008-07-02 | 恩益禧电子股份有限公司 | 带有短路保护电路的电压调整电路 |
| US7081742B2 (en) | 2004-06-14 | 2006-07-25 | Rohm Co., Ltd. | Power supply apparatus provided with overcurrent protection function |
| US7221226B2 (en) | 2004-06-17 | 2007-05-22 | Rohm Co., Ltd. | Amplifying apparatus with automatic level controller |
| JP2006053898A (ja) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 |
| JP2007004591A (ja) * | 2005-06-24 | 2007-01-11 | Ricoh Co Ltd | 定電圧回路、複数の定電圧回路を有する電源システム装置及びその制御方法 |
| KR101030958B1 (ko) | 2009-01-15 | 2011-04-28 | 주식회사 실리콘웍스 | 저전압 레귤레이터의 과전류 보호회로 |
| US9058773B2 (en) | 2011-05-18 | 2015-06-16 | Samsung Display Co., Ltd. | DC-DC converter, display device including the same and method of controlling a driving voltage |
| CN103576729A (zh) * | 2012-07-26 | 2014-02-12 | 精工电子有限公司 | 电压调节器 |
| CN103576729B (zh) * | 2012-07-26 | 2016-01-20 | 精工电子有限公司 | 电压调节器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7245465B2 (en) | 2007-07-17 |
| US20030122530A1 (en) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003173211A (ja) | レギュレータ | |
| US9977443B2 (en) | Low dropout linear regulators and starting methods therefor | |
| US7116603B2 (en) | Non-volatile semiconductor storage device performing ROM read operation upon power-on | |
| JP3732884B2 (ja) | 内部電源電圧発生回路、内部電圧発生回路および半導体装置 | |
| US7667442B2 (en) | Constant voltage power supply circuit and method of testing the same | |
| US7414440B2 (en) | Low voltage detection circuit | |
| JP5309144B2 (ja) | プログラム可能なｌｅｄ駆動装置 | |
| US9400515B2 (en) | Voltage regulator and electronic apparatus | |
| JP6500588B2 (ja) | レギュレータ用半導体集積回路 | |
| US7679214B2 (en) | Electronic device incorporating system power supply unit and method for supplying power supply voltage | |
| JP2009193190A (ja) | 電源回路及びその過電流保護回路、並びに電子機器 | |
| JP2005117442A (ja) | 半導体集積回路 | |
| TW201541217A (zh) | 電壓調節器 | |
| US7049799B2 (en) | Voltage regulator and electronic device | |
| JP5793979B2 (ja) | レギュレータ用半導体集積回路 | |
| TWI672572B (zh) | 電壓調節器 | |
| US7057446B2 (en) | Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level | |
| JP2009075882A (ja) | 電圧可変レギュレータ | |
| US6495994B1 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
| US9871443B2 (en) | Power control circuit for setting triggering reference point of over current protection scheme | |
| JP2010141641A (ja) | 半導体回路、半導体回路の出力バッファ波形調整方法 | |
| JP4683472B2 (ja) | 直流電源装置 | |
| JP2014134862A (ja) | 半導体装置 | |
| TWI840862B (zh) | 用於提供字元線電壓的電壓調節器 |