JP5895369B2 - レギュレータ用半導体集積回路 - Google Patents

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えば過電流保護機能を備えたシリーズレギュレータ（ＬＤＯ：低飽和型レギュレータを含む）を構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

シリーズレギュレータにおいては、例えば負荷が短絡するなどして出力端子から過電流が流れ出すと、電流制御用トランジスタが発熱してＩＣのチップ温度が上昇して内部回路が誤動作したり素子が破壊される等の不具合が発生するおそれがある。

従来、シリーズレギュレータにおいては、上記のような過電流からチップを保護するため、出力電流Ｉoutが所定の値を越えると、例えば図８に示すように、出力電圧Ｖoutを低下させながら出力電流Ｉoutを減少させて、いわゆる「フ」の字の出力電圧−出力電流特性になるように制御する過電流保護機能を有するカレントリミット回路を設けることが行なわれている（特許文献１）。

特開２００８−０５２５１６号公報

従来の「フ」の字特性の過電流保護機能を有するカレントリミット回路を設けた電圧レギュレータにおいては、出力電圧の設定が異なると、図８に破線で示すように、電流制限機能が働き始める電流値Ｉlimが変化する。すなわち、設定出力電圧が低いほど、低い出力電流で過電流保護機能が働いてしまう。

そこで、本発明者らは、図６に示すようなカレントリミット回路１４を設けた電圧レギュレータを考案し検討した。図７には、図６に示すカレントリミット回路の出力電圧−出力電流特性が示されている。図６のカレントリミット回路１４は、短絡検出用のＭＯＳトランジスタＭ７を設けることにより、電流制限ポイントＡの他に負荷の短絡状態を検出してレギュレータの動作を停止させる短絡検出ポイントＢを備えるように構成したものである。

これにより、図７の点線で示すように、出力電圧Ｖoutが５Ｖの電圧に設定された場合、一定の電流制限ポイント（Ａ点）で電流制限をかけるとともに、一定の短絡検出ポイント（Ｂ点）でレギュレータの動作を停止させることができ、例えば出力電圧Ｖoutが１．５Ｖのような電圧に設定された場合であっても電流制限ポイント（Ａ点）と短絡検出ポイント（Ｂ点）は同一にできるという利点がある。
しかしながら、図６のカレントリミット回路にあっても、出力電圧が１Ｖのような低い電位に設定された場合には、図７に示すＡ’のようなポイントで過電流保護機能が働いてしまうという課題があることが分かった。

この発明は上記のような背景の下になされたもので、その目的とするところは、出力電圧が比較的低い電圧に設定された場合でも所望の電流制限ポイントで電流制限をかけることができるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧に応じて出力電圧が一定になるように前記電圧制御用トランジスタを制御する制御回路と、
前記電圧制御用トランジスタにより流される出力電流を検出し該出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、
を備え、
前記電流制限回路は、
前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタと、
該電流検出用トランジスタと直列に接続された電流−電圧変換手段と、
該電流−電圧変換手段と直列に接続された受動素子と、
前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、
前記電流−電圧変換手段と前記受動素子との接続ノードと回路の基準電位端子との間に、前記受動素子と並列に設けられ前記出力電圧に応じてオン、オフ制御される電流バイパス回路と、を備え、
前記電流−電圧変換手段により変換された電圧に基づいて前記電流制限用のトランジスタが制御されるように構成した。

上記した手段によれば、出力電圧の設定電圧が異なっても、ほぼ一定の電流制限ポイントで電流制限用のトランジスタをオンさせ、電圧制御用トランジスタに流れる電流を減らすように制御がかかる過電流保護機能が働くようになる。

また、望ましくは、前記電流バイパス回路は、ゲート端子が前記出力端子に接続されたデプレッション型ＭＯＳトランジスタと、該デプレッション型ＭＯＳトランジスタと直列に設けられゲート端子がドレイン端子に接続されているエンハンスメント型ＭＯＳトランジスタとにより構成する。
これにより、出力の状態（短絡の有無）に応じて動作可能な電流バイパス回路（短絡検出用トランジスタ）のオン、オフのためのしきい値が低くなる。そのため、出力電圧が１Ｖよりも低い電圧に設定された場合でも、ほぼ一定の電流制限ポイントで電流制限をかけ、所望の「フ」の字特性に従って電流を減少させる電流制限動作を実行することができるようになる。

さらに、望ましくは、前記電流制限回路は、前記入力端子と回路の基準電位端子との間に、抵抗とトランジスタと受動素子が直列に接続されてなる電圧特性変換回路を備え、前記電流−電圧変換手段により変換された電圧が前記電圧特性変換回路を構成するトランジスタのゲート端子に印加され、該トランジスタに流れる電流を前記抵抗で変換した電圧が前記電流制限用のトランジスタの制御端子に入力されるように構成する。
これにより、電流制限用のトランジスタとしてＰチャネルＭＯＳトランジスタを使用することができ、ソース・ドレイン間の電圧降下を少なくして、過電流保護機能が働く際に電圧制御用トランジスタを充分なオフ状態にさせることができる。

本発明によると、出力電圧が比較的低い電圧に設定された場合でも所望の電流制限ポイントで電流制限をかけることができるレギュレータ用の半導体集積回路を実現できるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施形態を示す回路構成図である。 実施形態のシリーズレギュレータの制御用ＩＣにおける出力電圧と出力電流との関係を示す電圧−電流特性図であり、（ａ）は出力電圧が５Ｖに設定されたレギュレータの特性図であり、（ｂ）は出力電圧が１Ｖに設定されたレギュレータの特性図である。 （Ａ）はカレントリミット回路を構成する短絡検出用のＭＯＳトランジスタとしてデプレッション型ＭＯＳトランジスタのみを使用した場合の等価回路、（Ｂ）は短絡検出用のＭＯＳトランジスタとしてデプレッション型ＭＯＳトランジスタおよびエンハンスメント型ＭＯＳトランジスタを使用した実施例の場合の等価回路、（Ｃ）は短絡検出用のＭＯＳトランジスタとしてエンハンスメント型ＭＯＳトランジスタのみを使用した場合の等価回路である。 図３（Ａ），（Ｂ），（Ｃ）の各回路について、ゲート端子に印加される入力電圧ＶINを変化させた場合のドレイン電流の変化を示すグラフである。 図１の実施例のシリーズレギュレータ制御用ＩＣの変形例を示す回路構成図である。 本発明に際して考案し検討したカレントリミット回路を備えたシリーズレギュレータの制御用ＩＣにおけるカレントリミット回路を示す回路構成図である。 図６のカレントリミット回路を備えたシリーズレギュレータの制御用ＩＣにおける出力電圧と出力電流との関係を示す電圧−電流特性図である。 従来のシリーズレギュレータにおける「フ」の字型の出力電圧−出力電流特性を示すグラフである。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（シリーズレギュレータＩＣ）１０として構成される。

この実施形態におけるシリーズレギュレータＩＣ１０は、図示しない直流電圧源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下、ＭＯＳトランジスタと記す）からなる電圧制御用トランジスタＭ１が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用トランジスタＭ１のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１１はフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じて電圧制御用トランジスタＭ１を制御して、出力電圧Ｖoutが所望の電位になるように制御する。出力電圧Ｖoutの電位は、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電流Ｉoutがある値以下では出力電圧Ｖoutを一定に保持するように動作する。図示しないが、出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けのコンデンサが接続される。

また、本実施形態のレギュレータＩＣ１０には、基準電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路１２および上記誤差アンプ１１にバイアス電流を流すバイアス回路１３、出力電流を制限する過電流保護機能を備えたカレントリミット回路１４が設けられている。基準電圧回路１２は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型ＭＯＳトランジスタとエンハンスメント型のＭＯＳトランジスタとを直列に接続した基準電圧発生回路などにより構成される。

バイアス回路１３は、外部から入力されるチップのオン・オフ制御信号（チップイネーブル信号）によってオン、オフされ、基準電圧回路１２と誤差アンプ１１にバイアス電流を流すように構成される。
この実施例のカレントリミット回路１４は、負荷の短絡などで出力電流Ｉoutが増加して所定の電流値に達したときに、出力電圧Ｖoutを低下させながら出力電流Ｉoutを減少させて、いわゆる「フ」の字の出力電圧−出力電流特性になるように制御することで過電流から素子を保護する機能を有する。

カレントリミット回路１４は、ソース端子が上記電圧制御用トランジスタＭ１のソース端子に接続されＭ１のゲート電圧と同一の電圧がゲート端子に印加されることで電圧制御用トランジスタＭ１とカレントミラーを構成し、Ｍ１によって流される出力電流Ｉoutに比例した電流Ｉｓを流す電流検出用のＰチャネルＭＯＳトランジスタＭ２と、該ＭＯＳトランジスタＭ２と直列に接続され、Ｍ２のドレイン電流を電圧に変換する電流−電圧変換手段としての抵抗Ｒ３と、該抵抗Ｒ３と直列に接続されたＮチャネルＭＯＳトランジスタＭ３とを備える。ＭＯＳトランジスタＭ３は、ゲートとドレインが結合され、ダイオードとして作用し抵抗Ｒ３の端子電圧を持ち上げる働きをする。

電圧制御用トランジスタＭ１とカレントミラー接続されたＭＯＳトランジスタＭ２は、Ｍ１の１／Ｎの大きさ（サイズ）を有しＭ１のドレイン電流の１／Ｎの大きさの電流を流す。サイズ比１／Ｎは例えば１／１０００程度の値とすることができ、それにより電流検出用ＭＯＳトランジスタＭ２に流れる電流Ｉｓは非常に小さなものとすることができ、電流検出用の抵抗Ｒ３に流れる無駄な電流を減らすことができる。

また、この実施例のカレントリミット回路１４には、入力端子ＩＮと接地点ＧＮＤとの間に直列に接続された抵抗Ｒ４、ＭＯＳトランジスタＭ４、Ｍ５からなる回路が設けられている。そして、上記電流検出用ＭＯＳトランジスタＭ２と抵抗Ｒ３との接続ノードＮ１に、ＭＯＳトランジスタＭ４のゲート端子が接続されるとともに、ＭＯＳトランジスタＭ５はゲート端子とドレイン端子が結合されダイオードとして機能するようにされている。

さらに、抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２にゲート端子が接続され、ソース端子が入力端子ＩＮに、またドレイン端子が電圧制御用トランジスタＭ１のゲート端子に、接続されたＰチャネルＭＯＳトランジスタＭ６が設けられている。従って、抵抗Ｒ４、ＭＯＳトランジスタＭ４、Ｍ５からなる回路は、入力端子としてのノードＮ１の電位が高くなると出力端子としてのノードＮ２の電位が低くなる電圧特性変換回路として機能する。

さらに、本実施例のカレントリミット回路１４には、上記抵抗Ｒ３とＭＯＳトランジスタＭ３との接続ノードＮ３と接地点ＧＮＤとの間に、ゲート端子に出力電圧Ｖｏｕｔが印加された短絡検出用のＭＯＳトランジスタＭ７およびＭ８が設けられている。ＭＯＳトランジスタＭ７およびＭ８がオン状態にされると、抵抗Ｒ３から流れる電流がＭ７およびＭ８を通して接地点へ流れるため、Ｍ７およびＭ８は電流バイパス回路として機能する。

この実施例では、ＭＯＳトランジスタＭ７としてノーマリオン素子であるデプレッション型ＭＯＳトランジスタが使用され、ＭＯＳトランジスタＭ８として他の素子Ｍ１〜Ｍ６と同様なエンハンスメント型ＭＯＳトランジスタが使用され、Ｍ７，Ｍ８の回路のしきい値電圧がエンハンスメント型ＭＯＳトランジスタのみである場合（図６）に比べて低くなるように設定されている。
なお、図１において、符号Ｍ１，Ｍ２，Ｍ６が付されているトランジスタはＰチャネルＭＯＳトランジスタであり、それ以外はＮチャネルＭＯＳトランジスタである。

次に、上記のように構成されたカレントリミット回路１４の動作について説明する。
規定値以下の出力電流Ｉoutが電圧制御用トランジスタＭ１によって流されている通常の動作状態においては、Ｍ１とカレントミラー接続されたＭＯＳトランジスタＭ２に、出力電流Ｉoutに比例した電流Ｉｓ（例えばＩoutの１／１０００）が流れる。これとともに、誤差アンプ１１によって出力電圧Ｖoutが設定電圧（例えば５Ｖ）になるようにＭ１のゲート端子に対してフィードバック制御が行われる。その結果、ゲート端子が出力端子ＯＵＴに接続されている短絡検出用のＭＯＳトランジスタＭ７のゲート電圧は充分に高く、ＭＯＳトランジスタＭ７はオン状態にされる。

そのため、カレントミラーのＭＯＳトランジスタＭ２に流れる電流Ｉｓは、抵抗Ｒ３およびＭＯＳトランジスタＭ７を通して接地点ＧＮＤへ流れる。これにより、抵抗Ｒ３とＭＯＳトランジスタＭ７（Ｍ３）との接続ノードＮ３の電位は、接地電位に近い電位となるので、Ｍ２とＲ３との接続ノードＮ１の電位も低く、ノードＮ１にゲート端子が接続されているＭＯＳトランジスタＭ４はオフに近い状態にされ、Ｍ４に流れる電流Ｉ４が絞られて抵抗Ｒ４に流れる電流が小さく抑えられる。その結果、抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２にゲート端子が接続されているＭＯＳトランジスタＭ６がオフ状態にされる。

次に、負荷の短絡などで出力電流Ｉoutが増大したとするとカレントミラーのＭＯＳトランジスタＭ２の電流Ｉｓが増加しノードＮ１の電位が高くなり、ＭＯＳトランジスタＭ４に流れる電流Ｉ４も増加して抵抗Ｒ４とＭＯＳトランジスタＭ４との接続ノードＮ２の電位が下がる。そして、出力電流Ｉoutが予め設定した制限電流値Ｉlimに達すると、ノードＮ２の電位がＭＯＳトランジスタＭ６のしきい値電圧よりも低くなって、Ｍ６が弱いオン状態にされる。そのため、誤差アンプ１１の出力にかかわらず電圧制御用トランジスタＭ１のゲート電圧が高くされてＭ１がオフする方向に遷移し、出力電圧Ｖoutが減少される（図２のＡ点）。

そして、出力電圧Ｖoutが例えば０．５Ｖのような比較的低い電圧に達すると、ＭＯＳトランジスタＭ７，Ｍ８の直列回路がオフ状態にされる。すると、抵抗Ｒ３を流れる電流Ｉｓは、ＭＯＳトランジスタＭ３を通して接地点ＧＮＤへ流れるようになる。これにより、抵抗Ｒ３とＭＯＳトランジスタＭ３との接続ノードＮ３の電位は、Ｍ７，Ｍ８の直列回路がオフする前よりもが高くなり、ＭＯＳトランジスタＭ４がより強くオンされ、抵抗Ｒ４に流れる電流Ｉ４が増加してＭＯＳトランジスタＭ６が強いオン状態にされ、電圧制御用トランジスタＭ１のゲート電圧を持ち上げてこれをオフさせる。その結果、出力電流Ｉoutが急激に減少し、出力電圧Ｖoutも下がり始める（図２のＢ点）。

この実施例のカレントリミット回路では、上記のように、ダイオードとして作用するＭＯＳトランジスタＭ３と並列にしきい値の低いＭＯＳトランジスタＭ７，Ｍ８の直列回路からなる電流バイパス回路を設けているため、出力電圧Ｖoutが比較的低い電圧（例えば１Ｖ）に設定された場合であっても、ほぼ一定の電流制限ポイント（図２のＡ〜Ａ”点）で電流制限をかけることができる。

デプレッションＭＯＳトランジスタ（Ｍ７）を使用しない図６に示すカレントリミット回路においては、Ｂ点がＶout＝１Ｖ近傍であったのに対し、本実施例の回路では、Ｂ点がＶout＝０．５Ｖ付近まで下がる。そのため、図６に示すカレントリミット回路を使用したレギュレータにおいては、出力電圧Ｖoutの設定電圧が１Ｖであるような場合には、図７に示すように、Ａ’のようなポイントで過電流保護機能が働いてしまうのに対し、本実施例の回路を適用したレギュレータでは、出力電圧Ｖoutの設定電圧が１Ｖであっても、図２に示すように、本来のカレントリミットポイントであるＡ点の近傍で過電流保護機能が働くようになる。

ここで、図３を用いて、短絡検出用のＭＯＳトランジスタのしきい値について説明する。
図３（Ａ）は短絡検出用のＭＯＳトランジスタとしてデプレッション型ＭＯＳトランジスタのみを使用した場合の等価回路、（Ｂ）は短絡検出用のＭＯＳトランジスタとしてデプレッション型ＭＯＳトランジスタおよびエンハンスメント型ＭＯＳトランジスタを使用した実施例の場合の等価回路、（Ｃ）は短絡検出用のＭＯＳトランジスタとしてエンハンスメント型ＭＯＳトランジスタのみを使用したカレントリミット回路（図６）の場合の等価回路である。

図４には、図３（Ａ），（Ｂ），（Ｃ）の各回路について、ゲート端子に印加される入力電圧ＶINを変化させた場合のドレイン電流の変化を示す。図４において、符号ａが図３（Ａ）の回路のドレイン電流特性、符号ｂが図３（Ｂ）の回路のドレイン電流特性、符号ｃが図３（Ｃ）の回路のドレイン電流特性である。図４より、図３（Ａ）の回路のしきい値電圧は０Ｖ以下、図３（Ｃ）の回路のしきい値電圧は約０．８Ｖであるのに対し、図３（Ｂ）の回路のしきい値電圧は約０．３Ｖであることが分かる。
図１のカレントリミット回路は、上記のように、しきい値電圧が約０．３Ｖである図３（Ｂ）の回路を使用しているため、図２に示すような過電流保護特性を有することができる。

図５は、上記実施例のカレントリミット回路の変形例を示す。具体的には、上記実施例では、抵抗Ｒ３と短絡検出用のＭＯＳトランジスタＭ７との接続ノードＮ３と接地点との間に、Ｍ７，Ｍ８と並列にダイオード接続のＭＯＳトランジスタＭ３を設けているが、図５の変形例では、このＭＯＳトランジスタＭ３の代わりにＰＮ接合などのダイオードＤ１を接続している。ダイオードＤ１ではなく抵抗を接続してもよい。ＭＯＳトランジスタＭ４と直列に接続されたダイオード接続のＭＯＳトランジスタＭ５についても同様である。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。
例えば前記実施形態では、電流制限用のトランジスタＭ６としてＰチャネルＭＯＳトランジスタを使用しているが、ＮチャネルＭＯＳトランジスタを使用すること可能である。ただし、ＮチャネルＭＯＳトランジスタを使用すると該トランジスタにおけるドレイン・ソース間の電圧降下がＰチャネル型の場合に比べて大きくなり、過電流保護機能が働く際に電圧制御用トランジスタＭ１を充分にオフさせることができない。

これに対し、前記実施例のように、電流制限用のトランジスタＭ６としてＰチャネルＭＯＳトランジスタを使用するとともに、出力電流を検出する回路（Ｍ２，Ｒ３，Ｍ３）の検出電圧を入力とし、抵抗Ｒ４とＭＯＳトランジスタＭ４とダイオード接続のＭＯＳトランジスタＭ５とが直列に接続されてなる回路（電圧特性変換回路）を設けて電流制限用のトランジスタＭ６を制御することで、過電流保護機能が働く際に電圧制御用トランジスタＭ１を充分なオフ状態にさせることができる。

また、図１のレギュレータにおいては、電圧制御用トランジスタＭ１としてＭＯＳトランジスタを使用したものを示したが、本発明は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、前記実施形態のレギュレータＩＣにおいては、誤差アンプ１１の基準となる基準電圧Ｖrefを生成する基準電圧回路をチップ内部に設けているが、外部端子を設けて基準電圧Ｖrefをチップ外部より与えるように構成しても良い。フィードバック電圧ＶFBを生成するブリーダ抵抗Ｒ１，Ｒ２もオンチップの素子でなく、外付けの素子で構成可能である。
さらに、以上の説明では、本発明をシリーズレギュレータＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ＩＣにも利用することができる。

１０ シリーズレギュレータＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路
１４ カレントリミット回路（電流制限回路）
Ｍ１ 電圧制御用トランジスタ
Ｍ２ 電流検出用トランジスタ
Ｍ６ 電流制限用トランジスタ
Ｍ７ 短絡検出用トランジスタ

Claims (2)

1. 入力端子と出力端子との間に接続された電圧制御用トランジスタと、
   出力電圧に比例したフィードバック電圧に応じて出力電圧が一定になるように前記電圧制御用トランジスタを制御する制御回路と、
   前記電圧制御用トランジスタにより流される出力電流を検出し該出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、
   を備え、
   前記電流制限回路は、
   前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタと、
   該電流検出用トランジスタと直列に接続された電流−電圧変換手段と、
   該電流−電圧変換手段と直列に接続された受動素子と、
   前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、
   前記電流−電圧変換手段と前記受動素子との接続ノードと回路の基準電位端子との間に、前記受動素子と並列に設けられ前記出力電圧に応じてオン、オフ制御される電流バイパス回路と、を備え、
   前記電流−電圧変換手段により変換された電圧に基づいて前記電流制限用のトランジスタが制御されるように構成され、
   前記電流バイパス回路は、ゲート端子が前記出力端子に接続されたデプレッション型ＭＯＳトランジスタと、該デプレッション型ＭＯＳトランジスタと直列に設けられゲート端子がドレイン端子に接続されているエンハンスメント型ＭＯＳトランジスタとにより構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 前記電流制限回路は、前記入力端子と回路の基準電位端子との間に、抵抗とトランジスタと受動素子が直列に接続されてなる電圧特性変換回路を備え、前記電流−電圧変換手段により変換された電圧が前記電圧特性変換回路を構成するトランジスタのゲート端子に印加され、該トランジスタに流れる電流を前記抵抗で変換した電圧が前記電流制限用のトランジスタの制御端子に入力されていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。

Images