TW201541217A - 電壓調節器 - Google Patents

Abstract

提供即使電源電壓變動，亦抑制輸出電壓之變動，並且穩定動作的電壓調節器。 為一種具備有控制電路之電壓調節器，該控制電路係輸入端子被連接於輸出電晶體之汲極，輸出端子被連接於誤差放大電路，輸出電壓變動成大於特定電壓之時，使誤差放大電路流通增壓電流。

Description

電壓調節器

本發明係關於即使電源變動亦可以抑制輸出電壓之變動的電壓調節器。

針對以往之電壓調節器予以說明。圖3為表示以往之電壓調節器的電路圖。

以往之電壓調節器具備有PMOS電晶體106、107、108、301、302、303，和NMOS電晶體103、104、105、304、305、306、307、308，和電阻109、110、309，和電容310，和箝位端子100，和電源端子101，和輸出端子102。

以PMOS電晶體301、302、303，和NMOS電晶體305、306、308，和電阻309構成偏壓電路。以NMOS電晶體304、307，和電容310構成控制電路。以PMOS電晶體106、107，和NMOS電晶體103、104、105構成誤差放大電路。以PMOS電晶體108，和電阻109、110構成輸出電路。

電源接通時，電容310之兩端之電壓幾乎成為相同，NMOS電晶體304之閘極電壓被拉昇至電源電壓VDD，NMOS電晶體304導通而PMOS電晶體303之閘極電壓下降至接地電壓。因此，PMOS電晶體303導通而NMOS電晶體103之閘極電壓上升。依此，在NMOS電晶體103流動之電流變大，誤差放大電路之動作速度暫時性地被高速化。如此一來，不會產生由於誤差放大電路之動作速度慢所引起的過衝或下衝，可以防止對被連接於輸出端子102之後段的電路所造成之壞影響。

然後，當進行電容310之充電時，NMOS電晶體304之閘極電壓下降。NMOS電晶體304係當閘極電壓下降至臨界值Vth以下時，成為斷開。因此，控制電路全體停止動作。此時，電源電壓VDD為穩定狀態，電壓調節器進行通常之動作。

之後，於電源電壓VDD驟變時，首先當其電壓下降時，電容310之電荷放電，接著當電源電壓VDD上升時，藉由與上述相同之動作，因誤差放大電路之動作電流變大，故與上述同樣不會產生過衝或下衝(例如，參照專利文獻1)。

〔先行技術文獻〕 〔專利文獻〕

〔專利文獻1〕日本特開2001-22455號公報

但是，以往之電壓調節器即使在電源電壓VDD變動小之時，PMOS電晶體303之閘極電壓擺動。如此一來，因誤差放大電路之尾電流頻繁變化，且誤差放大電路之動作點起了變化，故有電壓調節器之動作不穩定之課題。再者，於電源電壓VDD變動大之時，難以制止PMOS電晶體303之電流增大，誤差放大電路之尾電流增大過剩，有電壓調節器之動作不穩定之課題。

本發明係鑒於上述課題而創作出，提供即使電源電壓變動，亦抑制輸出電壓之變動，並穩定進行動作的電壓調節器。

為了解決以往之課題，本發明之電壓調節器構成如下述般。

具備有控制電路，該控制電路係輸入端子被連接於輸出電晶體之汲極，輸出端子被連接於誤差放大電路，輸出電壓變動成大於特定電壓之時，使誤差放大電路流通增壓電流。

本發明之電源即使變動亦可以抑制輸出電壓之變動的電壓調節器，係可以藉由使誤差放大電路之電流 增加來抑制輸出電壓之變動。再者，在由於電源電壓等之小變動引起輸出電壓產生小變動時不會有反應，可以防止在由於電源電壓等之大變動引起輸出電壓產生大變動時，在誤差放大電路流通過剩電流而使得電壓調節器之動作成為不穩定之情形。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

111、225‧‧‧基準電壓電路

114、115、127、124、221、222、224、226‧‧‧定電流電路

圖1為表示第一實施型態之電壓調節器之構成的電路圖。

圖2為表示第二實施型態之電壓調節器之構成的電路圖。

圖3為表示以往之電壓調節器之構成的電路圖。

以下，針對本發明之實施型態參照圖面予以說明。

〔第一實施型態〕

圖1為表示第一實施型態之電壓調節器的電路圖。第一實施型態之電壓調節器具備有PMOS電晶體106、107、108、NMOS電晶體103、104、105、112、113、121、122、123、電阻109、110、電容126、基準電壓電路111、定電流電路114、115、127、124、接 地端子100、電源端子101、輸出端子102。

以PMOS電晶體106、107，和NMOS電晶體103、104、105構成誤差放大電路。以定電流電路127、定電流電路124、電容126、NMOS電晶體123、122、121構成控制電路。

接著，針對第一實施型態之電壓調節器之連接予以說明。定電流電路114係一方之端子被連接於電源端子101，另一方之端子被連接於NMOS電晶體113之閘極及汲極。NMOS電晶體113之源極被連接於接地端子100。定電流電路115係一方之端子被連接於電源端子101，另一方之端子被連接於NMOS電晶體112之閘極及汲極。NMOS電晶體112之源極被連接於接地端子100。NMOS電晶體103係閘極被連接於NMOS電晶體113之閘極及汲極，汲極被連接於NMOS電晶體104之源極，源極被連接於接地端子100。NMOS電晶體121係閘極被連接於NMOS電晶體112之閘極及汲極，汲極被連接於NMOS電晶體104之源極，源極被連接於NMOS電晶體122之汲極。NMOS電晶體122係閘極被連接於NMOS電晶體123之閘極及汲極，源極被連接於接地端子100。NMOS電晶體123係汲極連接於定電流電路124之一方之端子，源極連接於接地端子100。定電流電路124之另一方的端子被連接於接地端子100。基準電壓電路111係正極被連接於NMOS電晶體104之閘極，負極被連接於接地端子100。PMOS電晶體106係閘極被連接於PMOS電晶體107之閘 極及汲極，汲極被連接於NMOS電晶體104之汲極，源極被連接於電源端子101。PMOS電晶體107係源極被連接於電源端子101，汲極被連接於NMOS電晶體105之汲極。NMOS電晶體105係源極被連接於NMOS電晶體104之源極，閘極被連接於電阻109之一方之端子和電阻110之一方之端子的連接點。電阻110之另一方之端子被連接於輸出端子102，電阻109之另一方之端子連接於接地端子100。PMOS電晶體108係閘極被連接於NMOS電晶體104之汲極，汲極被連接於輸出端子102，源極被連接於電源端子101。定電流電路127係一方之端子被連接於電源端子101，另一方之端子被連接於NMOS電晶體123之汲極及閘極。電容126被連接於輸出端子102和NMOS電晶體123之汲極及閘極之間。

接著，針對第一實施型態之電壓調節器之動作予以說明。當電源端子101被輸入電源電壓VDD時，電壓調節器從輸出端子102輸出輸出電壓Vout。電阻109和110係分壓輸出電壓Vout，並輸出分壓電壓Vfb。誤差放大電路係比較基準電壓電路111之基準電壓Vref和分壓電壓Vfb，以輸出電壓Vout成為一定之方式，控制PMOS電晶體108(輸出電晶體)之閘極電壓。將流至定電流電路114、115、127、124之電流分別設為I1、I2、I3、I4。在穩定狀態下，因以I3<I4之關係設定電流值，故NMOS電晶體122係閘極電壓被箝位在接地電壓，不流通電流。

當輸出電壓Vout高於特定電壓時，分壓電壓Vfb則高於基準電壓Vref。因此，誤差放大電路之輸出訊號變高，因PMOS電晶體108斷開，故輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，則執行與上述相反之動作，輸出電壓Vout變高。如此一來，電壓調節器以輸出電壓Vout成為一定之方式進行動作。

在此，設想電源電壓VDD變動之時。將NMOS電晶體123之閘極設為節點N1。將從電容126和定電流電路127之連接點流至NMOS電晶體123之汲極和定電流電路124之連接點的電流設為I5。將流至NMOS電晶體122之電流設為I6，將流至NMOS電晶體121之電流設為I7。

當電源電壓VDD上升較大時，在輸出電壓Vout產生過衝。然後，從輸出端子102經電容126流通電流IC1。電流I5持有I5=I3+IC1之關係，當電流IC1增加而成為I5>I4時，節點N1之電壓上升，在NMOS電晶體122流動增壓電流I6。如此一來，誤差放大電路之電流增加，過渡響應性提升，在產生輸出電壓Vout的過衝被抑制。

因增壓電流I6不會流動至成為IC1>I4-I3，故在由於電源電壓VDD之小變動引起輸出電壓Vout產生小變動時不會反應，可使電壓調節器穩定動作。再者，增壓電流I6之最大值係藉由電流I7而被限制。因此，即使輸出電壓Vout產生大變動，也不會流動較電流I7大的增 壓電流I6，即是因不會過渡增加誤差放大電路之尾電流，故可以使電壓調節器穩定動作。

並且，雖然針對電源電壓VDD變動時之輸出電壓Vout之變動進行說明，但是並不限定於此情形，即使由於負載變動等使得輸出電壓Vout產生變動之時，亦可以藉由控制電路抑制輸出電壓Vout之變動。

如上述說明般，第一實施型態之電壓調節器藉由使誤差放大電路之電流增加可以抑制輸出電壓Vout之過衝。再者，在由於電源電壓等之小變動引起輸出電壓Vout產生小變動時不會有反應，且在由於電源電壓等之大變動引起輸出電壓Vout產生大變動時，在誤差放大電路不會流通過剩之尾電流，而可以使電壓調節器穩定動作。

〔第二實施型態〕

圖2為表示第二實施型態之電壓調節器的電路圖。

第二實施型態之電壓調節器具備有PMOS電晶體205、206、207、210、212、213、214、215、216、219、220、NMOS電晶體203、204、211、218、電阻208、209、電容226、基準電壓電路225、定電流電路221、222、223、224、接地端子100、電源端子101和輸出端子102。以PMOS電晶體205、206、212、213、214，和NMOS電晶體203、204、211、218構成誤差放大電路。以定電流電路224、定電流電路223、電容226、PMOS電 晶體210、215、216構成控制電路。

接著，針對第二實施型態之電壓調節器之連接予以說明。定電流電路221係一方之端子被連接於PMOS電晶體219之閘極和汲極，另一方之端子被連接於接地端子100。PMOS電晶體219係源極被連接於電源端子101，閘極連接於PMOS電晶體214之閘極。PMOS電晶體214係源極被連接於電源端子101，汲極被連接於PMOS電晶體205之源極。定電流電路222係一方之端子被連接於PMOS電晶體220之閘極和汲極，另一方之端子被連接於接地端子100。PMOS電晶體220係源極被連接於電源端子101，閘極連接於PMOS電晶體210之閘極。PMOS電晶體210係源極被連接PMOS電晶體215之汲極，汲極被連接於PMOS電晶體205之源極。PMOS電晶體215係閘極被連接於PMOS電晶體216之閘極及汲極，源極連接於電源端子101。基準電壓電路225係正極被連接於PMOS電晶體205之閘極，負極被連接於接地端子100。NMOS電晶體203係閘極和汲極被連接於PMOS電晶體205之汲極，源極被連接於接地端子100。NMOS電晶體211係閘極被連接於NMOS電晶體203之閘極及汲極，汲極被連接於PMOS電晶體212之閘極及汲極，源極被連接於接地端子100。PMOS電晶體212係閘極被連接於PMOS電晶體213之閘極，源極被連接於電源端子101。PMOS電晶體213係汲極被連接於NMOS電晶體218之汲極，源極被連接於電源端子101。NMOS電晶體 218係閘極被連接於NMOS電晶體204之閘極及汲極，源極被連接於接地端子100。PMOS電晶體206係汲極被連接於NMOS電晶體204之閘極及汲極，閘極被連接於電阻208和209之連接點，源極被連接於PMOS電晶體205之源極。電阻209之另一方之端子被連接於輸出端子102，電阻208之另一方之端子連接於接地端子100。NMOS電晶體204之源極被連接於接地端子100。PMOS電晶體207係閘極被連接於PMOS電晶體213之汲極，汲極被連接於輸出端子102，源極被連接於電源端子101。定電流電路224係一方之端子被連接於電源端子101，另一方之端子被連接於PMOS電晶體216之閘極及汲極。PMOS電晶體216之源極被連接於電源端子101。定電流電路223係一方之端子被連接於PMOS電晶體216之閘極和汲極，另一方之端子被連接於接地端子100。電容226係被連接於輸出端子102和定電流電路223和定電流電路224之連接點。

接著，針對第二實施型態之電壓調節器之動作予以說明。當電源端子101被輸入電源電壓VDD時，電壓調節器從輸出端子102輸出輸出電壓Vout。電阻208和209係分壓輸出電壓Vout，並輸出分壓電壓Vfb。誤差放大電路係比較基準電壓電路225之基準電壓Vref和分壓電壓Vfb，以輸出電壓Vout成為一定之方式控制當作輸出電晶體動作之PMOS電晶體207之閘極電壓。當將流至定電流電路221、222、223、224之電流設為I1、I2、 I3、I4時，在穩定狀態下以I3<I4之關係設定電流值。因此，PMOS電晶體215之閘極電壓被箝位在電源電壓VDD，在PMOS電晶體215不流通電流。

當輸出電壓Vout高於特定電壓時，分壓電壓Vfb則高於基準電壓Vref。因此，誤差放大電路之輸出訊號變高，因PMOS電晶體207斷開，故輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，則執行與上述相反之動作，輸出電壓Vout變高。如此一來，電壓調節器以輸出電壓Vout成為一定之方式進行動作。

在此，設想電源電壓VDD變動之時。將PMOS電晶體216之閘極設為節點N2。將從PMOS電晶體216之汲極和定電流電路224之連接點流至電容226和定電流電路223之連接點的電流設為I5。將流至PMOS電晶體215之電流設為I6，將流至PMOS電晶體210之電流設為I7。

當電源電壓VDD下降較大時，在輸出電壓Vout產生下衝。然後，電流IC1從電容226流至輸出端子102。電流I5持有I5=I3+IC1之關係，當IC1增加而成為I5>I4時，節點N2之電壓下降，在PMOS電晶體216流動增壓電流I6。如此一來，誤差放大電路之過渡響應性提升，在產生輸出電壓Vout的下衝被抑制。

因增壓電流I6不會流動至成為IC1>I4-I3，故在由於電源電壓VDD之小變動引起輸出電壓Vout產生小變動時不會反應，可使電壓調節器穩定動作。再者，因 增壓電流I6之最大值由於電流I7被限制，故即使輸出電壓Vout變動大，也不會流動大於電流I7之增壓電流I6。因此，在誤差放大電路不會流通過剩之尾電流，可以使電壓調節器穩定動作。

並且，雖然針對電源電壓VDD變動時之輸出電壓Vout之變動進行說明，但是並不限定於此情形，即使由於負載變動等使得輸出電壓Vout產生變動之時，亦可以藉由控制電路抑制輸出電壓Vout之變動。

如上述說明般，第二實施型態之電壓調節器藉由使誤差放大電路之尾電流增加可以抑制輸出電壓Vout之下衝。再者，在由於電源電壓等之小變動引起輸出電壓Vout產生小變動時不會有反應，且在由於電源電壓等之大變動引起輸出電壓Vout產生大變動時，在誤差放大電路不會流通過剩之尾電流，而可以使電壓調節器穩定動作。

並且，第一實施型態之電壓調節器係以控制電路抑制輸出電壓Vout之過衝的構成來進行說明，第二實施型態之電壓調節器係以控制電力抑制輸出電壓Vout之下衝之構成來進行說明，但是即使構成具備雙方之功能亦可。此時，可以取得輸出電壓Vout更穩定之電壓調節器。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

103、104、105、112、113、121、122、123‧‧‧NMOS電晶體

106、107、108‧‧‧PMOS電晶體

109、110‧‧‧電阻

111‧‧‧基準電壓電路

114、115、127、124‧‧‧定電流電路

126‧‧‧電容

Claims (4)

1. 一種電壓調節器，係使從電源端子被輸入之電源電壓穩定化而予以輸出的電壓調節器，其特徵在於具備：誤差放大電路，其係放大並輸出將輸出電晶體所輸出之輸出電壓進行分壓後的分壓電壓和基準電壓之差，並控制上述輸出電晶體之閘極；和控制電路，其係輸入端子被連接於上述輸出電晶體之汲極，輸出端子被連接於上述誤差放大電路，上述輸出電壓變動成大於特定電壓之時，使上述誤差放大電路流通增壓電流。
2. 如請求項1所記載之電壓調節器，其中上述控制電路具備：電容，其係一方之端子被連接於電壓調節器之輸出端子，檢測出上述輸出電壓之變動；第一電晶體，其係在上述誤差放大電路流通上述增壓電流；第二電晶體，其係閘極和汲極被連接於上述第一電晶體之閘極和上述電容之另一方之端子；第一定電流電路，其係對上述第一電晶體之閘極進行箝位；及第二定電流電路，其係被連接於上述電容之另一方之端子和上述第二電晶體之閘極及汲極。
3. 如請求項2所記載之電壓調節器，其中在上述第一定電流電路流通的電流大於在上述第二定 電流電路流通的電流。
4. 如請求項2或3所記載之電壓調節器，其中上述控制電路又具備第三電晶體，其係被連接於上述誤差放大電路和上述第一電晶體之間，將上述增壓電流限制在特定的電流以下。