JP2014164702A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP2014164702A JP2014164702A JP2013037741A JP2013037741A JP2014164702A JP 2014164702 A JP2014164702 A JP 2014164702A JP 2013037741 A JP2013037741 A JP 2013037741A JP 2013037741 A JP2013037741 A JP 2013037741A JP 2014164702 A JP2014164702 A JP 2014164702A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- amplifier circuit
- phase compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
【課題】大きな位相補償容量を使わなくても、安定して動作するボルテージレギュレータを提供する。
【解決手段】差動増幅回路と、位相補償回路を備えた第１ソース接地増幅回路と、出力回路である第２ソース接地増幅回路で構成する電圧３段増幅回路に、第１ソース接地増幅回路と第２ソース接地増幅回路の間に、差動増幅回路及び第１ソース接地増幅回路の利得を小さくする効果のある位相補償回路を備えた。
【選択図】図１
【解決手段】差動増幅回路と、位相補償回路を備えた第１ソース接地増幅回路と、出力回路である第２ソース接地増幅回路で構成する電圧３段増幅回路に、第１ソース接地増幅回路と第２ソース接地増幅回路の間に、差動増幅回路及び第１ソース接地増幅回路の利得を小さくする効果のある位相補償回路を備えた。
【選択図】図１
Description
本発明は、ボルテージレギュレータの位相補償に関する。
一般的に、ボルテージレギュレータは、入力端子に入力される入力電圧を受けて、出力端子に一定の出力電圧を発生する。ボルテージレギュレータは、負荷に応じて電流を供給し、出力電圧を常に一定に保つ。
図２は、従来のボルテージレギュレータの回路図である。
基準電圧回路１０は、基準電圧ＶＲＥＦを生成する。ブリーダ抵抗１１及び１２は、出力端子３の出力電圧ＶＯＵＴを分圧して、帰還電圧ＶＦＢを生成する。差動増幅回路１３は、入力端子に基準電圧ＶＲＥＦと帰還電圧ＶＦＢを入力される。差動増幅回路１３の出力電圧は、定電流源１７と第１のソース接地増幅回路を構成するＰＭＯＳトランジスタ１６のゲートに入力される。抵抗１４と容量１５は、位相補償回路を形成する。第２のソース接地増幅回路を構成する出力制御ＭＯＳトランジスタ２５は、ゲートに第１のソース接地増幅回路の出力電圧が入力される。ボルテージレギュレータの出力端子３には負荷が接続される。
基準電圧回路１０は、基準電圧ＶＲＥＦを生成する。ブリーダ抵抗１１及び１２は、出力端子３の出力電圧ＶＯＵＴを分圧して、帰還電圧ＶＦＢを生成する。差動増幅回路１３は、入力端子に基準電圧ＶＲＥＦと帰還電圧ＶＦＢを入力される。差動増幅回路１３の出力電圧は、定電流源１７と第１のソース接地増幅回路を構成するＰＭＯＳトランジスタ１６のゲートに入力される。抵抗１４と容量１５は、位相補償回路を形成する。第２のソース接地増幅回路を構成する出力制御ＭＯＳトランジスタ２５は、ゲートに第１のソース接地増幅回路の出力電圧が入力される。ボルテージレギュレータの出力端子３には負荷が接続される。
従来のボルテージレギュレータの動作について説明する。
ボルテージレギュレータの出力端子の出力電圧ＶＯＵＴが低くなると、帰還電圧ＶＦＢが低くなる。帰還電圧ＶＦＢが基準電圧ＶＲＥＦよりも低くなると、差動増幅回路１３の出力は高くなり、ＰＭＯＳトランジスタ１６はＯＮ抵抗が大きくなる。第１のソース接地増幅回路の出力電圧が低くなるので、出力制御ＭＯＳトランジスタ２５のＯＮ抵抗が小さくなる。従って、ボルテージレギュレータの出力端子の出力電圧ＶＯＵＴは高くなる。
ボルテージレギュレータの出力端子の出力電圧ＶＯＵＴが低くなると、帰還電圧ＶＦＢが低くなる。帰還電圧ＶＦＢが基準電圧ＶＲＥＦよりも低くなると、差動増幅回路１３の出力は高くなり、ＰＭＯＳトランジスタ１６はＯＮ抵抗が大きくなる。第１のソース接地増幅回路の出力電圧が低くなるので、出力制御ＭＯＳトランジスタ２５のＯＮ抵抗が小さくなる。従って、ボルテージレギュレータの出力端子の出力電圧ＶＯＵＴは高くなる。
一方、ボルテージレギュレータの出力端子の出力電圧ＶＯＵＴが高くなると、上記と逆の動作をして、ボルテージレギュレータの出力端子の出力電圧ＶＯＵＴは低くなる。このように、ボルテージレギュレータは、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとが等しくなる様に働き、一定の出力電圧ＶＯＵＴを発生している。
ボルテージレギュレータは、過渡応答特性を向上させる為に、帰還増幅可能な周波数帯域を広くする必要がある。従来のボルテージレギュレータは、電圧３段増幅回路構成とすることにより、比較的少ない消費電流でも帰還増幅可能な周波数帯域を広くすることができ、過渡応答特性を向上させている。しかしながら、電圧３段増幅回路構成とすると、帰還ループを一周巡った電気信号の位相が１８０度以上遅れることが起こりやすく、ボルテージレギュレータの動作が不安定となり最悪発振することもある。
そこで、従来のボルテージレギュレータでは、そのような位相遅れを補償するために抵抗１４と容量１５からなる位相補償回路を付加している。即ち、抵抗１４と容量１５により、ゼロ点で位相を戻し、発振を防止しているのである（例えば、特許文献１参照）。
しかしながら、従来のボルテージレギュレータでは、出力制御ＭＯＳトランジスタのゲート容量が大きい場合、極分離を行うためにそれと同等以上の大きさの位相補償用容量が必要となるため、チップ面積が増え、コストアップにつながる。
本発明は、従来の課題を解決するために、大きな位相補償容量を使わなくても安定して動作するボルテージレギュレータを提供することを目的としている。
本発明は、従来の課題を解決するために、大きな位相補償容量を使わなくても安定して動作するボルテージレギュレータを提供することを目的としている。
本発明のボルテージレギュレータは、上記の課題を解決するために、差動増幅回路と、位相補償回路を備えた第１ソース接地増幅回路と、出力回路である第２ソース接地増幅回路で構成する電圧３段増幅回路に、第１ソース接地増幅回路と第２ソース接地増幅回路の間に、差動増幅回路及び第１ソース接地増幅回路の利得を小さくする効果のある位相補償回路を備えた。
以上のように構成した本発明のボルテージレギュレータは、差動増幅回路及び第１のソース接地増幅回路の利得を小さくすることができるため、位相余裕が確保しやすくなるという効果がある。位相余裕が確保しやすくなるという事により、大きな位相補償用容量を使わなくても安定して動作するボルテージレギュレータを得ることができる。
図１は、本実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、入力端子１、接地端子２及び出力端子３、基準電圧回路１０、ブリーダ抵抗１１及び１２、差動増幅回路１３、第1位相補償回路である抵抗１４及び容量１５、ＰＭＯＳトランジスタ１６、定電流源１７、出力制御ＭＯＳトランジスタ２５、第２位相補償回路３０を備える。第２位相補償回路３０は、ＰＭＯＳトランジスタ１８、２１及び２２、ＮＭＯＳトランジスタ１９及び２３、定電流源２０及び２４で構成されている。
本実施形態のボルテージレギュレータは、入力端子１、接地端子２及び出力端子３、基準電圧回路１０、ブリーダ抵抗１１及び１２、差動増幅回路１３、第1位相補償回路である抵抗１４及び容量１５、ＰＭＯＳトランジスタ１６、定電流源１７、出力制御ＭＯＳトランジスタ２５、第２位相補償回路３０を備える。第２位相補償回路３０は、ＰＭＯＳトランジスタ１８、２１及び２２、ＮＭＯＳトランジスタ１９及び２３、定電流源２０及び２４で構成されている。
差動増幅回路１３は、非反転入力端子が基準電圧回路１０に接続され、反転入力端子がブリーダ抵抗１１と１２の接続点に接続され、出力端子がＰＭＯＳトランジスタ１６のゲートに接続される。ＰＭＯＳトランジスタ１６は、ソースが入力端子１に接続され、ドレインが定電流源１７の一方の端子と出力制御ＭＯＳトランジスタ２５のゲートに接続される。抵抗１４と容量１５は、ＰＭＯＳトランジスタ１６のドレインとゲートの間に接続される。定電流源１７の他方の端子は、接地端子２に接続される。出力制御ＭＯＳトランジスタ２５は、ソースが入力端子１に接続され、ドレインが出力端子３に接続される。ブリーダ抵抗１１とブリーダ抵抗１２は、出力端子３と接地端子２の間に接続される。
次に、第２位相補償回路３０の接続を説明する。ＰＭＯＳトランジスタ２２は、ソースが入力端子１に接続され、ゲートは出力制御ＭＯＳトランジスタ２５のゲートに接続される。ＮＭＯＳトランジスタ２３は、ドレインとゲートがＮＭＯＳトランジスタ２２のドレインとＮＭＯＳトランジスタ１９のゲートに接続され、ソースが定電流源２４に接続される。ＮＭＯＳトランジスタ１９は、ソースが定電流源２０に接続され、ドレインがＰＭＯＳトランジスタ１８のゲートとドレインに接続される。ＰＭＯＳトランジスタ１８は、ソースは入力端子１に接続され、ゲートとドレインがＰＭＯＳトランジスタ２１のゲートに接続される。ＰＭＯＳトランジスタ２１は、ソースが入力端子１に接続され、ドレインは出力制御ＭＯＳトランジスタ２５のゲートに接続される。
次に、本実施形態のボルテージレギュレータの動作について説明する。
ブリーダ抵抗１１と１２は、出力端子３の出力電圧ＶＯＵＴを分圧し、帰還電圧ＶＦＢを生成する。基準電圧回路１０は、基準電圧ＶＲＥＦを出力する。差動増幅回路１３は、基準電圧ＶＲＥＦと帰還電圧ＶＦＢとを比較し、出力電圧ＶＯＵＴが一定になるように出力制御ＭＯＳトランジスタ２５のゲート電圧を制御する。
ブリーダ抵抗１１と１２は、出力端子３の出力電圧ＶＯＵＴを分圧し、帰還電圧ＶＦＢを生成する。基準電圧回路１０は、基準電圧ＶＲＥＦを出力する。差動増幅回路１３は、基準電圧ＶＲＥＦと帰還電圧ＶＦＢとを比較し、出力電圧ＶＯＵＴが一定になるように出力制御ＭＯＳトランジスタ２５のゲート電圧を制御する。
出力電圧ＶＯＵＴが低くなると、帰還電圧ＶＦＢが低くなる。帰還電圧ＶＦＢが基準電圧ＶＲＥＦよりも低くなると、差動増幅回路１３の出力電圧が高くなる。ＰＭＯＳトランジスタ１６のＯＮ抵抗が大きくなるので、出力制御ＭＯＳトランジスタ２５のゲートの電圧は低くなる。出力制御ＭＯＳトランジスタ２５のＯＮ抵抗が小さくなるので、出力電圧ＶＯＵＴが高くなる。
一方、出力電圧ＶＯＵＴが高くなると、上記と逆の動作をして、出力電圧ＶＯＵＴは低くなる。このようして、ボルテージレギュレータの出力電圧ＶＯＵＴは一定の電圧になる。
次に、第２位相補償回路３０の動作について説明する。
ＰＭＯＳトランジスタ２２は、出力制御ＭＯＳトランジスタ２５のドレイン電流、即ち出力端子の電流をセンスする。センスされた電流は、ＮＭＯＳトランジスタ１９及び２３で構成されるＮｃｈカレントミラー回路により、ＮＭＯＳトランジスタ１９のドレイン電流としてミラーされる。ＮＭＯＳトランジスタ１９のドレイン電流はＰＭＯＳトランジスタ１８及び２１で構成されるＰｃｈカレントミラー回路により、ＰＭＯＳトランジスタ２１のドレイン電流としてミラーされる。
ＰＭＯＳトランジスタ２２は、出力制御ＭＯＳトランジスタ２５のドレイン電流、即ち出力端子の電流をセンスする。センスされた電流は、ＮＭＯＳトランジスタ１９及び２３で構成されるＮｃｈカレントミラー回路により、ＮＭＯＳトランジスタ１９のドレイン電流としてミラーされる。ＮＭＯＳトランジスタ１９のドレイン電流はＰＭＯＳトランジスタ１８及び２１で構成されるＰｃｈカレントミラー回路により、ＰＭＯＳトランジスタ２１のドレイン電流としてミラーされる。
ここで、出力電圧ＶＯＵＴが低くなって、出力電圧ＶＯＵＴを高くするとき、出力制御ＭＯＳトランジスタ２５はＯＮ抵抗が小さくなって出力電流が増加する。ＰＭＯＳトランジスタ２１は、出力制御ＭＯＳトランジスタ２５の出力電流をセンスして、その出力電流に基づいたセンス電流を流す。そして、センス電流は、Ｎｃｈカレントミラー回路及びＰｃｈカレントミラー回路を介して出力制御ＭＯＳトランジスタ２５のゲートに流される。
このように、出力電流に基づく電流を出力制御ＭＯＳトランジスタ２５のゲートに流すことにより、差動増幅回路及び第１のソース接地増幅回路の利得を小さくし、帰還ループの電気信号の位相遅れを防止することが出来る。従って、増幅回路の位相余裕が確保することが出来るので、出力制御ＭＯＳトランジスタのゲート容量が大きい場合でも、第１位相補償回路の容量１５の容量値を大きくする必要がなくなる。
ここで、ＭＯＳトランジスタ２１のドレイン電流を定電流源１７よりも大きくしすぎることなく適正な電流とするために、ＮＭＯＳトランジスタ２３のソースと接地端子２の間に定電流源２４を備えている。定電流回路２４出力制御ＭＯＳトランジスタ２５のゲート電圧が上がってしまう。定電流回路２４は、ＰＭＯＳトランジスタ２１のドレイン電流をある一定以上流さないように制限している。
また、定電流回路２０は、ＮＭＯＳトランジスタ１９及び２３のソース電圧を等しくするために設けられている。
また、定電流回路２０は、ＮＭＯＳトランジスタ１９及び２３のソース電圧を等しくするために設けられている。
以上説明したように、第２位相補償回路を備えることにより、差動増幅回路１３及び第１のソース接地増幅回路の利得を小さくして位相余裕を確保する事で、第１位相補償回路に大きな位相補償用容量を使わなくても、安定して動作するボルテージレギュレータを得ることができる。
１０ 基準電圧回路
１３ 差動増幅回路
１７、２０、２４ 定電流源
３０ 第２位相補償回路
１３ 差動増幅回路
１７、２０、２４ 定電流源
３０ 第２位相補償回路
Claims (2)
- 基準電圧を出力する基準電圧回路と、
出力電圧を分圧した帰還電圧を出力する分圧回路と、
前記基準電圧と前記帰還電圧を入力し、その差を増幅した制御電圧を出力する差動増幅回路と、
差動増幅回路の出力する制御電圧を増幅する第１ソース接地増幅回路と、
前記第１ソース接地増幅回路の出力端子と入力端子の間に設けられた第１位相補償回路と、
前記第１ソース接地増幅回路の出力する制御電圧を入力され、前記出力電圧を制御する第２ソース接地回路を構成する出力制御ＭＯＳトランジスタと、
前記出力制御ＭＯＳトランジスタのゲートに設けられた第２位相補償回路と、を備え、
前記第２位相補償回路は、
前記出力制御ＭＯＳトランジスタのドレイン電流に基づいたセンス電流を流すセンストランジスタと、
前記センス電流をミラーし、前記出力制御ＭＯＳトランジスタのゲートに流すカレントミラー回路と、を備えた
ことを特徴とするボルテージレギュレータ。 - 前記第２位相補償回路は、
前記カレントミラー回路の流す電流を制限する定電流源を備えた
ことを特徴とする請求項１に記載のボルテージレギュレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013037741A JP2014164702A (ja) | 2013-02-27 | 2013-02-27 | ボルテージレギュレータ |
| US14/188,348 US9582015B2 (en) | 2013-02-27 | 2014-02-24 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013037741A JP2014164702A (ja) | 2013-02-27 | 2013-02-27 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014164702A true JP2014164702A (ja) | 2014-09-08 |
Family
ID=51387496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013037741A Pending JP2014164702A (ja) | 2013-02-27 | 2013-02-27 | ボルテージレギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9582015B2 (ja) |
| JP (1) | JP2014164702A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021144411A (ja) * | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置及びメモリシステム |
| US20230054955A1 (en) * | 2021-08-20 | 2023-02-23 | Semiconductor Components Industries, Llc | Wide input voltage range low-power charge pump based ldo |
| US20230103263A1 (en) * | 2021-09-30 | 2023-03-30 | Texas Instruments Incorporated | Dc-dc converter circuit |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003337627A (ja) * | 2002-05-20 | 2003-11-28 | Mitsumi Electric Co Ltd | レギュレータ回路 |
| JP2004062374A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US20060192538A1 (en) * | 2005-02-25 | 2006-08-31 | O2Micro, Inc. | Low drop-out voltage regulator with enhanced frequency compensation |
| JP2009277233A (ja) * | 2008-05-16 | 2009-11-26 | Ricoh Co Ltd | 電圧調整装置 |
| JP2010218543A (ja) * | 2009-02-23 | 2010-09-30 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP2010282432A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | レギュレータ回路 |
| US20120146603A1 (en) * | 2010-12-09 | 2012-06-14 | Socheat Heng | Voltage regulator |
| US20120194147A1 (en) * | 2011-02-01 | 2012-08-02 | Socheat Heng | Voltage regulator |
| US20120242312A1 (en) * | 2011-03-25 | 2012-09-27 | Socheat Heng | Voltage regulator |
| US20120262137A1 (en) * | 2011-04-13 | 2012-10-18 | Dialog Semiconductor Gmbh | Current limitation for LDO |
| JP2013037469A (ja) * | 2011-08-05 | 2013-02-21 | Seiko Instruments Inc | ボルテージレギュレータ |
-
2013
- 2013-02-27 JP JP2013037741A patent/JP2014164702A/ja active Pending
-
2014
- 2014-02-24 US US14/188,348 patent/US9582015B2/en active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003337627A (ja) * | 2002-05-20 | 2003-11-28 | Mitsumi Electric Co Ltd | レギュレータ回路 |
| JP2004062374A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US20040130306A1 (en) * | 2002-07-26 | 2004-07-08 | Minoru Sudou | Voltage regulator |
| US20060192538A1 (en) * | 2005-02-25 | 2006-08-31 | O2Micro, Inc. | Low drop-out voltage regulator with enhanced frequency compensation |
| JP2009277233A (ja) * | 2008-05-16 | 2009-11-26 | Ricoh Co Ltd | 電圧調整装置 |
| JP2010218543A (ja) * | 2009-02-23 | 2010-09-30 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP2010282432A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | レギュレータ回路 |
| US20120146603A1 (en) * | 2010-12-09 | 2012-06-14 | Socheat Heng | Voltage regulator |
| JP2012123686A (ja) * | 2010-12-09 | 2012-06-28 | Seiko Instruments Inc | ボルテージレギュレータ |
| US20120194147A1 (en) * | 2011-02-01 | 2012-08-02 | Socheat Heng | Voltage regulator |
| US20120242312A1 (en) * | 2011-03-25 | 2012-09-27 | Socheat Heng | Voltage regulator |
| US20120262137A1 (en) * | 2011-04-13 | 2012-10-18 | Dialog Semiconductor Gmbh | Current limitation for LDO |
| JP2013037469A (ja) * | 2011-08-05 | 2013-02-21 | Seiko Instruments Inc | ボルテージレギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US9582015B2 (en) | 2017-02-28 |
| US20140239928A1 (en) | 2014-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6038516B2 (ja) | ボルテージレギュレータ | |
| KR101939843B1 (ko) | 볼티지 레귤레이터 | |
| JP6316632B2 (ja) | ボルテージレギュレータ | |
| US20140354249A1 (en) | Voltage regulator | |
| CN107750351B (zh) | 电压调节器 | |
| US9831757B2 (en) | Voltage regulator | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| JP6884472B2 (ja) | ボルテージレギュレータ | |
| JP2013186735A (ja) | ボルテージレギュレータ | |
| JP6482566B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
| JP2015082196A (ja) | ボルテージレギュレータ | |
| JP6457887B2 (ja) | ボルテージレギュレータ | |
| US9785163B2 (en) | Regulator | |
| JP2009289048A (ja) | ボルテージレギュレータ | |
| JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
| JP2014164702A (ja) | ボルテージレギュレータ | |
| JP2005316788A (ja) | 電源回路 | |
| JP2013149031A (ja) | ボルテージレギュレータ | |
| US9367073B2 (en) | Voltage regulator | |
| JP5876807B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
| KR20150130997A (ko) | 보상 커패시터의 크기를 감소시키고 그리고 넓은 범위의 esr 값들의 외부 커패시터를 제공하는 전류 버퍼를 구비하는 ｕｓｂ 레귤레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170606 |