KR101939843B1 - 볼티지 레귤레이터 - Google Patents

볼티지 레귤레이터 Download PDF

Info

Publication number
KR101939843B1
KR101939843B1 KR1020120083867A KR20120083867A KR101939843B1 KR 101939843 B1 KR101939843 B1 KR 101939843B1 KR 1020120083867 A KR1020120083867 A KR 1020120083867A KR 20120083867 A KR20120083867 A KR 20120083867A KR 101939843 B1 KR101939843 B1 KR 101939843B1
Authority
KR
South Korea
Prior art keywords
transistor
drain
gate
circuit
voltage
Prior art date
Application number
KR1020120083867A
Other languages
English (en)
Other versions
KR20130016083A (ko
Inventor
다이키 엔도
소쳇토 헤인
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20130016083A publication Critical patent/KR20130016083A/ko
Application granted granted Critical
Publication of KR101939843B1 publication Critical patent/KR101939843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

(과제)부하 전류에 따라 소비 전류를 변화시키는 저소비 전류의 위상 보상 회로를 갖는 볼티지 레귤레이터를 제공한다.
(해결 수단)위상 보상 회로는, 드레인이 오차 증폭 회로의 출력 단자에 접속되는 제1 트랜지스터와, 드레인이 제1 트랜지스터의 게이트에 접속되고, 게이트가 저항을 통해 제1 트랜지스터의 게이트에 접속되는 제2 트랜지스터와, 오차 증폭 회로의 출력 단자와 제1 트랜지스터의 드레인과 제2 트랜지스터의 드레인에 접속되는 커런트 미러 회로와, 제2 트랜지스터의 게이트와 출력 트랜지스터의 드레인의 사이에 접속되는 용량을 구비한다. 이렇게 함으로써, 부하 전류에 따라 위상 보상 회로에서의 소비 전류를 변화시킬 수 있고, 저소비 전류의 위상 보상 회로를 갖는 볼티지 레귤레이터를 실현할 수 있다.

Description

볼티지 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 볼티지 레귤레이터의 위상 보상 회로와 저소비 전력화에 관한 것이다.
종래의 출력 용량, 출력 저항에 상관없이 안정되게 동작하는 볼티지 레귤레이터로서는, 도 6에 나타내는 바와 같은 회로가 알려져 있었다.
종래의 볼티지 레귤레이터는, 기준 전압 회로(101)와, 차동 증폭 회로(102)와, PMOS 트랜지스터(106)와, 위상 보상 회로(460)와, 저항(108, 109)과, 그라운드 단자(100)와, 출력 단자(121)와, 전원 단자(150)로 구성되어 있다. 위상 보상 회로(460)는 정전류 회로(405)와, NMOS 트랜지스터(401, 406, 403, 408)와, 용량(407)과, 저항(404)으로 구성되어 있다. 차동 증폭 회로(102)는 도 7에 나타내는 바와 같은 1단 앰프로 구성되어 있다.
접속으로서는, 차동 증폭 회로(102)의 반전 입력 단자는 기준 전압 회로(101)에 접속되고, 비반전 입력 단자는 저항(108과 109)의 접속점에 접속되고, 출력 단자는 PMOS 트랜지스터(106)의 게이트 및 NMOS 트랜지스터(401)의 드레인에 접속된다. 기준 전압 회로(101)의 또 한쪽은 그라운드 단자(100)에 접속된다. NMOS 트랜지스터(401)의 소스는 NMOS 트랜지스터(403)의 드레인에 접속되고, 게이트는 NMOS 트랜지스터(406)의 게이트 및 드레인에 접속된다. NMOS 트랜지스터(403)의 소스는 그라운드 단자(100)에 접속되고, 게이트는 저항(404) 및 NMOS 트랜지스터(408)의 드레인에 접속된다. NMOS 트랜지스터(408)의 소스는 그라운드 단자(100)에 접속되고, 게이트는 저항(404)의 또 한쪽 및 용량(407)에 접속되고, 드레인은 NMOS 트랜지스터(406)의 소스에 접속된다. NMOS 트랜지스터(406)의 드레인은 정전류 회로(405)에 접속되고, 정전류 회로(405)의 또 한쪽은 전원 단자(150)에 접속된다. PMOS 트랜지스터(106)의 소스는 전원 단자(150)에 접속되고, 드레인은 출력 단자(121) 및 용량(407)의 또 한쪽 및 저항(108)의 또 한쪽에 접속된다. 저항(109)의 또 한쪽은 그라운드 단자(100)에 접속된다(예를 들면, 비특허문헌 1 참조).
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I:REGULAR PAPERS, VOL. 54, NO. 9, SEPTEMBER 2007(Fig. 13.)
그러나, 종래의 기술에서는, 위상 보상 회로(460)가 차동 증폭 회로(102)의 출력 단자의 전류의 일부를 그라운드에 흘려 보내는 구성으로 되어 있다. 이 때문에, 차동 증폭 회로(102)의 트랜지스터(503)로부터 출력으로 전류가 흐르고, 입력 트랜지스터(501, 504)에 흐르는 전류의 밸런스가 무너져 오프셋이 발생하고, 정확한 출력 전압을 얻는 것이 곤란하다는 과제가 있었다.
또, 부하 전류의 크기에 상관없이 위상 보상 회로(460)의 동작을 위해 항상 일정한 전류를 흘려 보내고 있기 때문에, 경부하시에 있어서 불필요하게 큰 전력을 소비하고 있었다.
그래서, 본 발명은 상기 과제를 해결하여, 출력 용량, 출력 저항에 상관없이 안정되게 동작하고, 정확한 출력 전압을 얻을 수 있고, 또한 경부하시의 소비 전력을 낮게 하는 것이 가능한 볼티지 레귤레이터를 제공하는 것을 목적으로 하고 있다.
기준 전압과 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압의 차를 증폭하여 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와 위상 보상 회로를 구비한 볼티지 레귤레이터로서, 상기 위상 보상 회로는, 상기 오차 증폭 회로의 출력 단자에 드레인이 접속되는 제1 트랜지스터와, 상기 제1 트랜지스터의 게이트에 드레인이 접속되고, 저항을 통해 상기 제1 트랜지스터의 게이트에 게이트가 접속되는 제2 트랜지스터와, 상기 오차 증폭 회로의 출력 단자와 상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 드레인에 접속되는 커런트 미러 회로와, 상기 제2 트랜지스터의 게이트와 상기 출력 트랜지스터의 드레인의 사이에 접속되는 용량을 구비하는 것을 특징으로 한다.
본 발명의 위상 보상 회로를 구비한 볼티지 레귤레이터는, 차동 증폭 회로의 입력 트랜지스터에 흐르는 전류의 밸런스가 무너져 오프셋이 발생하지 않고, 정확한 출력 전압을 얻을 수 있고, 출력 용량이나 출력 저항에 상관없이, 안정되고 또한 고속으로 동작시킬 수 있다. 또한, 경부하시의 소비 전력을 낮게 억제할 수 있다.
도 1은 볼티지 레귤레이터의 제1 실시 형태를 나타내는 회로도이다.
도 2는 커런트 미러 회로의 제1 실시 형태를 나타내는 회로도이다.
도 3은 커런트 미러 회로의 제2 실시 형태를 나타내는 회로도이다.
도 4는 커런트 미러 회로의 제3 실시 형태를 나타내는 회로도이다.
도 5는 커런트 미러 회로의 제4 실시 형태를 나타내는 회로도이다.
도 6은 종래의 볼티지 레귤레이터를 나타내는 회로도이다.
도 7은 1단 앰프로 구성되는 차동 증폭 회로를 나타내는 회로도이다.
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다.
(실시예 1)
우선, 볼티지 레귤레이터의 구성에 대해 설명한다. 도 1은, 본 발명의 볼티지 레귤레이터를 나타내는 회로도이다.
볼티지 레귤레이터는, 기준 전압 회로(101)와, 차동 증폭 회로(102)와, 위상 보상 회로(160)와, PMOS 트랜지스터(106)와, 저항(108, 109)과, 그라운드 단자(100)와, 출력 단자(121)와, 전원 단자(150)로 구성되어 있다. 위상 보상 회로(160)는 NMOS 트랜지스터(112, 114)와, 용량(115)과, 저항(113)과, 커런트 미러 회로(110)로 구성되어 있다. 커런트 미러 회로는 단자(1), 단자(2), 단자(3) 및 단자(4)의 4개의 단자를 가지며, 단자(1)에 입력된 전압에 따라서, 단자(2), 단자(3)로부터 소정 전류를 출력한다.
다음에, 볼티지 레귤레이터의 요소 회로의 접속에 대해 설명한다.
차동 증폭 회로(102)의 반전 입력 단자는 기준 전압 회로(101)에 접속되고, 비반전 입력 단자는 저항(108과 109)의 접속점에 접속되고, 출력 단자는 PMOS 트랜지스터(106)의 게이트 및 NMOS 트랜지스터(112)의 드레인 및 커런트 미러 회로(110)의 단자(1) 및 단자(2)에 접속되어 있다. 기준 전압 회로(101)의 또 한쪽은 그라운드 단자(100)에 접속된다. NMOS 트랜지스터(112)의 소스는 그라운드 단자(100)에 접속되고, 게이트는 저항(113) 및 NMOS 트랜지스터(114)의 드레인에 접속된다. NMOS 트랜지스터(114)의 게이트는 저항(113)의 또 한쪽 및 용량(115)에 접속되고, 드레인은 커런트 미러 회로의 단자(3)에 접속되고, 소스는 그라운드 단자(100)에 접속된다. 커런트 미러 회로의 단자(4)는 전원 단자(150)에 접속된다. PMOS 트랜지스터(106)의 소스는 전원 단자(150)에 접속되고, 드레인은 출력 단자( 121) 및 용량(115)의 또 한쪽 및 저항(108)의 또 한쪽에 접속된다. 저항(109)의 또 한쪽은 그라운드 단자(100)에 접속된다.
다음에, 볼티지 레귤레이터의 동작에 대해 설명한다.
출력 단자(121)의 전압이 높아지면, 노드(120)의 전압도 높아진다. 노드(120)의 전압이 기준 전압(101)의 전압보다 높아지면, 차동 증폭 회로(102)의 출력 전압이 높아진다. 따라서, PMOS 트랜지스터(106)의 게이트 전압이 높아지므로, PMOS 트랜지스터(106)의 드레인 전류가 감소하고, 출력 단자(121)의 전압은 낮아진다. 따라서, 출력 단자는 일정한 소망 전압으로 제어된다.
여기서 도 1에 나타내는 볼티지 레귤레이터는, 이하의 식으로 나타내어지는 주파수에서 폴이 발생한다.
Figure 112012061283928-pat00001
Figure 112012061283928-pat00002
R1은 차동 증폭 회로(102)의 출력 임피던스의 기생 저항 성분. Rout는 출력 단자(121)에 접속되는 부하 저항. GmP106은 PMOS 트랜지스터(106)의 트랜스 컨덕턴스. GmN114는 NMOS 트랜지스터(114)의 트랜스 컨덕턴스. R113은 저항(113)의 저항치. C115는 용량(115)의 용량치. Cout는 접속되는 출력 용량. CG는 PMOS 트랜지스터(106)의 게이트 용량치.
식 1, 식 2로부터 알 수 있듯이 제1 폴 및 제2 폴의 위치는 저항(113)과 용량(115)과 NMOS 트랜지스터(114)의 트랜스 컨덕턴스로 조절할 수 있고, 출력 저항(Rout), 출력 용량(Cout)의 값에 상관없이 안정되게 동작하도록 조정할 수 있다.
차동 증폭 회로(102)의 출력 단자는 NMOS 트랜지스터(112)의 드레인과 커런트 미러 회로(110)에 접속되어 있기 때문에, NMOS 트랜지스터(112)에 흐르는 전류는 커런트 미러 회로(110)로부터 흘려 보낼 수 있다. 그리고, 차동 증폭 회로(102)의 출력 단자로부터 NMOS 트랜지스터(112)로는 전류가 흐르지 않게 되기 때문에, 차동 증폭 회로(102)의 입력단의 트랜지스터에 오프셋이 발생하지 않게 된다. 이렇게 함으로써, 오프셋에 의한 출력 전압의 격차가 없어지고 정확하게 출력 전압을 설정할 수 있게 된다.
또, 상기 식으로부터, 부하 저항(Rout)이 충분히 큰 경우에는, GmN114를 작게 해도 제1 폴과 제2 폴의 위치를 분리하는 것이 가능하다. 여기서, MOS 트랜지스터의 Gm은, 이하의 식으로 나타내어진다.
Figure 112012061283928-pat00003
상기 식으로부터, 부하 저항(Rout)이 충분히 큰 경우에는, 위상 보상 회로(160)의 NMOS 트랜지스터(114)의 드레인 전류를 작게 해도 안정된 동작이 가능하다.
따라서, PMOS 트랜지스터(106)가 부하 저항(Rout)으로 흘려 보내는 전류의 크기에 따라, 커런트 미러 회로(110)가 위상 보상 회로(160)에 흘려 보내는 전류치를 제한함으로써, 구동 전류를 낮게 억제하는 것이 가능해진다.
이상으로부터, 본 발명의 볼티지 레귤레이터는, 차동 증폭 회로(102)의 입력단의 트랜지스터에 오프셋을 발생시키지 않고, 오프셋에 의한 출력 전압의 격차가 없어지고 정확하게 출력 전압을 설정할 수 있게 된다. 또한, PMOS 트랜지스터(106)가 부하 저항(Rout)으로 흘려 보내는 전류의 크기에 따라, 위상 보상 회로(160)의 소비 전류를 낮게 억제할 수 있다.
(실시예 2)
도 2는, 본 발명의 볼티지 레귤레이터에 관련된 커런트 미러 회로(110)의 제1 실시 형태를 나타내는 회로도이다. 커런트 미러 회로(110)는, PMOS 트랜지스터(201, 202, 203, 204), NMOS 트랜지스터(205, 206)로 구성되어 있다. PMOS 트랜지스터(201)의 소스는 전원 단자(150)에 접속되고, 게이트는 차동 증폭 회로(102)의 출력인 노드(130)에 접속되고, 드레인은 NMOS 트랜지스터(205)의 드레인에 접속된다. NMOS 트랜지스터(205)의 소스는 그라운드 단자(100)에 접속되고, 게이트는 NMOS 트랜지스터(205)의 드레인 및 NMOS 트랜지스터(206)의 게이트에 접속된다. NMOS 트랜지스터(206)의 소스는 그라운드 단자(100)에 접속되고, 드레인은 PMOS 트랜지스터(202)의 드레인에 접속된다. PMOS 트랜지스터(202)의 소스는 전원 단자(150)에 접속되고, 게이트는 PMOS 트랜지스터(202)의 드레인 및 PMOS 트랜지스터(203)와 PMOS 트랜지스터(204)의 게이트에 접속된다. PMOS 트랜지스터(203)의 소스는 전원 단자(150)에 접속되고, 드레인은 위상 보상 회로(160)의 NMOS 트랜지스터(112)의 드레인에 접속된다. PMOS 트랜지스터(204)의 소스는 전원 단자(150)에 접속되고, 드레인은 위상 보상 회로(160)의 NMOS 트랜지스터(114)의 드레인에 접속된다.
제1 실시 형태의 커런트 미러 회로는, 차동 증폭 회로(102)의 출력인 PMOS 트랜지스터(106)의 게이트 전압이 PMOS 트랜지스터(201)의 게이트에 입력되고, PMOS 트랜지스터(106)가 부하 저항에 흘려 보내는 전류치에 따라 PMOS 트랜지스터(201)의 드레인 전류가 변화한다. PMOS 트랜지스터(201)의 드레인 전류는, NMOS 트랜지스터(205, 206)의 커런트 미러에 의해 PMOS 트랜지스터(202)에 미러되고, PMOS 트랜지스터(202, 203, 204)의 커런트 미러에 의해 위상 보상 회로(160)에 PMOS 트랜지스터(106)가 부하 저항에 흘려 보내는 전류치에 따른 미러 전류가 흐른다.
이상으로부터, 제1 실시 형태의 커런트 미러 회로가 달린 위상 보상 회로를 구비하는 본 발명의 볼티지 레귤레이터는, 차동 증폭 회로(102)의 입력단의 트랜지스터에 오프셋을 발생시키지 않고, 오프셋에 의한 출력 전압의 격차가 없어지고 정확하게 출력 전압을 설정할 수 있게 된다. 또한, PMOS 트랜지스터(106)가 부하 저항(Rout)으로 흘려 보내는 전류의 크기에 따라, 위상 보상 회로(160)의 소비 전류를 낮게 억제할 수 있다.
(실시예 3)
도 3은, 본 발명의 볼티지 레귤레이터에 관련된 커런트 미러 회로(110)의 제2 실시 형태를 나타내는 회로도이다. 제2 실시 형태의 커런트 미러 회로는, NMOS 트랜지스터(301, 302)를 추가하고, 커런트 미러 회로를 저전압으로 구동 가능하게 하고, 또한 정확한 커런트 미러로 한다. NMOS 트랜지스터(301)를, PMOS 트랜지스터(201)와 NMOS 트랜지스터(205)의 사이에 추가하고, NMOS 트랜지스터(205)의 게이트를 NMOS 트랜지스터(301)의 드레인에 접속한다. NMOS 트랜지스터(302)를 PMOS 트랜지스터(202)와 NMOS 트랜지스터(206)의 사이에 추가하고, NMOS 트랜지스터(206)의 게이트를 NMOS 트랜지스터(301)의 드레인에 접속한다. NMOS 트랜지스터(301, 302)의 게이트 전압은 다른 회로로부터 부여한다.
제2 실시 형태의 커런트 미러 회로는, NMOS 트랜지스터(301, 302)가 캐스코드 회로로서 동작하고, NMOS 트랜지스터(205, 206)의 커런트 미러 회로의 정밀도를 향상시킨다. 또, NMOS 트랜지스터(301, 302)의 게이트 전압을 다른 회로로부터 부여함으로써, NMOS 트랜지스터(205, 206, 301, 302)로 구성되는 캐스코드형 커런트 미러 회로의 소비 전류의 상한을 낮게 억제할 수 있다.
이상으로부터, 제2 실시 형태의 커런트 미러 회로가 달린 위상 보상 회로를 구비하는 본 발명의 볼티지 레귤레이터는, 차동 증폭 회로(102)의 입력단의 트랜지스터에 오프셋을 발생시키지 않고, 오프셋에 의한 출력 전압의 격차가 없어지고 정확하게 출력 전압을 설정할 수 있게 된다. 또한, PMOS 트랜지스터(106)가 부하 저항(Rout)으로 흘려 보내는 전류의 크기에 따라, 위상 보상 회로(160)의 소비 전류를 낮게 억제하고, PMOS 트랜지스터(106)가 부하 저항으로 흘려 보내는 전류치가 큰 경우에, 위상 보상 회로(160)의 구동 전류가 과대해지지 않도록 제한을 행할 수 있다.
(실시예 4)
도 4는, 본 발명의 볼티지 레귤레이터에 관련된 커런트 미러 회로(110)의 제3 실시 형태를 나타내는 회로도이다. 제３ 실시 형태의 커런트 미러 회로는, 전류원으로서 NMOS 트랜지스터(401)를, PMOS 트랜지스터(201)와 NMOS 트랜지스터(205)의 사이에 추가했다. NMOS 트랜지스터(401)는 공핍형 트랜지스터이며, 게이트는 NMOS 트랜지스터(205)의 드레인에 접속된다.
게이트·소스간의 전압이 고정된 공핍형 트랜지스터는, 동작 상태가 포화 영역이 되면 정전류원으로서 동작한다. PMOS 트랜지스터(201)에서 참조한 PMOS 트랜지스터(106)가 흘려 보내는 부하 전류치가 어느 일정한 값을 넘은 곳에서 NMOS 트랜지스터(401)가 정전류원으로서 동작함으로써, 위상 보상 회로(160)의 구동 전류를 제한한다.
이상으로부터, 제３ 실시 형태의 커런트 미러 회로가 달린 위상 보상 회로를 구비하는 본 발명의 볼티지 레귤레이터는, 차동 증폭 회로(102)의 입력단의 트랜지스터에 오프셋을 발생시키지 않고, 오프셋에 의한 출력 전압의 격차가 없어지고 정확하게 출력 전압을 설정할 수 있게 된다. 또한, PMOS 트랜지스터(106)가 부하 저항(Rout)으로 흘려 보내는 전류의 크기에 따라, 위상 보상 회로(160)의 소비 전류를 낮게 억제하고, PMOS 트랜지스터(106)가 부하 저항으로 흘려 보내는 전류치가 큰 경우에, 위상 보상 회로(160)의 구동 전류가 과대해지지 않도록 제한을 행할 수 있다.
(실시예 5)
도 5는, 본 발명의 볼티지 레귤레이터에 관련된 커런트 미러 회로(110)의 제4 실시 형태를 나타내는 회로도이다. 제４ 실시 형태의 커런트 미러 회로는, NMOS 트랜지스터(205)를 대신하여, 정전류원 회로(506)를 추가했다. 정전류원 회로(506)는, PMOS 트랜지스터(501과 502), NMOS 트랜지스터(503과 504), 저항(505)으로 구성한다.
PMOS 트랜지스터(501)의 소스는 PMOS 트랜지스터(201)의 드레인에 접속하고, 게이트는 PMOS 트랜지스터(501)의 드레인에 접속하고, 드레인은 NMOS 트랜지스터(503)의 드레인에 접속한다. PMOS 트랜지스터(502)의 소스는 PMOS 트랜지스터(201)의 드레인에 접속하고, 게이트는 PMOS 트랜지스터(501)의 드레인에 접속하고, 드레인은 NMOS 트랜지스터(504)의 드레인에 접속한다. NMOS 트랜지스터(503)의 게이트는 NMOS 트랜지스터(504)의 드레인에 접속하고, 소스는 저항(505)에 접속한다. NMOS 트랜지스터(504)의 게이트는 NMOS 트랜지스터(504)의 드레인에 접속하고, 소스는 그라운드 단자(100)에 접속한다. 저항(505)의 또 한쪽은 그라운드 단자(100)에 접속한다.
PMOS 트랜지스터(501, 502)는, 커런트 미러 회로를 구성하고 있다. NMOS 트랜지스터(503, 504)는 게이트들이 접속된 커런트 미러 회로를 구성하고 있지만, NMOS 트랜지스터(503)의 소스는 저항을 통해 그라운드 단자(100)에 접속된다. 그 때문에, 저항(505)에는 NMOS 트랜지스터(503)의 드레인 전류에 의해 전압 강하가 발생하고, NMOS 트랜지스터(503)의 게이트·소스 전압은 그 만큼 작아진다. 저항(505)에 있어서의 전압 강하는, NMOS 트랜지스터(503와 504)의 K치의 차이, 혹은 PMOS 트랜지스터(501, 502)의 K치의 차이와 저항(505)의 값에 의해 결정되기 때문에, 전원 전압에 의존하지 않는 정전류원 회로로서 동작한다.
PMOS 트랜지스터(201)에서 참조한 PMOS 트랜지스터(106)가 흘려 보내는 부하 전류치가 어느 일정한 값을 넘은 곳에서 정전류원 회로(506)가 정전류 회로로서 동작하고, 위상 보상 회로(160)의 구동 전류치를 제한한다.
이상으로부터, 제４ 실시 형태의 커런트 미러 회로가 달린 위상 보상 회로를 구비하는 본 발명의 볼티지 레귤레이터는, 차동 증폭 회로(102)의 입력단의 트랜지스터에 오프셋을 발생시키지 않고, 오프셋에 의한 출력 전압의 격차가 없어지고 정확하게 출력 전압을 설정할 수 있게 된다. 또한, PMOS 트랜지스터(106)가 부하 저항(Rout)으로 흘려 보내는 전류의 크기에 따라, 위상 보상 회로(160)의 소비 전류를 낮게 억제하고, PMOS 트랜지스터(106)가 부하 저항으로 흘려 보내는 전류치가 큰 경우에, 위상 보상 회로(160)의 구동 전류가 과대해지지 않도록 제한을 행할 수 있다.
100:그라운드 단자
101:기준 전압 회로
102:차동 증폭 회로
121:출력 단자
150:전원 단자
160:위상 보상 회로
401:공핍 NMOS
405:정전류원

Claims (5)

  1. 기준 전압과 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압의 차를 증폭하여 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 위상 보상 회로를 구비한 볼티지 레귤레이터로서,
    상기 위상 보상 회로는,
    상기 오차 증폭 회로의 출력 단자에 드레인이 접속되는 제1 트랜지스터와,
    드레인이 상기 제1 트랜지스터의 게이트에 접속되고, 게이트가 저항을 통해 상기 제1 트랜지스터의 게이트에 접속되는 제2 트랜지스터와,
    상기 출력 트랜지스터의 게이트에 입력되는 전압을 검출하는 전압 검출용 트랜지스터를 구비하고, 상기 전압 검출용 트랜지스터에 흐르는 전류를 미러(mirror)하여 상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 드레인에 전류 공급하는 커런트 미러 회로와,
    상기 제2 트랜지스터의 게이트와 상기 출력 트랜지스터의 드레인의 사이에 접속되는 제1 용량을 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
  2. 청구항 1에 있어서,
    상기 커런트 미러 회로는, 상기 전압 검출용 트랜지스터에 흐르는 전류의 상한이 소정의 값으로 제한되는 것을 특징으로 하는 볼티지 레귤레이터.
  3. 청구항 2에 있어서,
    상기 커런트 미러 회로는 캐스코드 커런트 미러 회로이며, 상기 캐스코드 커런트 미러 회로는, 적어도 1단의, 외부 회로에 게이트가 접속된 커런트 미러 회로부를 갖는 것을 특징으로 하는 볼티지 레귤레이터.
  4. 청구항 2에 있어서,
    상기 전압 검출용 트랜지스터는, 게이트가 소스에 접속된 공핍형 트랜지스터가 드레인에 접속되어 있는 것을 특징으로 하는 볼티지 레귤레이터.
  5. 청구항 2에 있어서,
    상기 전압 검출용 트랜지스터의 드레인에 소스가 접속되고, 게이트가 자신의 드레인에 접속되는 제３ 트랜지스터와,
    상기 전압 검출용 트랜지스터의 드레인에 소스가 접속되고, 상기 제３ 트랜지스터의 게이트에 게이트가 접속되는 제４ 트랜지스터와,
    상기 제４ 트랜지스터의 드레인에 드레인이 접속되고, 자신의 드레인에 게이트가 접속되고, 소스가 접지된 제５ 트랜지스터와,
    상기 제３ 트랜지스터의 드레인에 드레인이 접속되고, 상기 제５ 트랜지스터의 게이트에 게이트가 접속되는 제6 트랜지스터와,
    상기 제6 트랜지스터의 소스에 접속되는 타단이 접지되는 제1 저항을 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
KR1020120083867A 2011-08-05 2012-07-31 볼티지 레귤레이터 KR101939843B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011171780A JP5715525B2 (ja) 2011-08-05 2011-08-05 ボルテージレギュレータ
JPJP-P-2011-171780 2011-08-05

Publications (2)

Publication Number Publication Date
KR20130016083A KR20130016083A (ko) 2013-02-14
KR101939843B1 true KR101939843B1 (ko) 2019-01-17

Family

ID=47613465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083867A KR101939843B1 (ko) 2011-08-05 2012-07-31 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US8866457B2 (ko)
JP (1) JP5715525B2 (ko)
KR (1) KR101939843B1 (ko)
CN (1) CN102915065B (ko)
TW (1) TWI534581B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5715401B2 (ja) * 2010-12-09 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
DE102011087440A1 (de) * 2011-11-30 2013-01-31 Osram Ag Schaltung zur Ansteuerung einer Beleuchtungskomponente
EP2825928B1 (en) * 2012-03-16 2019-11-13 Intel Corporation A low-impedance reference voltage generator
JP2014164702A (ja) * 2013-02-27 2014-09-08 Seiko Instruments Inc ボルテージレギュレータ
US9488505B2 (en) * 2013-10-28 2016-11-08 Infineon Technologies Ag Circuit, method and sensor for obtaining information on a physical quantity
US9778067B2 (en) * 2015-04-02 2017-10-03 Infineon Technologies Ag Sensing a physical quantity in relation to a sensor
FR3039905B1 (fr) * 2015-08-07 2019-01-25 STMicroelectronics (Alps) SAS Source de tension
JP6632358B2 (ja) * 2015-12-11 2020-01-22 エイブリック株式会社 増幅回路及びボルテージレギュレータ
US9893618B2 (en) * 2016-05-04 2018-02-13 Infineon Technologies Ag Voltage regulator with fast feedback
DE112019005412T5 (de) * 2018-10-31 2021-07-15 Rohm Co., Ltd. Lineare Stromversorgungsschaltung
US10942220B2 (en) 2019-04-25 2021-03-09 Teradyne, Inc. Voltage driver with supply current stabilization
US11283436B2 (en) 2019-04-25 2022-03-22 Teradyne, Inc. Parallel path delay line
US11119155B2 (en) 2019-04-25 2021-09-14 Teradyne, Inc. Voltage driver circuit
JP7292108B2 (ja) * 2019-05-27 2023-06-16 エイブリック株式会社 ボルテージレギュレータ
US11392155B2 (en) * 2019-08-09 2022-07-19 Analog Devices International Unlimited Company Low power voltage generator circuit
JP2021144411A (ja) 2020-03-11 2021-09-24 キオクシア株式会社 半導体装置及びメモリシステム
EP3951551B1 (en) * 2020-08-07 2023-02-22 Scalinx Voltage regulator and method
US20230198394A1 (en) * 2021-12-17 2023-06-22 Qualcomm Incorporated Nonlinear current mirror for fast transient and low power regulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034351A (ja) 1999-07-21 2001-02-09 Hitachi Ltd 電圧安定化回路およびそれを用いた半導体装置
JP4124768B2 (ja) 2003-04-18 2008-07-23 富士通株式会社 定電圧電源回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4181695B2 (ja) * 1999-07-09 2008-11-19 新日本無線株式会社 レギュレータ回路
JP2001282372A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc レギュレータ
EP1439444A1 (en) * 2003-01-16 2004-07-21 Dialog Semiconductor GmbH Low drop out voltage regulator having a cascode structure
JP4029812B2 (ja) * 2003-09-08 2008-01-09 ソニー株式会社 定電圧電源回路
JP2006127225A (ja) * 2004-10-29 2006-05-18 Torex Device Co Ltd 電源回路
CN100520665C (zh) * 2006-05-17 2009-07-29 深圳安凯微电子技术有限公司 一种低压线性电压调节器
TW200836037A (en) * 2006-12-08 2008-09-01 Seiko Instr Inc Voltage regulator
JP2008217677A (ja) * 2007-03-07 2008-09-18 Ricoh Co Ltd 定電圧回路及びその動作制御方法
JP5160317B2 (ja) * 2008-06-09 2013-03-13 セイコーインスツル株式会社 ボルテージレギュレータ
JP5580608B2 (ja) * 2009-02-23 2014-08-27 セイコーインスツル株式会社 ボルテージレギュレータ
JP2010277192A (ja) * 2009-05-26 2010-12-09 Toshiba Corp 電圧レギュレータ
JP5715401B2 (ja) * 2010-12-09 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
JP5670773B2 (ja) * 2011-02-01 2015-02-18 セイコーインスツル株式会社 ボルテージレギュレータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034351A (ja) 1999-07-21 2001-02-09 Hitachi Ltd 電圧安定化回路およびそれを用いた半導体装置
JP4124768B2 (ja) 2003-04-18 2008-07-23 富士通株式会社 定電圧電源回路

Also Published As

Publication number Publication date
KR20130016083A (ko) 2013-02-14
US8866457B2 (en) 2014-10-21
JP5715525B2 (ja) 2015-05-07
CN102915065A (zh) 2013-02-06
TWI534581B (zh) 2016-05-21
TW201329666A (zh) 2013-07-16
US20130033247A1 (en) 2013-02-07
JP2013037469A (ja) 2013-02-21
CN102915065B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
KR101939843B1 (ko) 볼티지 레귤레이터
US8928296B2 (en) High power supply rejection ratio (PSRR) and low dropout regulator
KR101689897B1 (ko) 볼티지 레귤레이터
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
CN106896856B (zh) 放大电路及电压调节器
KR102000680B1 (ko) 전압 레귤레이터
US9134740B2 (en) Low dropout regulator having differential circuit with X-configuration
US9671805B2 (en) Linear voltage regulator utilizing a large range of bypass-capacitance
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
JP2007249712A (ja) リニアレギュレータ回路
CN111176358B (zh) 一种低功耗低压差线性稳压器
KR20150111301A (ko) 전압 레귤레이터
JP5864086B2 (ja) 差動増幅回路
KR101274280B1 (ko) 전압 조정기
US20150137858A1 (en) Buffer circuit
JP2016051208A (ja) 基準電流設定回路
KR20090124963A (ko) 전압 조정기
JP7366692B2 (ja) 電源回路
KR20140102603A (ko) 센서 회로
US9582015B2 (en) Voltage regulator
TWI548964B (zh) 電壓翻轉式零點補償電路
JP6510165B2 (ja) オペアンプ
JP5788739B2 (ja) 電圧可変利得増幅回路
JP5876807B2 (ja) 低ドロップアウト電圧レギュレータ回路
KR20160012858A (ko) 저 드롭아웃 레귤레이터

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right