KR102000680B1

KR102000680B1 - 전압 레귤레이터

Info

Publication number: KR102000680B1
Application number: KR1020130023381A
Authority: KR
Inventors: 마나부 후지무라; 다카시 이무라; 유지 고바야시
Original assignee: 에이블릭 가부시키가이샤
Priority date: 2012-03-08
Filing date: 2013-03-05
Publication date: 2019-07-17
Anticipated expiration: 2033-03-05
Also published as: TW201401009A; JP2013186735A; JP5977963B2; KR20130103381A; TWI557530B; CN103309387A; US20130234687A1; US8957659B2; CN103309387B

Abstract

(과제) 부하 전류가 경부하에서 중부하로 전환된 경우에도, 과도 응답 특성이 좋은 전압 레귤레이터를 제공한다.
(해결 수단) 출력 전류 검출 회로를 구성하는 검출 트랜지스터의 게이트에, 차동 증폭 회로의 출력 단자와 AC적으로 차단하는 저항 소자와, 전압 레귤레이터의 출력 단자와 AC적으로 접속하는 용량 소자를 구비한 구성으로 했다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}

본 발명은, 전압 레귤레이터에 관한 것이며, 보다 상세하게는 출력 전류가 변동했을 때의 과도 응답 특성의 개선에 관한 것이다.

도 6은, 종래의 출력 전류 검출 회로를 구비한 전압 레귤레이터이다. 차동 증폭 회로(104)는 기준 전압 회로(103)의 출력전압과 분압 회로(106)의 출력전압을 비교해, 출력 트랜지스터(105)의 게이트·소스간 전압을 제어함으로써, 출력 단자(102)의 전압을 원하는 전압으로 한다. 출력 전류 검출 회로(107)는, 검출 트랜지스터(112)와, 출력 전류 모니터 회로(113)와, 제어 회로(114)를 구비한다.

여기서, 전압 레귤레이터의 출력전압(102)이 부하 전류의 증가에 의해 저하했다고 하면, 차동 증폭 회로(104)가 출력 트랜지스터(105)의 게이트·소스간 전압을 크게 하도록 동작한다. 출력 트랜지스터(105)와 검출 트랜지스터(112)는, 동일 특성이며 K값이 상이한 트랜지스터를 이용하고 있으며, 커런트 미러 접속되어 있다. 따라서, 검출 트랜지스터(112)는 출력 단자(102)의 부하 전류에 따른 전류(Im)를 흘린다. 출력 전류 모니터 회로(113)는, 검출 트랜지스터(112)가 흘리는 전류(Im)를 전압으로 변환하여 출력한다. 제어 회로(114)는, 출력 전류 모니터 회로(113)로부터 출력된 전압을 받고 제어 신호를 생성해 출력한다. 차동 증폭 회로(104)는, 제어 회로(114)로부터 제어 신호를 받고 바이어스 전류를 증가시킨다.

이상 설명한 바와 같이, 종래의 전압 레귤레이터는, 부하 전류에 따라 출력 전류 검출 회로가 차동 증폭 회로(104)의 바이어스 전류를 제어하므로, 과도 응답 특성이 좋아진다(예를 들면, 특허 문헌 1 참조).

일본국 특허 공개 2011－96210호 공보

그러나, 종래의 출력 전류 검출 회로를 구비한 전압 레귤레이터에서는, 차동 증폭 회로(104)의 출력 신호에 의해서 부하 전류를 검출하여, 차동 증폭 회로(104)의 바이어스 전류를 제어했으므로, 출력전압의 저하에 대해 즉시 대응하는 것이 곤란했다. 즉, 부하 전류가 경부하에서 중부하로 전환된 경우에, 차동 증폭 회로(104)의 바이어스 전류가 줄어 있으므로, 출력전압의 저하를 검출할 때의 차동 증폭 회로(104)의 과도 응답 특성이 나쁘다는 문제가 있었다.

본 발명은 상기 과제를 해결하기 위해서, 출력 트랜지스터의 게이트 단자와 검출 트랜지스터의 게이트 단자 사이에 저항 소자를 접속하고, 전압 레귤레이터의 출력 단자와 검출 트랜지스터의 게이트 단자 사이에 용량 소자를 구비하는 전압 레귤레이터를 제공한다.

본 발명의 전압 레귤레이터에 의하면, 부하 전류의 증가에 따른 출력전압의 저하에 대해, 검출 트랜지스터가 재빨리 전류를 흘릴 수 있으므로, 출력 전류 검출 회로가 차동 증폭 회로의 바이어스 전류를 고속으로 증가시킬 수 있다. 이에 의해, 부하의 증가에 따른 출력전압의 저하를 작게 할 수 있으므로, 과도 응답 특성의 개선이 가능해진다.

도 1은 제1의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다.
도 2는 제1의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터의 다른 예를 나타내는 회로도이다.
도 3은 제2의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다.
도 4는 제３의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다.
도 5는 제2 및 제3의 실시형태의 전압 검출 회로의 일례를 나타내는 회로도이다.
도 6은 종래의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다.

<제1의 실시형태>

도 1은, 제1의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다. 본 실시형태의 전압 레귤레이터는, 기준 전압 회로(103)와, 차동 증폭 회로(104)와, 출력 트랜지스터(105)와, 분압 회로(106)와, 출력 전류 검출 회로(107)와, 저항(151)과, 용량(152)으로 구성되어 있다. 출력 전류 검출 회로(107)는, 검출 트랜지스터(112)와, 출력 전류 모니터 회로(113)와, 제어 회로(114)로 구성된다.

다음에, 본 실시형태의 전압 레귤레이터의 요소 회로의 접속에 대해서 설명한다.

기준 전압 회로(103)는, 출력 단자를 차동 증폭 회로(104)의 반전 입력 단자에 접속한다. 분압 회로(106)는, 출력 단자(102)와 Vss 단자(100) 사이에 설치되고, 그 출력 단자는 차동 증폭 회로(104)의 비반전 입력 단자에 접속한다. 차동 증폭 회로(104)는, 출력 단자를 출력 트랜지스터(105)의 게이트에 접속한다. 저항(151)은, 차동 증폭 회로(104)의 출력 단자와 검출 트랜지스터(112)의 게이트 사이에 설치된다. 용량(152)은, 검출 트랜지스터(112)의 게이트와 출력 단자(102) 사이에 설치된다. 출력 트랜지스터(105)는, 소스를 Vin 단자에 접속하고, 드레인을 출력 단자(102)에 접속한다. 검출 트랜지스터(112)는, 소스를 Vin 단자에 접속하고, 드레인을 출력 전류 모니터 회로(113)에 접속한다. 출력 전류 모니터 회로(113)는, 출력 단자를 제어 회로(114)에 접속한다. 제어 회로(114)는, 출력 단자를 차동 증폭 회로(104)의 동작 전류 제어 단자에 접속한다.

다음에, 본 실시형태의 전압 레귤레이터의 동작에 대해서 설명한다.

출력 트랜지스터(105)는, 저항(151)에 의해 게이트가 차동 증폭 회로(104)의 출력 단자와 AC적으로 분리되고, 용량(152)의 용량 결합에 의해 출력 단자(102)와 AC적으로 결합된다.

부하(108)가 경부하에서 중부하로 변동하면, 출력 단자(102)에서 부하(108)로 흐르는 전류가 증가하고, 출력 단자(102)의 전압은 저하한다. 여기서, 검출 트랜지스터(112)의 게이트는, 저항(151)과 용량(152)의 작용에 의해서, 출력 단자(102)의 출력전압의 저하를 받을 수 있다. 따라서, 차동 증폭 회로(104)의 출력 트랜지스터(105)의 게이트·소스간 전압의 제어를 기다리지 않고, 검출 트랜지스터(112)에 의해 출력 전류 모니터 회로(113)에 전류를 흘릴 수 있다. 그 결과, 제어 회로(114)를 통해 차동 증폭 회로(104)의 바이어스 전류를 증가시킬 수 있다. 그 후에는, 분압 회로(106)의 출력전압에 의해 차동 증폭 회로(104)가 출력 트랜지스터(105)를 제어하는 전압에 의해서, 검출 트랜지스터(112)가 출력 전류 모니터 회로(113)에 전류를 공급한다. 그 결과, 부하(108)에 따른 차동 증폭 회로(104)의 바이어스 전류를 흘릴 수 있다.

이상 설명한 바와 같이, 본 실시형태의 전압 레귤레이터는, 검출 트랜지스터(112)의 게이트를, 출력 단자(102)의 출력전압의 변동으로 제어함으로써, 출력 전류의 변동에 대해 재빠르게 차동 증폭 회로(104)의 바이어스 전류를 제어하는 것이 가능해지므로, 과도 응답 특성을 개선할 수 있다.

또한, 도 2에 나타낸 바와 같이, 출력 트랜지스터(105)와 병렬로, 검출 트랜지스터(112)와 커런트 미러 접속이 되는 프리드라이버(201)를 추가해도 된다.

이와 같이 구성하면, 출력 전류가 경부하에서 중부하로 변동한 경우, 출력의 저하시에 용량(152)의 용량 결합에 의해, 프리드라이버(201)의 게이트·소스간 전압이 커져, 프리드라이버로부터 출력 전류를 공급할 수 있다. 따라서, 프리드라이버(201)로부터 출력에 공급되는 전류에 의해서, 출력전압(102)을 올리도록 동작하므로 과도 응답성을 더욱 개선할 수 있다.

<제2의 실시형태>

도 3은, 제2의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다. 본 실시형태의 전압 레귤레이터는, 제1의 실시형태의 회로에 전압 검출 회로(301)를 추가했다. 전압 검출 회로(301)는 출력 단자(102)와 Vss 단자(100) 사이에 설치되고, 출력 단자를 검출 트랜지스터(112)의 게이트에 접속한다.

다음에, 제2의 실시형태의 전압 레귤레이터의 동작에 대해서 설명한다.

부하(108)가 경부하에서 중부하로 변동한 경우, 전압 검출 회로(301)는 출력 단자(102)의 출력전압의 변동을 받고, 검출 트랜지스터(112)의 게이트 전압을 직접 인하하기 위한 전압 및 전류를 출력한다. 따라서, 검출 트랜지스터(112)에 의해 출력 전류 모니터 회로(113)에 전류를 흘릴 수 있다. 그 결과, 제어 회로(114)를 통해 차동 증폭 회로(104)의 바이어스 전류를 증가시킬 수 있다. 이에 의해, 차동 증폭 회로(104)의 바이어스 전류를 제1의 실시형태보다도 빨리 증가시킬 수 있으므로 과도 응답성을 더욱 개선할 수 있다.

여기서, 전압 검출 회로(301)는, 출력 단자(102)의 전압의 저하를 검출했을 때에, 출력 단자가 Vss 단자의 전압이 되는 회로이면 되고, 예를 들면 도 5에 나타낸 회로로 구성되어도 된다.

도 5에 나타낸 전압 검출 회로(301)는, 디프레션형 NMOS 트랜지스터(501, 502, 503, 504)와, 용량(505)과, 저항(506)으로 구성된다. 입력 단자(510)가 전압 레귤레이터의 출력 단자(102)에 접속되고, 출력 단자(511)가 검출 트랜지스터(112)의 게이트에 접속된다.

또한, 도 3의 회로에 있어서, 용량(152)은 없어도 동일한 효과가 얻어진다.

또, 출력 트랜지스터(105)와 병렬로, 검출 트랜지스터(112)와 커런트 미러 접속이 되는 프리드라이버(201)를 추가해도 된다.

<제3의 실시형태>

도 4는, 제3의 실시형태의 출력 전류 검출 회로를 구비한 전압 레귤레이터를 나타내는 회로도이다. 본 실시형태의 전압 레귤레이터는, 제2의 실시형태의 회로에 있어서, 전압 검출 회로(301)의 출력을, 논리 회로(401)(예를 들면 OR회로)를 통해 제어 회로(114)에 입력하도록 했다.

다음에, 제3의 실시형태의 전압 레귤레이터의 동작에 대해서 설명한다.

부하(108)가 경부하에서 중부하로 변동한 경우, 전압 검출 회로(301)는 출력 단자(102)의 출력전압의 변동을 받고, 논리 회로(401)를 통해 제어 회로(114)에 차동 증폭 회로(104)의 바이어스 전류를 증가시키는 신호를 출력한다. 논리 회로(401)는, 전압 검출 회로(301)의 신호와 출력 전류 모니터 회로(113)의 출력전압의 논리합(OR회로인 경우)을 취해, 제어 회로(114)에 신호를 출력한다. 그 결과, 제어 회로(114)를 통해 차동 증폭 회로(104)의 바이어스 전류를 증가시킬 수 있다. 이에 의해, 차동 증폭 회로(104)의 바이어스 전류를 다른 실시형태보다도 빨리 증가시킬 수 있으므로 과도 응답성을 더욱 개선할 수 있다.

또한, 도 4의 회로에 있어서, 저항(151)과 용량(152)은 없어도, 동일한 효과가 얻어진다.

102:출력 단자
103:기준 전압 회로
104:차동 증폭 회로
106:분압 회로
107:전류 검출 회로
108:출력 부하
113:출력 전류 모니터 회로
201:프리드라이버
301:전압 검출 회로
401:논리 회로

Claims

출력전압에 의거하는 전압과 기준 전압의 차를 증폭하는 차동 증폭 회로와,상기 차동 증폭 회로에 의해 제어되는 출력 트랜지스터를 구비하고, 출력 단자에 원하는 상기 출력전압을 출력하는 전압 레귤레이터로서,
상기 차동 증폭 회로의 출력 단자에 게이트가 접속된 검출 트랜지스터와, 상기 검출 트랜지스터의 드레인에 접속된 출력 전류 모니터 회로와, 상기 출력 전류 모니터 회로의 출력 단자에 접속된 제어 회로를 구비하고, 상기 전압 레귤레이터의 출력 단자의 출력 전류를 검출해 상기 차동 증폭 회로의 바이어스 전류를 제어하는 전류 검출 회로와,
상기 차동 증폭 회로의 출력 단자와 상기 검출 트랜지스터의 게이트 사이에 접속된 저항 소자와, 상기 전압 레귤레이터의 출력 단자와 상기 검출 트랜지스터의 게이트 사이에 접속된 용량 소자를 구비한 것을 특징으로 하는 전압 레귤레이터.
출력전압에 의거하는 전압과 기준 전압의 차를 증폭하는 차동 증폭 회로와,상기 차동 증폭 회로에 의해 제어되는 출력 트랜지스터를 구비하고, 출력 단자에 원하는 상기 출력전압을 출력하는 전압 레귤레이터로서,
상기 차동 증폭 회로의 출력 단자에 게이트가 접속된 검출 트랜지스터와, 상기 검출 트랜지스터의 드레인에 접속된 출력 전류 모니터 회로와, 상기 출력 전류 모니터 회로의 출력 단자에 접속된 제어 회로를 구비하고, 상기 전압 레귤레이터의 출력 단자의 출력 전류를 검출해 상기 차동 증폭 회로의 바이어스 전류를 제어하는 전류 검출 회로와,
상기 차동 증폭 회로의 출력 단자와 상기 검출 트랜지스터의 게이트 사이에 접속된 저항 소자와, 상기 전압 레귤레이터의 출력 단자와 접지 단자 사이에 접속된, 상기 전압 레귤레이터의 출력 단자의 전압의 저하를 검출하여, 상기 검출 트랜지스터의 게이트의 전압을 접지 전압이 되도록 제어하는 전압 검출 회로를 구비한 것을 특징으로 하는 전압 레귤레이터.
출력전압에 의거하는 전압과 기준 전압의 차를 증폭하는 차동 증폭 회로와,상기 차동 증폭 회로에 의해 제어되는 출력 트랜지스터를 구비하고, 출력 단자에 원하는 상기 출력전압을 출력하는 전압 레귤레이터로서,
상기 차동 증폭 회로의 출력 단자에 게이트가 접속된 검출 트랜지스터와, 상기 검출 트랜지스터의 드레인에 접속된 출력 전류 모니터 회로와, 상기 출력 전류 모니터 회로의 출력 단자에 접속된 제어 회로를 구비하고, 상기 전압 레귤레이터의 출력 단자의 출력 전류를 검출해 상기 차동 증폭 회로의 바이어스 전류를 제어하는 전류 검출 회로와,
상기 전압 레귤레이터의 출력 단자와 접지 단자 사이에 접속된, 상기 전압 레귤레이터의 출력 단자의 전압의 저하를 검출하여, 상기 제어 회로에 검출 신호를 출력하는 전압 검출 회로와,
상기 차동 증폭 회로의 출력 단자와 상기 검출 트랜지스터의 게이트 사이에 접속된 저항 소자와,
상기 전압 레귤레이터의 출력 단자와 상기 검출 트랜지스터의 게이트 사이에 접속된 용량 소자를 구비한 것을 특징으로 하는 전압 레귤레이터.
청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
게이트가 상기 검출 트랜지스터의 게이트와 접속되고, 소스가 상기 출력 트랜지스터의 소스와 접속되고, 드레인이 상기 출력 트랜지스터의 드레인과 접속된 프리드라이버인 트랜지스터를 구비한 것을 특징으로 하는 전압 레귤레이터.
삭제