JP2011242945A - ボルテージレギュレータ - Google Patents

Abstract

【課題】電源変動時に保護回路が誤って動作をしない低消費電流回路を備えたボルテージレギュレータを提供すること。
【解決手段】低消費電流回路は、出力電流を検出する検出トランジスタと、検出トランジスタのゲート端子に設けられたローパスフィルタと、定電流回路を備え、ローパスフィルタにて出力トランジスタがオンする前に検出トランジスタがオンして保護回路が誤って動作する事を防止する。
【選択図】図１

Description

本発明は、ボルテージレギュレータに関し、より詳しくは軽負荷時に保護回路動作を停止させる低消費電流回路に関する。

近年、携帯用の電子機器が普及している。電子機器に搭載されるＩＣは、省エネルギー化や環境への配慮から低消費電流化は避けられない課題である。しかしながら、技術の発展とともに電源ＩＣには高機能化、高精度化が求められており、これによる回路規模の拡大が消費電流の増大を招いている。回路規模が大きくなっても回路全体の消費電流を抑えることが課題である。

図２に、従来の低消費電流回路を備えたボルテージレギュレータの回路図を示す。ボルテージレギュレータは、基準電圧回路１０１と、定電流回路２１１と、エラーアンプ１０２と、ＰＭＯＳトランジスタ１０６および２０４と、抵抗１０７および１０８と、保護回路２０３と、スイッチ回路２０１と、出力電流モニタ回路２０２と、ＶＤＤ端子１０９と、ＶＳＳ端子１００と、出力端子１１０とを備える。低消費電流回路は出力電流モニタ回路２０２とスイッチ回路２０１とＰＭＯＳトランジスタ２０４で構成されている。

出力電流モニタ回路２０２はＰＭＯＳトランジスタ２０４を介して出力電流をモニタし、あるしきい値を超えるまでスイッチ回路２０１をオフする。こうして、保護回路２０３の動作を止め消費電流を少なくする。出力電流が大きくなりしきい値を超えると、スイッチ回路２０１をオンし保護回路２０３を動作させる。

特開２００７−９７３９５号公報（図２）

しかしながら、上記構成で低消費電流回路を構成した時、電源電圧変動が発生しエラーアンプ１０２の出力が過渡的に０Ｖ近辺まで下がる場合、ＰＭＯＳトランジスタ１０６がオンするよりも速くＰＭＯＳトランジスタ２０４はオンして大きな電流を流す。これは、ＰＭＯＳトランジスタ１０６よりＰＭＯＳトランジスタ２０４のゲート容量の方がはるかに小さいため、ＰＭＯＳトランジスタ１０６がオンするよりも速くＰＭＯＳトランジスタ２０４のゲート電圧が十分に低電圧となりフルオンするためである。そして、この電流でスイッチ回路２０１がオンし保護回路２０３が誤って起動する、という課題がある。

本発明は、電源電圧変動が大きい時でも保護回路が誤って起動することなく、ボルテージレギュレータの消費電流を低くすることを目的とする。

本発明は上記課題を解決するため、低消費電流回路は、出力トランジスタの出力電流を検出する検出トランジスタと、検出トランジスタのゲート端子に設けられたローパスフィルタと、定電流回路を備えることを特徴とするボルテージレギュレータを提供する。

本発明の低消費電流回路を備えたボルテージレギュレータによれば、電源電圧変動が大きい時でも保護回路が誤って起動することなく、ボルテージレギュレータの消費電流を低くする効果がある。

本発明の低消費電流回路を備えたボルテージレギュレータの一実施形態を示した回路図である。 従来の低消費電流回路を備えたボルテージレギュレータの回路図である。

以下、本発明の低消費電流回路を備えたボルテージレギュレータについて説明する。
図１は、本実施形態の低消費電流回路を備えたボルテージレギュレータの回路図である。

本実施形態のボルテージレギュレータは、基準電圧回路１０１と、エラーアンプ１０２と、保護回路１０３と、ＰＭＯＳトランジスタ１０４および１０６と、抵抗１０７および１０８と、定電流回路１０５と、抵抗１１１と、容量１１２と、ＶＤＤ端子１０９と、ＶＳＳ端子１００と、出力端子１１０とを備える。低消費電流回路としては、定電流回路１０５と、抵抗１１１と、容量１１２と、ＰＭＯＳトランジスタ１０４で構成されている。

基準電圧回路１０１は、プラス端子がエラーアンプ１０２の反転入力端子に接続され、マイナス端子がＶＳＳ端子１００に接続される。エラーアンプ１０２は、非反転入力端子が抵抗１０７と抵抗１０８の接続点に接続され、出力がＰＭＯＳトランジスタ１０６のゲートに接続される。抵抗１１１は、一方がＰＭＯＳトランジスタ１０４のゲートに接続され、もう一方はＰＭＯＳトランジスタ１０６のゲートに接続される。容量１１２は、一方はＰＭＯＳトランジスタ１０４のゲートに接続され、もう一方はＶＤＤ端子１０９に接続される。保護回路１０３は、入力がＰＭＯＳトランジスタ１０４のドレインに接続され、出力がＰＭＯＳトランジスタ１０６のゲートに接続される。ＰＭＯＳトランジスタ１０４は、ドレインは定電流回路１０５に接続され、ソースはＶＤＤ端子１０９に接続される。定電流回路１０５のもう一方はＶＳＳ端子１００に接続される。ＰＭＯＳトランジスタ１０６は、ドレインは出力端子１１０に接続され、ソースはＶＤＤ端子に接続される。抵抗１０７は出力端子と抵抗１０８に接続される。抵抗１０８は抵抗１０７とＶＳＳ端子に接続される。

次に、本実施形態のボルテージレギュレータの動作について説明する。
出力端子１１０に軽負荷が接続され出力電流が小さい時、出力電流の検出を行うＰＭＯＳトランジスタ１０４にはほとんど電流が流れず保護回路１０３をオフさせる。出力端子１１０に重負荷が接続され出力電流が大きい時、出力電流の検出を行うＰＭＯＳトランジスタ１０４には大きな電流が流れ、保護回路１０３を動作させる閾値よりドレイン電圧が大きくなり、保護回路１０３をオンさせる。

出力端子１１０に軽負荷が接続され出力電流が小さく保護回路１０３がオフしているとき、電源変動によってＶＤＤ端子１０９の電圧が高電圧から低電圧に変動すると、出力端子１１０の電圧が低下する。すると、エラーアンプ１０２の出力が０Ｖ近辺の電圧まで低下しＰＭＯＳトランジスタ１０６をオンさせるように動作する。抵抗１１１と容量１１２はローパスフィルタを形成しており、ＰＭＯＳトランジスタ１０４のゲート電圧は０Ｖ近辺の電圧まで低下するのに遅延が生じる。こうして、ＰＭＯＳトランジスタ１０６がオンして出力端子１１０の電圧が定常時の電圧まで戻り、エラーアンプ１０２の出力が定常時の電圧に戻るまでの間に、ＰＭＯＳトランジスタ１０４がオンすることがなくなり、保護回路１０３が誤動作する事を防ぐことができる。

以上により、本実施形態の低消費電流回路を備えたボルテージレギュレータはＰＭＯＳトランジスタ１０４のゲートにローパスフィルタを設けることで、電源変動時に保護回路１０３が誤って動作する事を防ぐことができる。

１０１ 基準電圧回路
１０２ エラーアンプ
１０３ 保護回路
１０５ 定電流回路
１０９ ＶＤＤ端子
１１０ 出力端子
２０１ スイッチ回路
２０２ 出力電流モニタ回路
２０３ 保護回路
２１１ 定電流回路

Claims (3)

1. 出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
   前記出力トランジスタの出力電流が過電流であることを検出し、前記出力トランジスタの電流を制限する保護回路と、
   前記出力トランジスタの出力電流が低電流であることを検出し、前記保護回路の動作を停止させる低消費電流回路と、を備えたボルテージレギュレータであって、
   前記低消費電流回路は、
   ゲートが前記出力トランジスタのゲートとローパスフィルタを介して接続され、前記出力電流を検出する検出トランジスタと、
   前記検出トランジスタのドレイン端子に接続される定電流回路と、を備えたことを特徴とするボルテージレギュレータ。
2. 前記検出トランジスタは、
   前記出力トランジスタと同じ極性でアスペクト比が異なる事を特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記ローパスフィルタは、
   抵抗と容量で構成され、前記容量は電源端子と前記検出トランジスタのゲートに接続されることを特徴とする請求項１または２に記載のボルテージレギュレータ。

Images