WO2014208261A1 - ボルテージレギュレータ - Google Patents

ボルテージレギュレータ Download PDF

Info

Publication number
WO2014208261A1
WO2014208261A1 PCT/JP2014/064267 JP2014064267W WO2014208261A1 WO 2014208261 A1 WO2014208261 A1 WO 2014208261A1 JP 2014064267 W JP2014064267 W JP 2014064267W WO 2014208261 A1 WO2014208261 A1 WO 2014208261A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
output
differential amplifier
amplifier circuit
circuit
Prior art date
Application number
PCT/JP2014/064267
Other languages
English (en)
French (fr)
Inventor
敏之 津崎
忠 黒蔵
学 藤村
Original Assignee
セイコーインスツル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツル株式会社 filed Critical セイコーインスツル株式会社
Priority to CN201480036667.5A priority Critical patent/CN105308529A/zh
Priority to EP14817875.9A priority patent/EP3015943A1/en
Priority to KR1020157036127A priority patent/KR20160022829A/ko
Publication of WO2014208261A1 publication Critical patent/WO2014208261A1/ja
Priority to US14/969,688 priority patent/US10177655B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Definitions

  • the present invention relates to a voltage regulator that outputs a constant voltage, and more particularly to an overcurrent protection circuit that protects a circuit by reducing the output current when an overcurrent flows through an output terminal.
  • the voltage regulator inputs a high power supply voltage such as a lithium ion secondary battery or battery, and outputs a voltage lower than the power supply voltage to a device such as a microcomputer. If the output terminal of the voltage regulator is short-circuited to the GND voltage (0 V) for some reason, the voltage regulator controls to lower the resistance value of the output transistor, so that a large current flows through the output terminal.
  • the voltage regulator requires an overcurrent protection circuit to protect the circuit from a large current flowing through the output terminal.
  • FIG. 3 is a block diagram of a conventional voltage regulator.
  • the conventional voltage regulator includes a constant voltage control circuit 320 and an overcurrent protection circuit 321.
  • the input voltage source 101 is connected between the power supply terminal 10 and the ground terminal 11.
  • a load resistor 103 is connected between the output terminal 12 and the ground terminal 11.
  • a resistor 111 and an output transistor 102 are connected in series between the power supply terminal 10 and the output terminal 12.
  • the constant voltage control circuit 320 will be described.
  • the differential amplifier circuit 304 the feedback voltage Vfb obtained by dividing the output voltage Vout by the voltage dividing resistor circuit 306 is input to the inverting input terminal, the reference voltage Vref of the reference voltage circuit 305 is input to the non-inverting input terminal, and the output terminal To output a current I1.
  • the NPN transistor 308 and the resistor 307 constitute a common source amplifier circuit.
  • the overcurrent protection circuit 321 will be described.
  • the voltage Vin of the input voltage source 101 is input to the non-inverting input terminal, and the voltage VR generated in the resistor 111 is input to the inverting input terminal.
  • the output voltage of the differential amplifier circuit 312 is input to the non-inverting input terminal, the reference voltage Vref2 of the reference voltage circuit 314 is input to the inverting input terminal, and the current I2 is output.
  • Current I2 is mirrored by NPN transistor 315 and NPN transistor 316 to become current I3.
  • the collector of the NPN transistor 316 is connected to the output of the differential amplifier circuit 304.
  • the output terminal 12 when the output terminal 12 is short-circuited to the ground terminal 11, the feedback voltage Vfb becomes the ground voltage Vss. Therefore, the output voltage Vdrv of the source ground amplifier circuit is lowered, and the output transistor 102 is turned on. As a result, the output current Iout increases. Accordingly, since the voltage VR is lowered due to the voltage drop caused by the resistor 111, the output voltage of the differential amplifier circuit 312 is increased. When the output voltage of the differential amplifier circuit 312 becomes higher than the reference voltage Vref2, the differential amplifier circuit 313 increases the current I2 that flows through the collector of the NPN transistor 315. Therefore, since the current I3 mirrored by the mirror circuit increases, the base current (I1-I3) of the NPN transistor 308 decreases.
  • the negative feedback for the output voltage control and the negative feedback for the output current control are operating during the operation of the overcurrent protection circuit. Therefore, if the negative feedback gain of the output current control is larger than the negative feedback gain of the output voltage control, the output voltage Vout is likely to oscillate, and therefore a large-capacity phase compensation circuit is required, which increases the chip area. End up. Further, when the negative feedback gain of the output current control is smaller than the negative feedback gain of the output voltage control, the influence of the negative feedback of the output voltage control is strong, so that the overcurrent protection of the output current Iout is difficult to be effective. there were.
  • a voltage regulator including an overcurrent protection circuit includes a first differential amplifier circuit that compares a first reference voltage and a feedback voltage, and an output voltage of the first differential amplifier circuit.
  • a constant voltage control circuit having an output transistor controlled by the output, a resistor for measuring an output current, a second differential amplifier circuit for measuring a voltage difference between both ends of the resistor, and a second differential amplifier circuit
  • a comparator that compares the output voltage with the second reference voltage
  • an overcurrent protection circuit that includes a switch controlled by a detection signal of the comparator, and the second difference is detected when the output current exceeds the overcurrent protection set value.
  • the output voltage of the dynamic amplifier circuit is input to the first differential amplifier circuit via a switch, and the control of the output transistor is switched from the control by the constant voltage control circuit to the control by the overcurrent protection circuit.
  • the voltage regulator provided with the overcurrent protection circuit of the present invention it is possible to accurately and stably control the output current to the overcurrent protection set value without requiring a phase compensation circuit having a large area element.
  • FIG. 1 is a block diagram showing a voltage regulator of this embodiment.
  • the voltage regulator of this embodiment includes a constant voltage control circuit 120 and an overcurrent protection circuit 121.
  • An input voltage source 101 is connected between the power supply terminal 10 and the ground terminal 11.
  • a load resistor 103 is connected between the output terminal 12 and the ground terminal 11.
  • a resistor 111 and an output transistor 102 are connected in series between the power supply terminal 10 and the output terminal 12.
  • the constant voltage control circuit 120 includes a differential amplifier circuit 104, a reference voltage circuit 105, and a voltage dividing resistor circuit 106.
  • the voltage dividing resistor circuit 106 is connected between the output terminal 12 and the ground terminal 11.
  • the output terminal of the voltage dividing resistor circuit 106 is connected to the first non-inverting input terminal
  • the output terminal of the overcurrent protection circuit 121 is connected to the second non-inverting input terminal
  • the reference terminal is connected to the inverting input terminal.
  • the voltage circuit 105 is connected and the output terminal is connected to the gate of the output transistor 102.
  • the overcurrent protection circuit 121 includes a differential amplifier circuit 112, a comparator 113, a reference voltage circuit 114, switches 115 and 116, and an inverter 117.
  • the connection point of the power supply terminal 10 and one terminal of the resistor 111 is connected to the non-inverting input terminal, and the other terminal of the resistor 111 is connected to the inverting input terminal.
  • the comparator 113 has the non-inverting input terminal connected to the output terminal of the differential amplifier circuit 112 and the inverting input terminal connected to the reference voltage circuit 114.
  • the switch 115 is connected between the output terminal of the differential amplifier circuit 112 and the output terminal of the overcurrent protection circuit 121, and the output terminal of the comparator 113 is connected to the control terminal.
  • the switch 116 is connected between the output terminal of the differential amplifier circuit 112 and the ground terminal 11, and the control terminal is connected to the output terminal of the comparator 113 via the inverter 117.
  • the voltage dividing resistor circuit 106 outputs a feedback voltage Vfb obtained by dividing the output voltage Vout.
  • the reference voltage circuit 105 outputs a reference voltage Vref.
  • the differential amplifier circuit 104 amplifies the difference between the feedback voltage Vfb and the reference voltage Vref and outputs the output voltage Vdrv to the gate of the output transistor 102. Thereby, negative feedback for controlling the output voltage is configured, and the output voltage Vout is controlled to the set voltage.
  • the differential amplifier circuit 112 amplifies and outputs the voltage difference between both ends of the resistor 111.
  • the comparator 113 compares the output voltage of the differential amplifier circuit 112 with the reference voltage Vref2, and outputs the signal Vd.
  • the switch 115 is short-circuited when the output voltage of the differential amplifier circuit 112 is higher than the reference voltage Vref2, that is, when the signal Vd is High.
  • the switch 116 is turned on when the output voltage of the differential amplifier circuit 112 is lower than the reference voltage Vref2, that is, the signal Vd is Low.
  • the output voltage of the differential amplifier circuit 112 is input to the second non-inverting input terminal of the differential amplifier circuit 104 as the output voltage V121 from the output terminal of the overcurrent protection circuit 121 via the switch 115.
  • the differential amplifier circuit 104 amplifies the difference between the feedback voltage Vfb and the output voltage V121, and outputs the output voltage Vdrv to the gate of the output transistor 102. Thereby, a negative feedback for controlling the output current is configured, and the output current Iout is controlled to the overcurrent protection setting current.
  • FIG. 2 is a circuit diagram showing an example of the differential amplifier circuit 104.
  • the differential amplifier circuit 104 includes a first non-inverting input terminal 201, a second non-inverting input terminal 202, an inverting input terminal 203, an output terminal 204, NMOS transistors 205, 206, and 207, and PMOS transistors 208 and 209.
  • the gate of the NMOS transistor 205 is connected to the first non-inverting input terminal 201.
  • the NMOS transistor 206 has a gate connected to the second non-inverting input terminal 202.
  • the NMOS transistor 207 has a gate connected to the inverting input terminal 203.
  • Each source is connected to the current source 210 in common.
  • the drain of the PMOS transistor 208 is connected to the drains of the NMOS transistor 205 and the NMOS transistor 206 and the input terminal of the inverting amplifier circuit 211.
  • the PMOS transistor 209 has a drain and a gate connected in common to the drain of the NMOS transistor 207 and the gate of the PMOS transistor 208.
  • the inverting amplifier circuit 211 has an output terminal connected to the output terminal 204.
  • the feedback voltage Vfb is input to the first non-inverting input terminal 201, the voltage V121 is input to the second non-inverting input terminal 202, the reference voltage Vref is input to the inverting input terminal 203, and the output terminal 204 outputs the output voltage Vdrv.
  • the differential amplifier circuit 104 configured as described above operates as follows with respect to the input voltage.
  • the current flowing through the PMOS transistor 208 is smaller than the current flowing through the NMOS transistor 205. Accordingly, the drain voltage of the PMOS transistor 208 decreases and the output voltage Vdrv increases. At this time, since the resistance of the NMOS transistor 205 is smaller than that of the NMOS transistor 206, the NMOS transistor 205 predominantly passes current.
  • the current flowing through the PMOS transistor 208 is smaller than the current flowing through the NMOS transistor 206. Accordingly, the drain voltage of the PMOS transistor 208 decreases and the output voltage Vdrv increases. At this time, since the resistance of the NMOS transistor 206 is smaller than that of the NMOS transistor 205, the NMOS transistor 206 predominantly passes current.
  • the differential amplifier circuit 104 In normal operation, since the output voltage of the differential amplifier circuit 112 is lower than the reference voltage Vref2, the output Vd of the comparator 113 is Lo output, the switch 115 is opened, and the switch 116 is short-circuited. Accordingly, since the ground voltage Vss is input to the second non-inverting input terminal, the differential amplifier circuit 104 has a voltage based on the voltage of the first non-inverting input terminal and the inverting input terminal, that is, the feedback voltage Vfb and the reference voltage Vref. Is output.
  • the feedback voltage Vfb becomes the ground voltage Vss, so that the output voltage Vdrv of the differential amplifier circuit 104 decreases. Since the output transistor 102 is turned on, the output current Iout increases. When the output current Iout increases, the voltage VR decreases due to the voltage drop of the resistor 111, and the output voltage of the differential amplifier circuit 112 increases. When the output voltage of the differential amplifier circuit 112 becomes higher than the reference voltage Vref2, the output Vd of the comparator 113 becomes a high output, the switch 115 is short-circuited, and the switch 116 is opened.
  • the differential amplifier circuit 104 prevents the overcurrent by controlling the gate of the output transistor 102 based on the output voltage of the overcurrent protection circuit 121.
  • the comparator 113 has hysteresis added to prevent chattering.
  • the reference voltage Vref and the reference voltage Vref2 are preferably the same voltage so that the differential amplifier circuit 104 can smoothly switch from the control of the first non-inverting input terminal to the control of the second non-inverting input terminal.
  • the output voltage of the differential amplifier circuit 112 increases in proportion to the output current Iout, but is lower than the reference voltage Vref2, so that the output Vd of the comparator 113 is a Low output. Accordingly, since the switch 115 is open and the switch 116 is short-circuited, the output terminal of the overcurrent protection circuit 121 is connected to the ground terminal 11 and the output voltage V121 is 0V. Therefore, in the differential amplifier circuit 104, the feedback voltage Vfb works as a non-inverting input signal, and the output voltage Vout is controlled to the set voltage by the negative feedback of the constant voltage control circuit 120. At this time, the voltage of the first non-inverting input terminal becomes equal to the voltage of the inverting input terminal by the action of the differential amplifier circuit 104, so that the feedback voltage Vfb becomes equal to the reference voltage Vref.
  • the output voltage of the differential amplifier circuit 112 rises and becomes higher than the reference voltage Vref2, the output Vd of the comparator 113 becomes a high output. Therefore, since the switch 115 is short-circuited and the switch 116 is open, the output voltage V121 of the overcurrent protection circuit 121 is the same voltage as the output voltage of the differential amplifier circuit 112.
  • the reference voltages Vref and Vref2 are set to the same voltage, the output voltage V121 is higher than the feedback Vfb, so that the output voltage V121 functions as a non-inverted input signal of the differential amplifier circuit 104 and the overcurrent protection circuit. Due to the negative feedback 121, the output current Iout is controlled to the overcurrent protection set current.
  • the voltage regulator including the overcurrent protection circuit of the present embodiment when the output current exceeding the overcurrent protection set value flows, the negative feedback of the output voltage control is disconnected, and the output current control Therefore, it is possible to control the output current to the overcurrent protection set value with high accuracy and stability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

　面積の大きな素子の位相補償回路を必要とせず、出力電流を過電流保護設定値に精度良く安定して制御することが可能なボルテージレギュレータを提供する。　第一基準電圧と帰還電圧を比較する第一差動増幅回路と、第一差動増幅回路の出力電圧で制御される出力トランジスタを備えた定電圧制御回路と、出力電流を測定するための抵抗と、抵抗の両端の電圧の差を測定する第二差動増幅回路と、第二差動増幅回路の出力電圧と第二基準電圧を比較するコンパレータと、コンパレータの検出信号によって制御されるスイッチを備えた過電流保護回路と、を備え、出力電流が過電流保護設定値以上流れた時に、第二差動増幅回路の出力電圧がスイッチを介して第一差動増幅回路に入力され、出力トランジスタの制御を定電圧制御回路による制御から過電流保護回路による制御に切り替える構成とした。

Description

ボルテージレギュレータ
　本発明は、定電圧を出力するボルテージレギュレータに関し、より詳しくは、出力端子に過電流が流れたときに、出力電流を小さく絞って回路を保護する過電流保護回路に関する。
　ボルテージレギュレータは、リチウムイオン２次電池やバッテリーなどの高い電源電圧を入力し、マイコンなどのデバイスへ電源電圧よりも低い電圧を出力する。仮に、何らかの理由によりボルテージレギュレータの出力端子がＧＮＤ電圧（０Ｖ）にショートされた場合、ボルテージレギュレータは、出力トランジスタの抵抗値を下げるように制御するので、出力端子に大電流が流れる。ボルテージレギュレータは、出力端子に大電流が流れることから回路を保護するために、過電流保護回路が必要となる。
　図３は、従来のボルテージレギュレータのブロック図である。従来のボルテージレギュレータは、定電圧制御回路３２０と過電流保護回路３２１を備えている。
　電源端子１０と接地端子１１の間に入力電圧源１０１が接続される。出力端子１２と接地端子１１の間に負荷抵抗１０３が接続される。電源端子１０と出力端子１２の間に、抵抗１１１と出力トランジスタ１０２が直列に接続される。
　定電圧制御回路３２０について説明する。差動増幅回路３０４は、反転入力端子に出力電圧Ｖｏｕｔを分圧抵抗回路３０６により分圧した帰還電圧Ｖｆｂが入力され、非反転入力端子に基準電圧回路３０５の基準電圧Ｖｒｅｆが入力され、出力端子から電流Ｉ１を出力する。ＮＰＮトランジスタ３０８と抵抗３０７は、ソース接地増幅回路を構成する。出力トランジスタ１０２は、ゲートにソース接地増幅回路の出力電圧Ｖｄｒｖが入力されことにより、出力電圧Ｖｏｕｔを制御する負帰還が構成され、出力電圧Ｖｏｕｔを設定電圧に制御する。
　過電流保護回路３２１について説明する。差動増幅回路３１２は、非反転入力端子に入力電圧源１０１の電圧Ｖｉｎが入力され、反転入力端子に抵抗１１１に発生する電圧ＶＲが入力される。差動増幅回路３１３は、非反転入力端子に差動増幅回路３１２の出力電圧が入力され、反転入力端子に基準電圧回路３１４の基準電圧Ｖｒｅｆ２が入力され、電流Ｉ２を出力する。電流Ｉ２は、ＮＰＮトランジスタ３１５とＮＰＮトランジスタ３１６によりミラーされ電流Ｉ３となる。ＮＰＮトランジスタ３１６のコレクタは、差動増幅回路３０４の出力に接続される。
　ここで、出力端子１２が接地端子１１にショートされたような場合、帰還電圧Ｖｆｂは接地電圧Ｖｓｓになっていくので、ソース接地増幅回路の出力電圧Ｖｄｒｖが低下し、出力トランジスタ１０２がオンしていき、出力電流Ｉｏｕｔが増加する。従って、抵抗１１１による電圧降下により電圧ＶＲは低くなるので、差動増幅回路３１２の出力電圧は高くなる。差動増幅回路３１２の出力電圧が基準電圧Ｖｒｅｆ２よりも電圧が高くなると、差動増幅回路３１３はＮＰＮトランジスタ３１５のコレクタに流す電流Ｉ２を増加する。従って、ミラー回路によりミラーされた電流Ｉ３が増加するので、ＮＰＮトランジスタ３０８のベース電流（Ｉ１－Ｉ３）は減少する。ＮＰＮトランジスタ３０８のベース電流が減少するため、ソース接地増幅回路の出力電圧Ｖｄｒｖが上昇し、出力電流Ｉｏｕｔは減少する。このように、出力電流を制御する負帰還が構成され、出力電流Ｉｏｕｔは過電流保護設定電流に制御される。
特開２００６－３１６７２号公報
　しかしながら、上述したような従来のボルテージレギュレータは、過電流保護回路の動作時に、出力電圧制御の負帰還と出力電流制御の負帰還が動作している。従って、出力電流制御の負帰還のゲインが出力電圧制御の負帰還のゲインより大きい場合は、出力電圧Ｖｏｕｔが発振しやすいため、大きい容量の位相補償回路を必要とするので、チップ面積が増加してしまう。また、出力電流制御の負帰還のゲインが出力電圧制御の負帰還のゲインより小さい場合は、出力電圧制御の負帰還の影響が強いため、出力電流Ｉｏｕｔの過電流保護が効きにくい、という課題があった。
　従来の課題を解決するために、本発明の過電流保護回路を備えたボルテージレギュレータは、第一基準電圧と帰還電圧を比較する第一差動増幅回路と、第一差動増幅回路の出力電圧で制御される出力トランジスタを備えた定電圧制御回路と、出力電流を測定するための抵抗と、抵抗の両端の電圧の差を測定する第二差動増幅回路と、第二差動増幅回路の出力電圧と第二基準電圧を比較するコンパレータと、コンパレータの検出信号によって制御されるスイッチを備えた過電流保護回路と、を備え、出力電流が過電流保護設定値以上流れた時に、第二差動増幅回路の出力電圧がスイッチを介して第一差動増幅回路に入力され、出力トランジスタの制御を定電圧制御回路による制御から過電流保護回路による制御に切り替える構成とした。
　本発明過電流保護回路を備えたボルテージレギュレータによれば、面積の大きな素子の位相補償回路を必要とせず、出力電流を過電流保護設定値に精度良く安定して制御することが可能となる。
本実施形態のボルテージレギュレータを示すブロック図である。 本実施形態のボルテージレギュレータの差動増幅回路の一例を示す回路図である。 従来のボルテージレギュレータのブロック図である。
　以下、本実施形態のボルテージレギュレータについて、図面を参照して説明する。
　図１は、本実施形態のボルテージレギュレータを示すブロック図である。
　本実施形態のボルテージレギュレータは、定電圧制御回路１２０と過電流保護回路１２１を備えている。電源端子１０と接地端子１１の間に入力電圧源１０１が接続される。出力端子１２と接地端子１１の間に負荷抵抗１０３が接続される。電源端子１０と出力端子１２の間に、抵抗１１１と出力トランジスタ１０２が直列に接続される。
　定電圧制御回路１２０は、差動増幅回路１０４と、基準電圧回路１０５と、分圧抵抗回路１０６を備えている。分圧抵抗回路１０６は、出力端子１２と接地端子１１の間に接続される。差動増幅回路１０４は、第一非反転入力端子に分圧抵抗回路１０６の出力端子が接続され、第二非反転入力端子に過電流保護回路１２１の出力端子が接続され、反転入力端子に基準電圧回路１０５が接続され、出力端子は出力トランジスタ１０２のゲートに接続される。
　過電流保護回路１２１は、差動増幅回路１１２と、コンパレータ１１３と、基準電圧回路１１４と、スイッチ１１５及び１１６と、インバーター１１７を備えている。差動増幅回路１１２は、非反転入力端子に電源端子１０と抵抗１１１の一方の端子の接続点が接続され、反転入力端子に抵抗１１１の他方の端子が接続される。コンパレータ１１３は、非反転入力端子に差動増幅回路１１２の出力端子が接続され、反転入力端子に基準電圧回路１１４が接続される。スイッチ１１５は、差動増幅回路１１２の出力端子と過電流保護回路１２１の出力端子の間に接続され、制御端子はコンパレータ１１３の出力端子が接続される。スイッチ１１６は、差動増幅回路１１２の出力端子と接地端子１１の間に接続され、制御端子はコンパレータ１１３の出力端子がインバーター１１７を介して接続される。
　分圧抵抗回路１０６は、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂを出力する。基準電圧回路１０５は、基準電圧Ｖｒｅｆを出力する。差動増幅回路１０４は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆの差を増幅して、出力電圧Ｖｄｒｖを出力トランジスタ１０２のゲートに出力する。これにより、出力電圧を制御する負帰還が構成され、出力電圧Ｖｏｕｔは設定電圧に制御される。
　差動増幅回路１１２は、抵抗１１１の両端の電圧の差を増幅して出力する。コンパレータ１１３は、差動増幅回路１１２の出力電圧と基準電圧Ｖｒｅｆ２を比較し、その信号Ｖｄを出力する。スイッチ１１５は、差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２より高い、すなわち信号ＶｄがＨｉｇｈの時にショートする。スイッチ１１６は、差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２より低い、すなわち信号ＶｄがＬｏｗの時にオンする。差動増幅回路１１２の出力電圧は、スイッチ１１５を介して、過電流保護回路１２１の出力端子から出力電圧Ｖ１２１として差動増幅回路１０４の第二非反転入力端子に入力される。差動増幅回路１０４は、帰還電圧Ｖｆｂと出力電圧Ｖ１２１の差を増幅して、出力電圧Ｖｄｒｖを出力トランジスタ１０２のゲートに出力する。これにより、出力電流を制御する負帰還が構成され、出力電流Ｉｏｕｔは過電流保護設定電流に制御される。
　図２は、差動増幅回路１０４の一例を示す回路図である。
　差動増幅回路１０４は、第一非反転入力端子２０１と、第二非反転入力端子２０２と、反転入力端子２０３と、出力端子２０４と、ＮＭＯＳトランジスタ２０５、２０６、２０７と、ＰＭＯＳトランジスタ２０８、２０９と、電流源２１０と、反転増幅回路２１１を備えている。
　ＮＭＯＳトランジスタ２０５は、ゲートが第一非反転入力端子２０１に接続される。ＮＭＯＳトランジスタ２０６は、ゲートが第二非反転入力端子２０２に接続される。ＮＭＯＳトランジスタ２０７は、ゲートが反転入力端子２０３に接続される。各々のソースは、共通に電流源２１０と接続される。ＰＭＯＳトランジスタ２０８は、ドレインがＮＭＯＳトランジスタ２０５及びＮＭＯＳトランジスタ２０６のドレインと反転増幅回路２１１の入力端子に接続される。ＰＭＯＳトランジスタ２０９は、ドレインとゲートが共通にＮＭＯＳトランジスタ２０７のドレイン及びＰＭＯＳトランジスタ２０８のゲートに接続される。反転増幅回路２１１は、出力端子が出力端子２０４に接続される。
　第一非反転入力端子２０１に帰還電圧Ｖｆｂ、第二非反転入力端子２０２に電圧Ｖ１２１、反転入力端子２０３に基準電圧Ｖｒｅｆが入力され、出力端子２０４は出力電圧Ｖｄｒｖを出力する。
　上述したように構成した差動増幅回路１０４は、入力される電圧に対して以下のように動作する。
　基準電圧Ｖｒｅｆに対して帰還電圧Ｖｆｂと電圧Ｖ１２１の両方が低い場合、ＰＭＯＳトランジスタ２０８の流す電流がＮＭＯＳトランジスタ２０５とＮＭＯＳトランジスタ２０６の流す電流よりも大きい。従って、ＰＭＯＳトランジスタ２０８のドレイン電圧は上昇し、出力電圧Ｖｄｒｖは低下する。
　基準電圧Ｖｒｅｆに対して帰還電圧Ｖｆｂが高い場合、ＰＭＯＳトランジスタ２０８の流す電流がＮＭＯＳトランジスタ２０５の流す電流よりも小さい。従って、ＰＭＯＳトランジスタ２０８のドレイン電圧は低下し、出力電圧Ｖｄｒｖは上昇する。このとき、ＮＭＯＳトランジスタ２０６よりもＮＭＯＳトランジスタ２０５の抵抗が小さくなるため、ＮＭＯＳトランジスタ２０５が支配的に電流を流す。
　基準電圧Ｖｒｅｆに対して電圧Ｖ１２１が高い場合、ＰＭＯＳトランジスタ２０８の流す電流がＮＭＯＳトランジスタ２０６の流す電流よりも小さい。従って、ＰＭＯＳトランジスタ２０８のドレイン電圧は低下し、出力電圧Ｖｄｒｖは上昇する。このとき、ＮＭＯＳトランジスタ２０５よりもＮＭＯＳトランジスタ２０６の抵抗が小さくなるため、ＮＭＯＳトランジスタ２０６が支配的に電流を流す。
　次に、本実施形態のボルテージレギュレータの過電流保護動作について説明する。
　通常動作時は、差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２よりも低いので、コンパレータ１１３の出力ＶｄはＬｏ出力となり、スイッチ１１５はオープンし、スイッチ１１６はショートする。従って、差動増幅回路１０４は、第二非反転入力端子に接地電圧Ｖｓｓが入力されるので、第一非反転入力端子と反転入力端子の電圧、すなわち帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆに基づいた電圧を出力する。
　出力端子１２が接地端子１１にショートされたような場合、帰還電圧Ｖｆｂは接地電圧Ｖｓｓになっていくので、差動増幅回路１０４の出力電圧Ｖｄｒｖが低下する。出力トランジスタ１０２はオンしていくので、出力電流Ｉｏｕｔは増加する。出力電流Ｉｏｕｔが増加すると、抵抗１１１の電圧降下により電圧ＶＲは低くなっていき、差動増幅回路１１２の出力電圧は高くなっていく。差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２よりも高くなると、コンパレータ１１３の出力ＶｄはＨｉｇｈ出力となり、スイッチ１１５はショートし、スイッチ１１６はオープンする。よって、差動増幅回路１０４の第二非反転入力端子には、差動増幅回路１１２の出力電圧と同じ電圧が入力される。このときの差動増幅回路１１２の出力電圧は、基準電圧Ｖｒｅｆ２と同じ値である。出力電流Ｉｏｕｔが更に増加すると、差動増幅回路１１２の出力電圧は帰還電圧Ｖｆｂよりも高くなるので、差動増幅回路１０４は第二非反転入力端子と反転入力端子の電圧、すなわち差動増幅回路１１２の出力電圧と基準電圧Ｖｒｅｆに基づいた電圧を出力する。従って、差動増幅回路１０４は、過電流保護回路１２１の出力電圧に基づいて、出力トランジスタ１０２のゲートを制御して、過電流を防止する。
　ここで、コンパレータ１１３は、チャタリング防止のために、ヒステリシスが付加されていることが好ましい。また、基準電圧Ｖｒｅｆと基準電圧Ｖｒｅｆ２は、差動増幅回路１０４が第一非反転入力端子の制御から第二非反転入力端子の制御に滑らかに切り替わるために、同じ電圧であることが好ましい。
　先ず、出力電流Ｉｏｕｔが過電流保護設定値よりも小さい場合を説明する。
　差動増幅回路１１２の出力電圧は、出力電流Ｉｏｕｔに比例して上昇するが、基準電圧Ｖｒｅｆ２よりも低いので、コンパレータ１１３の出力ＶｄはＬｏｗ出力となる。従って、スイッチ１１５はオープン、スイッチ１１６はショートとなるので、過電流保護回路１２１の出力端子は接地端子１１へ接続され、出力電圧Ｖ１２１は０Ｖとなる。従って、差動増幅回路１０４は帰還電圧Ｖｆｂが非反転入力信号として働き、定電圧制御回路１２０の負帰還により出力電圧Ｖｏｕｔは設定電圧に制御される。このとき、差動増幅回路１０４の働きによって、第一非反転入力端子の電圧は反転入力端子の電圧と等しくなるので、帰還電圧Ｖｆｂは基準電圧Ｖｒｅｆと等しくなる。
　次に、出力電流Ｉｏｕｔに過電流保護設定値以上の出力電流が流れた場合を説明する。
　差動増幅回路１１２の出力電圧が上昇して基準電圧Ｖｒｅｆ２よりも高くなると、コンパレータ１１３の出力ＶｄはＨｉｇｈ出力となる。従って、スイッチ１１５はショート、スイッチ１１６はオープンとなるので、過電流保護回路１２１の出力電圧Ｖ１２１は差動増幅回路１１２の出力電圧と同じ電圧となる。ここで、基準電圧ＶｒｅｆとＶｒｅｆ２を同じ電圧に設定しておくと、出力電圧Ｖ１２１は帰還Ｖｆｂよりも高いので、出力電圧Ｖ１２１が差動増幅回路１０４の非反転入力信号として働き、過電流保護回路１２１の負帰還により出力電流Ｉｏｕｔは過電流保護設定電流に制御される。
　以上説明したように、本実施形態の過電流保護回路を備えたボルテージレギュレータによれば、過電流保護設定値以上の出力電流が流れた時に、出力電圧制御の負帰還を切断し、出力電流制御の負帰還のみで動作するように構成したので、出力電流を過電流保護設定値に精度良く安定して制御することが可能となる。
　１０４、１１２　差動増幅回路
　１１３　コンパレータ
　１０６　分圧抵抗回路
　１２０　定電圧制御回路
　１２１　過電流保護回路
　２１０　電流源
　２１１　反転増幅回路

Claims (3)

  1. 　出力電圧を制御する負帰還回路を構成する定電圧制御回路と、出力電流を制御する負帰還回路を構成する過電流保護回路と、を備えたボルテージレギュレータであって、
    　前記定電圧制御回路は、
    　第一基準電圧と帰還電圧を比較する第一差動増幅回路と、前記第一差動増幅回路の出力電圧で制御される出力トランジスタを備え、
    　前記過電流保護回路は、
    　出力電流を測定するための抵抗と、前記抵抗の両端の電圧の差を測定する第二差動増幅回路と、前記第二差動増幅回路の出力電圧と第二基準電圧を比較するコンパレータと、前記コンパレータの検出信号によって制御されるスイッチと、を備え、
    　前記出力電流が過電流保護設定値以上流れた時に、前記第二差動増幅回路の出力電圧が前記スイッチを介して前記第一差動増幅回路に入力され、前記出力トランジスタの制御を、前記定電圧制御回路による制御から、前記過電流保護回路による制御に切り替える、
    ことを特徴とするボルテージレギュレータ。
  2. 　前記第一基準電圧と前記第二基準電圧は等しい電圧である、
    ことを特徴とする請求項１に記載のボルテージレギュレータ。
  3. 　前記第一差動増幅回路は、第一非反転入力端子と第二非反転入力端子と反転入力端子を有し、
    　前記第一非反転入力端子に前記帰還電圧が入力され、前記第二非反転入力端子に前記第二差動増幅回路の出力電圧が入力され、前記反転入力端子に前記第一基準電圧が入力される、
    ことを特徴とする請求項１に記載のボルテージレギュレータ。
PCT/JP2014/064267 2013-06-25 2014-05-29 ボルテージレギュレータ WO2014208261A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480036667.5A CN105308529A (zh) 2013-06-25 2014-05-29 稳压器
EP14817875.9A EP3015943A1 (en) 2013-06-25 2014-05-29 Voltage regulator
KR1020157036127A KR20160022829A (ko) 2013-06-25 2014-05-29 볼티지 레귤레이터
US14/969,688 US10177655B2 (en) 2013-06-25 2015-12-15 Voltage regulator including a non-regulated state detection circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-132965 2013-06-25
JP2013132965A JP6170354B2 (ja) 2013-06-25 2013-06-25 ボルテージレギュレータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/969,688 Continuation US10177655B2 (en) 2013-06-25 2015-12-15 Voltage regulator including a non-regulated state detection circuit

Publications (1)

Publication Number Publication Date
WO2014208261A1 true WO2014208261A1 (ja) 2014-12-31

Family

ID=52141613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/064267 WO2014208261A1 (ja) 2013-06-25 2014-05-29 ボルテージレギュレータ

Country Status (7)

Country Link
US (1) US10177655B2 (ja)
EP (1) EP3015943A1 (ja)
JP (1) JP6170354B2 (ja)
KR (1) KR20160022829A (ja)
CN (1) CN105308529A (ja)
TW (1) TWI626520B (ja)
WO (1) WO2014208261A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015225804A1 (de) * 2015-12-17 2017-06-22 Dialog Semiconductor (Uk) Limited Spannungsregler mit Impedanzkompensation
US11342852B2 (en) * 2017-06-23 2022-05-24 Intel Corporation Apparatus, system, and method for reducing voltage overshoot in voltage regulators
JP6986999B2 (ja) * 2018-03-15 2021-12-22 エイブリック株式会社 ボルテージレギュレータ
JP7065660B2 (ja) 2018-03-22 2022-05-12 エイブリック株式会社 ボルテージレギュレータ
CN109947163B (zh) 2018-09-04 2020-08-07 合肥鑫晟光电科技有限公司 数字稳压器及其稳压方法
IT201900003331A1 (it) * 2019-03-07 2020-09-07 St Microelectronics Srl Circuito regolatore di tensione e corrispondente procedimento
JP2021039596A (ja) 2019-09-04 2021-03-11 株式会社東芝 電源回路
CN112732000A (zh) * 2021-01-26 2021-04-30 灿芯半导体(上海)有限公司 一种新型瞬态响应增强ldo
KR20220131063A (ko) * 2021-03-19 2022-09-27 에스케이하이닉스 주식회사 저전압 강하 레귤레이터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005847A (ja) * 2001-06-25 2003-01-08 Texas Instr Japan Ltd レギュレータ回路
JP2005051854A (ja) * 2003-07-30 2005-02-24 Mitsumi Electric Co Ltd 起動処理回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173405B2 (en) * 2003-07-10 2007-02-06 Atmel Corporation Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage
JP2005301439A (ja) * 2004-04-07 2005-10-27 Ricoh Co Ltd ボルテージレギュレータ
JP4628176B2 (ja) 2004-06-14 2011-02-09 ローム株式会社 電源装置および電子機器
JP4827565B2 (ja) * 2006-03-15 2011-11-30 株式会社リコー 半導体装置および該半導体装置を組み込んだ電子機器
JP5099505B2 (ja) * 2008-02-15 2012-12-19 セイコーインスツル株式会社 ボルテージレギュレータ
TWI427455B (zh) * 2011-01-04 2014-02-21 Faraday Tech Corp 電壓調整器
JP2012159870A (ja) * 2011-01-28 2012-08-23 Seiko Instruments Inc ボルテージレギュレータ
US9041369B2 (en) * 2012-08-24 2015-05-26 Sandisk Technologies Inc. Method and apparatus for optimizing linear regulator transient performance
JP6130112B2 (ja) * 2012-09-07 2017-05-17 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6168864B2 (ja) * 2012-09-07 2017-07-26 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6257323B2 (ja) * 2013-12-27 2018-01-10 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005847A (ja) * 2001-06-25 2003-01-08 Texas Instr Japan Ltd レギュレータ回路
JP2005051854A (ja) * 2003-07-30 2005-02-24 Mitsumi Electric Co Ltd 起動処理回路

Also Published As

Publication number Publication date
TWI626520B (zh) 2018-06-11
KR20160022829A (ko) 2016-03-02
US20160105113A1 (en) 2016-04-14
EP3015943A1 (en) 2016-05-04
TW201523187A (zh) 2015-06-16
CN105308529A (zh) 2016-02-03
US10177655B2 (en) 2019-01-08
JP6170354B2 (ja) 2017-07-26
JP2015007903A (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
JP6180815B2 (ja) ボルテージレギュレータ
WO2014208261A1 (ja) ボルテージレギュレータ
US20230324939A1 (en) Voltage regulator
TWI489239B (zh) 電壓調節器
US7268523B2 (en) Constant voltage power supply circuit and method of testing the same
US7196504B2 (en) Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method
KR101059901B1 (ko) 정전압 회로
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US20120194947A1 (en) Voltage regulator
JP5806853B2 (ja) ボルテージレギュレータ
US9740222B2 (en) Overcurrent protection circuit for controlling a gate of an output transistor based on an output current
US8354835B2 (en) Wide range current sensing
KR20160090251A (ko) 볼티지 레귤레이터
KR20150024272A (ko) 전압 레귤레이터
US10505438B2 (en) Overcurrent protection circuit and voltage regulator
TWI479292B (zh) 電壓穩壓電路及其方法
JP6250418B2 (ja) ボルテージレギュレータ
TWI468894B (zh) 具有改善暫態響應之低壓降穩壓器
US9588540B2 (en) Supply-side voltage regulator

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480036667.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14817875

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157036127

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014817875

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014817875

Country of ref document: EP