JP6168864B2 - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP6168864B2 JP6168864B2 JP2013124723A JP2013124723A JP6168864B2 JP 6168864 B2 JP6168864 B2 JP 6168864B2 JP 2013124723 A JP2013124723 A JP 2013124723A JP 2013124723 A JP2013124723 A JP 2013124723A JP 6168864 B2 JP6168864 B2 JP 6168864B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- transistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001105 regulatory effect Effects 0.000 claims description 29
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
従来のボルテージレギュレータは、誤差増幅回路104と、アンプ110と、バイアス回路108及び111と、基準電圧回路109と、PMOSトランジスタ114及び105と、抵抗106及び107と、を備えている。
従来のボルテージレギュレータは、このように動作して、出力端子103の電圧のオーバーシュートが大きくなることを防ぐことができる(例えば、特許文献1参照)。
基準電圧と分圧電圧との差を増幅して出力トランジスタのゲートを制御する誤差増幅回路と、分圧電圧と基準電圧を比較して出力電圧のオーバーシュートを検出するアンプと、出力トランジスタに流れる電流に比例する電流を流す第一のトランジスタと、出力トランジスタに流れる電流に比例する電流をミラーするカレントミラー回路と、カレントミラー回路を介してアンプに接続され、アンプのバイアス電流を増加させ応答速度を増加させる第一のバイアス回路を備えたボルテージレギュレータ。
<第一の実施形態>
図1は、第一の実施形態のボルテージレギュレータの回路図である。
誤差増幅回路104は、反転入力端子が基準電圧回路109の一方の端子に接続され、非反転入力端子が抵抗106と107の接続点に接続される。バイアス回路108は、一方の端子が誤差増幅回路104に接続され、もう一方の端子がグラウンド端子100に接続される。アンプ110は、非反転入力端子が基準電圧回路109の一方の端子に接続され、反転入力端子が抵抗106と107の接続点に接続される。バイアス回路111は、一方の端子がアンプ110に接続され、もう一方の端子がグラウンド端子100に接続される。PMOSトランジスタ105は、ゲートが誤差増幅回路104の出力端子に接続され、ソースが電源端子101に接続され、ドレインが出力端子103に接続される。抵抗106及び107は、出力端子103とグラウンド端子100の間に接続される。PMOSトランジスタ114は、ゲートがアンプ110の出力端子に接続され、ソースが電源端子101に接続され、ドレインがPMOSトランジスタ105のゲートに接続される。PMOSトランジスタ115は、ゲートが誤差増幅回路104の出力端子に接続され、ソースが電源端子101に接続される。NMOSトランジスタ116は、ゲートとドレインがPMOSトランジスタ115のドレインに接続され、ソースがグラウンド端子100に接続される。NMOSトランジスタ113は、ゲートがNMOSトランジスタ116のゲート及びドレインに接続され、ドレインはアンプ110とバイアス回路111の接続点に接続され、ソースはバイアス回路112の一方の端子に接続される。バイアス回路112のもう一方の端子はグラウンド端子100に接続される。
電源端子101に電源電圧VDDが入力されると、ボルテージレギュレータは、出力端子103から出力電圧Voutを出力する。抵抗106と107は、出力電圧Voutを分圧し、分圧電圧Vfbを出力する。誤差増幅回路104は、基準電圧回路109の基準電圧Vrefと分圧電圧Vfbとを比較し、出力電圧Voutが一定になるようPMOSトランジスタ105のゲート電圧を制御する。
図2は、第二の実施形態のボルテージレギュレータの回路図である。図1との違いは、PMOSトランジスタ114の代わりにNMOSトランジスタ201とバイアス回路202とインバータ203を設けた点である。NMOSトランジスタ201とバイアス回路202は、バイアス回路108と並列に接続し、NMOSトランジスタ201のゲートにインバータ203の出力を接続し、インバータ203の入力にアンプ110の出力を接続した。
図3は、第三の実施形態のボルテージレギュレータの回路図である。図2との違いは、インバータ301とPMOSトランジスタ302を設けた点である。PMOSトランジスタ302は、ゲートにインバータ301、203を介してアンプ110の出力を接続し、ドレインをPMOSトランジスタ105のゲートに接続し、ソースを電源端子101に接続した。
図4は、第四の実施形態のボルテージレギュレータの回路図である。図3との違いは、インバータ203の出力とNMOSトランジスタ201のゲートの間に遅延回路401を設けた点である。遅延回路401は、解除を遅延する回路であることが望ましい。
図6は、第五の実施形態のボルテージレギュレータの回路図である。図1との違いは、NMOSトランジスタ602、抵抗603、OR回路604を設けた点である。NMOSトランジスタ602は、ゲートはNMOSトランジスタ116のゲート及びドレインに接続され、ドレインは抵抗603とOR回路604の第一の入力端子に接続され、ソースはグラウンド端子100に接続される。抵抗603のもう一方の端子は電源端子101に接続される。OR回路604は、第二の入力端子はアンプ110の出力端子に接続され、出力端子はPMOSトランジスタ114のゲートに接続される。
図7は、第六の実施形態のボルテージレギュレータの回路図である。図6との違いは、NMOSトランジスタ116を削除し抵抗701を設けた点である。NMOSトランジスタ602は、ゲートは抵抗701とPMOSトランジスタ115のドレインとNMOSトランジスタ113のゲートに接続され、ドレインは抵抗603とOR回路604の第一の入力端子に接続され、ソースはグラウンド端子100に接続される。抵抗701のもう一方の端子はグラウンド端子100に接続される。
101 電源端子
103 出力端子
104 誤差増幅回路
108、111、112、202 バイアス回路
110 アンプ
203、301 インバータ
401 遅延回路
604 OR回路
Claims (7)
- 基準電圧と出力トランジスタが出力する出力電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記基準電圧と前記分圧電圧を比較して、前記出力電圧のオーバーシュートを検出するアンプと、を備えたボルテージレギュレータであって、
前記出力トランジスタに流れる電流に比例する電流を流す第一のトランジスタと、
前記出力トランジスタに流れる電流に比例する電流をミラーする第一のカレントミラー回路と、
前記第一のカレントミラー回路を介して前記アンプに接続され、前記アンプのバイアス電流を増加させ応答速度を増加させる第一のバイアス回路と、
前記出力トランジスタに流れる電流に比例する電流をミラーし、非レギュレート状態を検出する第二のカレントミラー回路と、
前記第二のカレントミラー回路の出力信号と、前記アンプの出力信号が入力される論理回路と、を備え、
前記論理回路は、前記非レギュレート状態のときに前記アンプの出力信号を出力することを特徴とするボルテージレギュレータ。 - 前記アンプの出力に接続される第二のトランジスタと、
前記第二のトランジスタを介して前記誤差増幅回路に接続され、前記誤差増幅回路の出力の駆動電流を増加させる第二のバイアス回路と、を備えた
ことを特徴とする請求項1に記載のボルテージレギュレータ。 - 前記アンプの出力と前記第二のトランジスタの間に遅延回路を備えた
ことを特徴とする請求項2に記載のボルテージレギュレータ。 - 前記アンプの出力によって、前記出力トランジスタのゲート電圧を制御する第三のトランジスタを備えた、
ことを特徴とする請求項1から3のいずれかに記載のボルテージレギュレータ。 - 基準電圧と出力トランジスタが出力する出力電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記基準電圧と前記分圧電圧を比較して、前記出力電圧のオーバーシュートを検出するアンプと、を備えたボルテージレギュレータであって、
前記出力トランジスタに流れる電流に比例する電流を流す第一のトランジスタと、
前記第一のトランジスタからの電流によって電圧を発生させる抵抗と、
前記抵抗に発生する電圧によってオンする第二のトランジスタを介して前記アンプに接続され、前記アンプのバイアス電流を増加させ応答速度を増加させる第一のバイアス回路と、
前記抵抗に発生する電圧によってオンして、非レギュレート状態を検出する第三のトランジスタと、
前記第三のトランジスタの出力信号と前記アンプの出力信号が入力される論理回路と、を備え
前記論理回路は、前記非レギュレート状態のときに前記アンプの出力信号を出力する、ことを特徴とするボルテージレギュレータ。 - 前記論理回路の出力信号が入力され、前記論理回路の出力信号によって、前記出力トランジスタのゲート電圧を制御する第四のトランジスタを備えた、
ことを特徴とする請求項5に記載のボルテージレギュレータ。 - 前記論理回路の出力に接続される第五のトランジスタと、
前記第五のトランジスタを介して前記誤差増幅回路に接続され、前記誤差増幅回路の出力の駆動電流を増加させる第二のバイアス回路と、を備えた、
ことを特徴とする請求項5または6に記載のボルテージレギュレータ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124723A JP6168864B2 (ja) | 2012-09-07 | 2013-06-13 | ボルテージレギュレータ |
TW102128288A TWI585565B (zh) | 2012-09-07 | 2013-08-07 | 電壓調節器 |
KR1020130102398A KR102019812B1 (ko) | 2012-09-07 | 2013-08-28 | 전압 레귤레이터 |
US14/015,112 US9141121B2 (en) | 2012-09-07 | 2013-08-30 | Voltage regulator |
CN201310401811.8A CN103677058B (zh) | 2012-09-07 | 2013-09-06 | 电压调节器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197540 | 2012-09-07 | ||
JP2012197540 | 2012-09-07 | ||
JP2013124723A JP6168864B2 (ja) | 2012-09-07 | 2013-06-13 | ボルテージレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014067394A JP2014067394A (ja) | 2014-04-17 |
JP6168864B2 true JP6168864B2 (ja) | 2017-07-26 |
Family
ID=50232621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013124723A Expired - Fee Related JP6168864B2 (ja) | 2012-09-07 | 2013-06-13 | ボルテージレギュレータ |
Country Status (5)
Country | Link |
---|---|
US (1) | US9141121B2 (ja) |
JP (1) | JP6168864B2 (ja) |
KR (1) | KR102019812B1 (ja) |
CN (1) | CN103677058B (ja) |
TW (1) | TWI585565B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6170354B2 (ja) * | 2013-06-25 | 2017-07-26 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JP6257323B2 (ja) * | 2013-12-27 | 2018-01-10 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
CN105700601B (zh) * | 2014-11-24 | 2018-08-24 | 深圳市中兴微电子技术有限公司 | 一种ldo线性稳压器 |
JP6513943B2 (ja) * | 2014-12-19 | 2019-05-15 | エイブリック株式会社 | ボルテージレギュレータ |
JP6454169B2 (ja) * | 2015-02-04 | 2019-01-16 | エイブリック株式会社 | ボルテージレギュレータ |
JP2017126285A (ja) * | 2016-01-15 | 2017-07-20 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US9904305B2 (en) * | 2016-04-29 | 2018-02-27 | Cavium, Inc. | Voltage regulator with adaptive bias network |
TWI645279B (zh) | 2016-11-15 | 2018-12-21 | 瑞昱半導體股份有限公司 | 參考電壓緩衝電路 |
JP6850199B2 (ja) * | 2017-05-30 | 2021-03-31 | 新日本無線株式会社 | 電源回路 |
JP6986999B2 (ja) * | 2018-03-15 | 2021-12-22 | エイブリック株式会社 | ボルテージレギュレータ |
JP7065660B2 (ja) * | 2018-03-22 | 2022-05-12 | エイブリック株式会社 | ボルテージレギュレータ |
JP6983718B2 (ja) * | 2018-05-16 | 2021-12-17 | エイブリック株式会社 | ボルテージレギュレータ |
CN110096089B (zh) * | 2019-04-26 | 2024-06-28 | 北京集创北方科技股份有限公司 | 驱动电路和显示装置 |
CN110231847A (zh) * | 2019-07-17 | 2019-09-13 | 江苏润石科技有限公司 | 快速响应型低压差线性稳压器 |
JP2021039596A (ja) | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 電源回路 |
CN112034924B (zh) * | 2020-08-10 | 2023-02-24 | 唯捷创芯(天津)电子技术股份有限公司 | 一种自适应快速响应的ldo电路及其芯片 |
JP7519291B2 (ja) | 2020-12-24 | 2024-07-19 | 日清紡マイクロデバイス株式会社 | 定電圧回路 |
IT202100002618A1 (it) * | 2021-02-05 | 2022-08-05 | Sk Hynix Inc | Regolatore ad alta tensione |
CN113110694B (zh) * | 2021-04-30 | 2022-03-25 | 南京邮电大学 | 一种具有电流浪涌抑制的低压差线性稳压器电路 |
CN113411055B (zh) * | 2021-08-19 | 2021-12-28 | 深圳飞骧科技股份有限公司 | 偏置电流控制装置、射频放大器、电子设备及芯片 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228084A (ja) * | 1999-02-05 | 2000-08-15 | Mitsubishi Electric Corp | 電圧発生回路 |
JP2005301439A (ja) * | 2004-04-07 | 2005-10-27 | Ricoh Co Ltd | ボルテージレギュレータ |
JP4443301B2 (ja) * | 2004-05-17 | 2010-03-31 | セイコーインスツル株式会社 | ボルテージ・レギュレータ |
JP4527592B2 (ja) * | 2005-04-18 | 2010-08-18 | 株式会社リコー | 定電圧電源回路 |
US7538673B2 (en) * | 2005-08-26 | 2009-05-26 | Texas Instruments Incorporated | Voltage regulation circuit for RFID systems |
JP2007128292A (ja) * | 2005-11-04 | 2007-05-24 | Ricoh Co Ltd | ボルテージレギュレータ |
JP2007128454A (ja) * | 2005-11-07 | 2007-05-24 | Sanyo Electric Co Ltd | レギュレータ回路 |
JP2007219795A (ja) * | 2006-02-16 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 電圧レギュレータ |
JP4847207B2 (ja) | 2006-05-09 | 2011-12-28 | 株式会社リコー | 定電圧回路 |
CN100520665C (zh) * | 2006-05-17 | 2009-07-29 | 深圳安凯微电子技术有限公司 | 一种低压线性电压调节器 |
CN100592611C (zh) * | 2007-08-24 | 2010-02-24 | 尼克森微电子股份有限公司 | 一种应用于开关式稳压器的脉宽调制控制器 |
JP4937865B2 (ja) * | 2007-09-11 | 2012-05-23 | 株式会社リコー | 定電圧回路 |
US7882482B2 (en) * | 2007-10-12 | 2011-02-01 | Monolithic Power Systems, Inc. | Layout schemes and apparatus for high performance DC-DC output stage |
JP5014194B2 (ja) * | 2008-02-25 | 2012-08-29 | セイコーインスツル株式会社 | ボルテージレギュレータ |
CN101339443B (zh) * | 2008-08-08 | 2011-02-16 | 武汉大学 | 宽输出电流范围低压差线性稳压器 |
TWI381169B (zh) * | 2009-01-14 | 2013-01-01 | Prolific Technology Inc | 電壓穩壓電路 |
JP5331508B2 (ja) * | 2009-02-20 | 2013-10-30 | セイコーインスツル株式会社 | ボルテージレギュレータ |
KR101645041B1 (ko) * | 2009-09-15 | 2016-08-02 | 에스아이아이 세미컨덕터 가부시키가이샤 | 볼티지·레귤레이터 |
JP5558964B2 (ja) * | 2009-09-30 | 2014-07-23 | セイコーインスツル株式会社 | ボルテージレギュレータ |
-
2013
- 2013-06-13 JP JP2013124723A patent/JP6168864B2/ja not_active Expired - Fee Related
- 2013-08-07 TW TW102128288A patent/TWI585565B/zh active
- 2013-08-28 KR KR1020130102398A patent/KR102019812B1/ko active IP Right Grant
- 2013-08-30 US US14/015,112 patent/US9141121B2/en not_active Expired - Fee Related
- 2013-09-06 CN CN201310401811.8A patent/CN103677058B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR102019812B1 (ko) | 2019-09-09 |
CN103677058A (zh) | 2014-03-26 |
CN103677058B (zh) | 2016-06-01 |
TW201428442A (zh) | 2014-07-16 |
JP2014067394A (ja) | 2014-04-17 |
KR20140032892A (ko) | 2014-03-17 |
TWI585565B (zh) | 2017-06-01 |
US9141121B2 (en) | 2015-09-22 |
US20140070778A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6168864B2 (ja) | ボルテージレギュレータ | |
US10481625B2 (en) | Voltage regulator | |
JP6130112B2 (ja) | ボルテージレギュレータ | |
JP5977963B2 (ja) | ボルテージレギュレータ | |
JP6416638B2 (ja) | ボルテージレギュレータ | |
JP6234823B2 (ja) | ボルテージレギュレータ | |
KR102008157B1 (ko) | 볼티지 레귤레이터 | |
JP5971720B2 (ja) | 電圧レギュレータ | |
JP6219180B2 (ja) | ボルテージレギュレータ | |
JP6008678B2 (ja) | ボルテージレギュレータ | |
JP6292859B2 (ja) | ボルテージレギュレータ | |
KR102279836B1 (ko) | 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 | |
US7772815B2 (en) | Constant voltage circuit with higher speed error amplifier and current limiting | |
JP2010191619A (ja) | ボルテージレギュレータ | |
JP2017126259A (ja) | 電源装置 | |
JP6513943B2 (ja) | ボルテージレギュレータ | |
JP2019160011A (ja) | ボルテージレギュレータ | |
JP6669917B2 (ja) | ボルテージレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6168864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |