TWI645279B

TWI645279B - 參考電壓緩衝電路

Info

Publication number: TWI645279B
Application number: TW105137176A
Authority: TW
Inventors: 張哲維; 劉凱尹; 雷良煥; 黃詩雄
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2016-11-15
Filing date: 2016-11-15
Publication date: 2018-12-21
Also published as: US11567522B2; US20210382512A1; US20180136681A1; TW201818184A

Abstract

本發明揭露了一種參考電壓緩衝電路，其一實施例包含：一第一偏壓產生電路，用來產生一第一偏壓；一第二偏壓產生電路，用來產生一第二偏壓，其中該第二偏壓不同於該第一偏壓；一第一驅動元件，耦接一高電位端、該第一偏壓產生電路以及一參考電壓輸出端，該第一驅動元件用來依據該第一偏壓控制該參考電壓輸出端之一參考電壓；以及一第二驅動元件，耦接該參考電壓輸出端、該第二偏壓產生電路以及一低電位端，該第二驅動元件用來依據該第二偏壓控制該參考電壓輸出端與該第二驅動元件之間的電流。

Description

參考電壓緩衝電路

本發明是關於一種緩衝電路，尤其是關於一種參考電壓緩衝電路。

參考電壓緩衝器（voltage reference buffer）的設計影響到參考電壓的精度及建立時間，且會影響一參考電壓接收電路的訊雜比（signal-to-noise ratio, SNR）與穩定（settling）速度，更會影響該參考電壓緩衝器本身的耗電多寡及電路面積的大小。

一般的參考電壓緩衝器之參考電壓輸出端僅具有單一驅動元件，因此驅動能力較弱，尤其是流入（sink）電流的能力較弱，此類的參考電壓緩衝器可見於下列文獻：Wei-Hsin Tseng, Wei-Liang Lee, Chang-Yang Huang, and Pao-Cheng Chiu, “A 12-bit 104 MS/s SAR ADC in 28 nm CMOS for Digitally-Assisted Wireless Transmitters”,IEEE JOURNAL OF SOLID-STATE CIRCUITS .

另有一種先前技術是低壓差線性穩壓器（Low dropout regulator, LDO），其是一種常見的直流轉直流穩壓器（DC-DC Regulator），LDO的輸出電壓透過一系統中負回授機制與一輸入電壓作比較，進而控制一輸出電晶體（Output Transistor）的電流供應，從而提供一穩定之直流電位。然而，一般而言，當LDO之輸入電壓或是負載有一快速變化時，由於前述負回授系統之有限迴路頻寬的限制，前述輸出電晶體無法即時反應該快速變化，造成LDO的輸出電壓有一暫態響應，從而使得該輸出電壓突然變化，此短暫的輸出電壓變化可能對該系統造成傷害，過高的該輸出電壓可能使一後級元件毀損，過低的該輸出電壓可能影響一後級系統正常功能，因此，LDO必須有一過電壓保護機制來抑制此輸出電壓突波。基於上述，已知的某些LDO使用電壓偵測電路偵測前述輸入電壓或負載的快速變化，並於偵測到該快速變化時開啟電荷排放電路，舉例而言，美國專利（專利號：5864227）之圖2的比較器C₁ 用來偵測過電壓狀況以及電晶體MP_D 用來於該過電壓狀況存在時排放電流（5864227專利：第2欄第52行至第3欄第5行），值得注意的是，該圖2之輸出電晶體MP_X 與電晶體MP_D 為同一型的電晶體（即PMOS）；另舉例而言，美國專利（專利號：6201375）之圖2的過電壓比較器9用來偵測輸出電壓V_OUT 是否處於過電壓位階（overvoltage level）以開啟放電電晶體10（6201375專利：第5欄第41行至第6欄第19行），值得注意的是，該圖2之輸出電晶體4與該放電電晶體10均為同一型的電晶體（即NMOS）。更多關於LDO的先前技術可見於下列文獻：美國專利號7221213；美國專利號7450354；美國專利號8072198；美國專利號9141121；美國專利號9236732；美國專利號9323258。

承上所述，雖然某些LDO於電壓輸出端使用二同型的電晶體，但其中一電晶體（例如前述電晶體MP_D 或放電電晶體10）僅於過電壓發生時導通，於正常操作下沒有流出（source）電流至負載端或從負載端流入（sink）電流的作用，故該些LDO無法藉由額外的電晶體來改善驅動能力。

還有一種先前技術是反相器型的功率放大器，其包括一高電位端的電晶體、一低電位端的電晶體、耦接該二電晶體之閘極端的一電壓輸入端以及耦接該二電晶體之源極端的一電壓輸出端，雖然此種功率放大器於電壓輸出端採用二電晶體，但該高電位端的電晶體是在一輸入訊號為低時導通，該低電位端的電晶體是在該輸入訊號為高時導通，因此該二電晶體正常而言不會同時導通來提供驅動作用，換言之，此種功率放大器未改善驅動能力。值得注意的是，上述二電晶體是由同一輸入訊號控制，或說由同一訊號偏壓控制。

本發明之一目的在於提供一種採用複數個驅動元件之參考電壓緩衝電路，藉此增進驅動能力。

本發明揭露了一種參考電壓緩衝電路，其一實施例一第一偏壓產生電路、一第二偏壓產生電路、一第一驅動元件與一第二驅動元件，其中該第一與第二驅動元件為不同型的電晶體。所述第一偏壓產生電路用來產生一第一偏壓。所述第二偏壓產生電路用來產生一第二偏壓，其中該第二偏壓不同於該第一偏壓。所述第一驅動元件耦接一高電位端、該第一偏壓產生電路以及一參考電壓輸出端，該第一驅動元件用來依據該第一偏壓控制該參考電壓輸出端之一參考電壓。所述第二驅動元件耦接該參考電壓輸出端、該第二偏壓產生電路以及一低電位端，該第二驅動元件用來依據該第二偏壓控制該參考電壓輸出端與第二驅動元件之間的電流。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

以下說明內容之技術用語是參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋是以本說明書之說明或定義為準。另外，在實施為可能的前提下，本說明書所描述之元件間的耦接關係，其涵義可包含直接或間接的關係，所謂「間接」是指二元件間尚有中間元件的存在。再者，圖示中元件之形狀、尺寸、比例等僅為示意，是供本技術領域具有通常知識者瞭解本發明之用，非對本發明之實施範圍加以限制。

本發明揭露了一種參考電壓緩衝電路，其採用複數個驅動元件以增進流出電流與流入電流的能力，同時達到運作快速與低耗電之功效。

請參閱圖1，其是本發明之參考電壓緩衝電路之一實施例的示意圖。圖1之參考電壓緩衝電路100包含一第一偏壓產生電路110、一第二偏壓產生電路120、一第一驅動元件130與一第二驅動元件140。本實施例中，於正常輸出參考電壓的狀態下第一驅動元件130與第二驅動元件140同時提供驅動作用，或者說於參考電壓緩衝電路100之運作期間內，第一驅動元件130與第二驅動元件140均持續提供驅動作用。第一驅動元件130之一實施例為一第一電晶體（例如一NMOS電晶體，但不以此為限），第二驅動元件140之一實施例為一第二電晶體（例如一PMOS電晶體，但不以此為限）。

詳言之，第一偏壓產生電路110用來產生一第一偏壓V_b1 。第二偏壓產生電路120用來產生一第二偏壓V_b2 ，其不同於第一偏壓V_b1 。第一驅動元件130包含三個第一電極端（例如一NMOS的汲極、閘極與源極），其分別耦接一高電位端V_DD 、第一偏壓產生電路110以及一參考電壓輸出端V_R ，第一驅動元件130用來依據第一偏壓V_b1 控制參考電壓輸出端V_R 之一參考電壓。第二驅動元件140包含三個第二電極端（例如一PMOS的源極、閘極與汲極），其分別耦接參考電壓輸出端V_R 、第二偏壓產生電路120以及一低電位端V_SS ，第二驅動元件140用來依據第二偏壓V_b2 控制參考電壓輸出端V_R 與第二驅動元件140之間的電流。於本實施例之一實施樣態中，第一驅動元件130與第二驅動元件140為不同型的電晶體。於本實施例之一實施樣態中，第一偏壓產生電路110與第一驅動元件130所構成之電路包含一第一電流鏡如圖2所示，第二偏壓產生電路120與第二驅動元件140所構成之電路包含一第二電流鏡如圖4或圖7所示。

請參閱圖2，其顯示圖1之第一偏壓產生電路110的一實施例。圖2中，第一偏壓產生電路包含一負回授電路（例如一運算放大器）210與一第三驅動元件220。負回授電路210包含一電壓輸入端V₊ 、一負回授電路輸出端V_OP 與一負回授端V_- 。第三驅動元件220包含三個第三電極端（例如一NMOS的汲極、閘極與源極），其分別耦接高電位端V_DD 、負回授電路輸出端V_OP 與負回授端V_- ，第三驅動元件220用來依據負回授電路輸出端V_OP 之電壓控制負回授端V_- 之電壓。本實施例中，第三驅動元件220耦接負回授電路輸出端V_OP 之一端耦接第一驅動元件130以形成一第一電流鏡，且負回授電路輸出端V_OP 之電壓為第一偏壓V_b1 ，從而第一驅動元件130依據第一偏壓V_b1 控制參考電壓輸出端V_R 之參考電壓；換言之，藉由控制負回授電路輸出端V_OP 的電壓（即第一偏壓V_b1 ）與第一驅動元件130的導通條件（例如閘極至源極電壓V_GS 等），參考電壓輸出端V_R 之參考電壓得以被控制。

請參閱圖3，其顯示圖1之第一偏壓產生電路110的另一實施例。相較於圖2，圖3之第一偏壓產生電路進一步包含一電壓產生電路310，用來輸出電壓輸入端V₊ 之電壓（此時電路310是一定電壓產生電路或一可調電壓產生電路），或用來調整及輸出電壓輸入端V₊ 之電壓（此時電路310是一可調電壓產生電路）。由於負回授電路輸出端V_OP 之電壓（即第一偏壓V_b1 ）會藉由負回授機制而趨近電壓輸入端V₊ 之電壓，因此藉由控制電壓輸入端V₊ 之電壓，負回授電路輸出端V_OP 之電壓得以被控制。本領域具有通常知識者能夠瞭解電壓產生電路310本身可藉由習知技藝來實現，例如藉由一電流源與一電阻之組合來實現，因此電壓產生電路310之細節在此予以節略。

請參閱圖4，其顯示圖1之第二偏壓產生電路120之一實施例。圖4之第二偏壓產生電路包含一電流源410、一電流鏡電路420與一第四驅動元件430。電流鏡電路420包含一電流源端422與一映射電流端424，電流源端422耦接電流源410，映射電流端424之電壓為第二偏壓V_b2 。第四驅動元件430包含三個第四電極端（例如一PMOS之源極、閘極與汲極），其分別耦接第一偏壓產生電路110（例如圖3之負回授端V_- ）、第二驅動元件140與映射電流端424。本實施例中，第四驅動元件430耦接第二驅動元件140以形成一第二電流鏡，從而第二驅動元件140依據第二偏壓V_b2 控制參考電壓輸出端V_R 與第二驅動元件140之間的電流；換言之，電流源410之電流與映射電流端424之電流成比例，映射電流端424之電流與流過第二驅動元件140之電流成比例，因此，藉由控制電流源410之電流，參考電壓輸出端V_R 與第二驅動元件140之間的電流得以被控制。上述電流源410是一定電流源或一可調式電流源。

請參閱圖5。於一實施例中，為進一步控制第一偏壓V_b1 （例如圖2之負回授電路輸出端V_OP 的電壓），一電阻電路510被設置於第一偏壓電路110與前述低電位端V_SS 之間（例如圖2之負回授端V_- 與低電位端V_SS 之間），然而，電阻電路510之設置並非實施本發明之必要條件。

請參閱圖6。於一實施例中，為進一步控制參考電壓輸出端V_R 的電壓，一電阻負載610被設置於參考電壓輸出端V_R 與低電位端V_SS 之間，然而，電阻負載610之設置並非實施本發明之必要條件。本實施例中，電阻負載610包含至少一電阻，當該至少一電路包含複數個串聯之電阻時，電阻負載610分別提供參考電壓輸出端V_R 之參考電壓以及小於該參考電壓之至少一分壓，若本實施例應用於一特定電路像是連續趨近暫存器類比至數位轉換器（successive approximation register analog-to-digital converter, SAR ADC）時，藉由選用具有適當阻值的該複數個串聯之電阻，該參考電壓可以是該至少一分壓的每一個的2^M 倍（該M為正整數），然此並非本實施例之實施限制。

於一實施例中，為了確保參考電壓緩衝電路100的效能，流過第一驅動元件130之電流（簡稱為電流I₁ ）應相近於流過第二驅動元件140之電流（簡稱為電流I₂ ）。舉例而言，請參閱圖6，參考電壓輸出端V_R 與第二驅動元件140之間的電流（即電流I₂ ）應大於參考電壓輸出端V_R 與電阻負載610之間的電流（簡稱為電流I₃ ），使得電流I₁ 相近於電流I₂ ，本例中，藉由選用具有較高電阻值的電阻負載610，電流I₂ 不小於電流I₃ 的二倍，或者電流I₂ 為電流I₃ 的六倍或六倍以上，當電流I₂ 與電流I₃ 的比例（即I₂ /I₃ ）愈高，參考電壓緩衝電路100的電流驅動能力（包含流入電流的能力）就愈好。另舉例而言，請參閱圖1或圖6，藉由控制第一驅動元件130（例如為一NMOS電晶體）與第二驅動元件140（例如為一PMOS電晶體）之比例，電流I₁ 得以近似於電流I₂ ；更詳細地說，藉由適當地設計或製造驅動元件，第二驅動元件140之通道寬度與通道長度之比例為該第一驅動元件130之通道寬度與通道長度之比例的N倍，該N為正數，例如是不小於2且不大於4之數，或是等於或近似於3。

請參閱圖7，其顯示圖1之第二偏壓產生電路120的另一實施例。圖7之第二偏壓產生電路包含一負回授電路710與一第四驅動元件720。負回授電路710包含一電壓輸入端V₊ 、一負回授電路輸出端V_OP 與一負回授端V_- ，其中負回授端V_- 耦接第一偏壓產生電路110（例如耦接圖2之第一偏壓產生電路110的負回授端V_- ）。第四驅動元件720耦接負回授端V_- 、，負回授電路輸出端V_OP 與低電位端V_SS ，用來依據負回授電路輸出端V_OP 之電壓（即第二偏壓V_b2 ）控制負回授端V_- 之電壓。本實施例中，第四驅動元件720耦接負回授電路輸出端V_OP 之一端也耦接到第二驅動元件140以形成一第二電流鏡，第二驅動元件140依據第二偏壓V_b2 控制參考電壓輸出端V_R 與第二驅動元件140之間的電流；換言之，流過第四驅動元件720之電流會與流過第二驅動元件140之電流成比例。

圖7還包含一電阻電路730，電阻電路730耦接於第一偏壓產生電路110與負回授端V_- 之間，用來進一步控制負回授端V_- 之電壓與流過第四驅動元件720之電流。電阻電路730之設置是選擇性的。

請參閱圖8，其顯示本發明之參考電壓緩衝電路之另一實施例。為提供二參考電壓給一特定電路（例如SAR ADC），參考電壓緩衝電路800包含前述第一偏壓電路110、第二偏壓電路120、第一驅動元件130與第二驅動元件140以提供一參考電壓V_R+ ，並進一步包含一第三偏壓電路810、一第四偏壓電路820、一第三驅動元件830與一第四驅動元件840以提供另一參考電壓V_R- ，其中第三偏壓電路810提供一第三偏壓V_b3 ，第四偏壓電路820提供不同於該第三偏壓V_b3 之一第四偏壓V_b4 ，且第三驅動元件830與第二驅動元件840為不同型的電晶體。另外，參考電壓緩衝電路800另包含一電阻負載850，耦接於第二驅動元件140與第三驅動元件830之間，以界定該二不同的參考電壓V_R+ 、V_R- 。

由於本領域具有通常知識者能夠將前述每一實施例的技術特徵以合理的方式應用於其它實施例中，因此，在不影響揭露要求與可實施性的前提下，重複及冗餘之說明在此予以節略。

綜上所述，本發明採用複數個驅動元件以增進流出電流與流入電流的能力，從而能夠快速地建立或恢復（recover）一參考電壓。舉例而言，如圖9所示，相較於習知的參考電壓緩衝器，本發明之架構於流入電流後能夠較快地恢復一參考電壓（該參考電壓先上升再下降），這是因為於耦接一參考電壓接收電路（例如一SAR ADC）後，本發明之架構（基於前述第二驅動元件之設置）能夠從該參考電壓接收電路汲取較多電流以較快地恢復參考電壓，如圖9之實線所示，習知的參考電壓緩衝器（尤其是其中用來建立該參考電壓的電阻負載）從該參考電壓接收電路汲取較少電流，故較慢地恢復參考電壓，如圖9之虛線所示。另舉例而言，如圖10所示，本發明之架構於流出電流後能夠較快地恢復一參考電壓（該參考電壓先下降再上升），這是因為於耦接一參考電壓接收電路（例如一SAR ADC）後，本發明之架構（基於前述第二驅動元件之設置）能夠流出較多電流至該參考電壓接收電路以較快地恢復參考電壓，如圖10之實線所示，習知的參考電壓緩衝器（尤其是其中用來建立該參考電壓的電阻負載）流出較少電流至該參考電壓接收電路，故較慢地恢復參考電壓，如圖10之虛線所示。由於本領域具有通常知識者能夠從本發明之架構推導出本發明之特性與優點，冗餘的說明在此予以省略。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100‧‧‧參考電壓緩衝電路

110‧‧‧第一偏壓產生電路

120‧‧‧第二偏壓產生電路

130‧‧‧第一驅動元件

140‧‧‧第二驅動元件

210‧‧‧負回授電路

220‧‧‧第三驅動元件

310‧‧‧電壓產生電路

410‧‧‧電流源

420‧‧‧電流鏡電路

422‧‧‧電流源端

424‧‧‧映射電流端

430‧‧‧第四驅動元件

510‧‧‧電阻電路

610‧‧‧電阻負載

710‧‧‧負回授電路

720‧‧‧第四驅動元件

730‧‧‧電阻電路

810‧‧‧第三偏壓電路

820‧‧‧第四偏壓電路

830‧‧‧第三驅動元件

840‧‧‧第四驅動元件

850‧‧‧電阻負載

V_b1‧‧‧第一偏壓

V_b2‧‧‧第二偏壓

V_DD‧‧‧參考電壓輸出端

V_SS‧‧‧低電位端

V₊‧‧‧電壓輸入端

V_OP‧‧‧負回授電路輸出端

V_-‧‧‧負回授端

I₁、I₂、I₃‧‧‧電流

V_R+、V_R-‧‧‧參考電壓

V_b3‧‧‧第三偏壓

V_b4‧‧‧第四偏壓

［圖1］顯示本發明之參考電壓緩衝電路之一實施例；［圖2］顯示圖1之第一偏壓產生電路之一實施例；［圖3］顯示圖1之第一偏壓產生電路之另一實施例；［圖4］顯示圖1之第二偏壓產生電路之一實施例；［圖5］顯示本發明之參考電壓緩衝電路之另一實施例；［圖6］顯示本發明之參考電壓緩衝電路之另一實施例；［圖7］顯示圖1之第二偏壓產生電路之另一實施例；［圖8］顯示本發明之參考電壓緩衝電路之另一實施例；［圖9］顯示本發明與先前技術之流入電流的功效比較；以及［圖10］顯示本發明與先前技術之流出電流的功效比較。

Claims

一種參考電壓緩衝電路，包含：一第一偏壓產生電路，用來產生一第一偏壓；一第二偏壓產生電路，用來產生一第二偏壓，其中該第二偏壓不同於該第一偏壓；一第一驅動元件，耦接一高電位端、該第一偏壓產生電路以及一參考電壓輸出端，該第一驅動元件用來依據該第一偏壓控制該參考電壓輸出端之一參考電壓；以及一第二驅動元件，耦接該參考電壓輸出端、該第二偏壓產生電路以及一低電位端，該第二驅動元件用來依據該第二偏壓控制該參考電壓輸出端與該第二驅動元件之間的電流，其中該第一與第二驅動元件為不同型的電晶體，該第一驅動元件介於該高電位端與該參考電壓輸出端之間，該第二驅動元件介於該低電位端與該參考電壓輸出端之間，該第一驅動元件的一第一端耦接該參考電壓輸出端，該第二驅動元件的一第二端耦接該參考電壓輸出端，該第一端的電壓與該第二端的電壓均為該參考電壓，該第一端是該第一驅動元件之源極端，該第二端是該第二驅動元件之源極端。
如申請專利範圍第1項所述之參考電壓緩衝電路，其中該第一偏壓產生電路與該第一驅動元件所構成之電路包含一第一電流鏡，該第二偏壓產生電路與該第二驅動元件所構成之電路包含一第二電流鏡。
如申請專利範圍第1項所述之參考電壓緩衝電路，其中該第一偏壓產生電路包含：一負回授電路，包含一電壓輸入端、一負回授電路輸出端與一負回授端；以及一第三驅動元件，耦接該高電位端、該負回授電路輸出端與該負回授端，用來依據該負回授電路輸出端之電壓控制該負回授端之電壓，其中該第三驅動元件耦接該負回授電路輸出端之一端耦接該第一驅動元件以形成一第一電流鏡，該負回授電路輸出端之電壓為該第一偏壓。
如申請專利範圍第3項所述之參考電壓緩衝電路，其中該負回授電路是一運算放大器，該第三驅動元件是一電晶體。
如申請專利範圍第3項所述之參考電壓緩衝電路，其中該第二偏壓產生電路包含：一電流源；一電流鏡電路，包含一電流源端與一映射電流端，該電流源端耦接該電流源，該映射電流端之電壓為該第二偏壓；以及一第四驅動元件，耦接該負回授端、該第二驅動元件與該映射電流端，其中該電流鏡電路不包含該第四驅動元件，該第四驅動元件耦接該第二驅動元件以形成一第二電流鏡。
一種參考電壓緩衝電路，包含：一第一偏壓產生電路，用來產生一第一偏壓；一第二偏壓產生電路，用來產生一第二偏壓，其中該第二偏壓不同於該第一偏壓；一第一驅動元件，耦接一高電位端、該第一偏壓產生電路以及一參考電壓輸出端，該第一驅動元件用來依據該第一偏壓控制該參考電壓輸出端之一參考電壓；以及一第二驅動元件，耦接該參考電壓輸出端、該第二偏壓產生電路以及一低電位端，該第二驅動元件用來依據該第二偏壓控制該參考電壓輸出端與該第二驅動元件之間的電流，其中該第一與第二驅動元件為不同型的電晶體，該第一驅動元件介於該高電位端與該參考電壓輸出端之間，該第二驅動元件介於該低電位端與該參考電壓輸出端之間，該第一驅動元件的一第一端耦接該參考電壓輸出端，該第二驅動元件的一第二端耦接該參考電壓輸出端，該第一端的電壓與該第二端的電壓均為該參考電壓，其中該第二偏壓產生電路包含：一電流源；一電流鏡電路，包含一電流源端與一映射電流端，該電流源端耦接該電流源，該映射電流端之電壓為該第二偏壓；以及一第四驅動元件，耦接該第一偏壓產生電路、該第二驅動元件與該映射電流端，其中該電流鏡電路不包含該第四驅動元件，該第四驅動元件耦接該第二驅動元件以形成一第二電流鏡。
如申請專利範圍第1項所述之參考電壓緩衝電路，其中該第二偏壓產生電路包含：一負回授電路，包含一電壓輸入端、一負回授電路輸出端與一負回授端，該負回授端耦接該第一偏壓產生電路；以及一第四驅動元件，耦接該負回授端、該負回授電路輸出端與該低電位端，用來依據該負回授電路輸出端之電壓控制該負回授端之電壓，其中該第四驅動元件耦接該負回授電路輸出端之一端耦接該第二驅動元件以形成一第二電流鏡，該負回授電路輸出端之電壓為該第二偏壓。
如申請專利範圍第1項所述之參考電壓緩衝電路，其中該第一驅動元件為一第一電晶體，該第二驅動元件為一第二電晶體，該第二電晶體之通道寬度與通道長度之比例為該第一電晶體之通道寬度與通道長度之比例的N倍，該N不小於2且不大於4。
如申請專利範圍第1項所述之參考電壓緩衝電路，進一步包含：一電阻負載，耦接於該參考電壓輸出端與該低電位端之間，用來控制該參考電壓，其中該參考電壓輸出端與該第二驅動元件之間的電流大於該參考電壓輸出端與該電阻負載之間的電流。
如申請專利範圍第9項所述之參考電壓緩衝電路，其中該電阻負載包含複數個串聯之電阻，以提供該參考電壓以及小於該參考電壓之至少一分壓，該參考電壓為該至少一分壓的每一個的2^M倍，該M為正整數。