TW201537893A - 高速參考緩衝器 - Google Patents
高速參考緩衝器 Download PDFInfo
- Publication number
- TW201537893A TW201537893A TW103111597A TW103111597A TW201537893A TW 201537893 A TW201537893 A TW 201537893A TW 103111597 A TW103111597 A TW 103111597A TW 103111597 A TW103111597 A TW 103111597A TW 201537893 A TW201537893 A TW 201537893A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- reference buffer
- speed reference
- input
- node
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000013011 mating Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
一種高速參考緩衝器，包含運算放大器，其第一輸入端接收參考電壓輸入。第一電路分支包含串接的第一電晶體與第二電晶體，其中第一電晶體與第二電晶體電性耦接於第一節點，其電性耦接至運算放大器的第二輸入端。第二電路分支包含串接的第三電晶體與第四電晶體，其中第三電晶體與第四電晶體電性耦接於第二節點，其作為參考緩衝器的輸出端以提供參考電壓輸出。其中第一電路分支與第二電路分支形成一電流鏡電路。
Description
本發明係有關一種參考緩衝器，特別是關於一種可快速穩定的高速參考緩衝器。
有些電路需要使用到多個不同的參考電壓，且需要切換於該些參考電壓之間。以逐漸逼近式（SAR）類比至數位轉換器為例，當其解析度增高時，則切換頻率會非常的高。如果所使用的運算放大器的速度無法跟上切換頻率時，會導致參考電壓不穩定，因而影響到電路的正常運作。
第一圖顯示傳統參考緩衝器（reference buffer）的電路圖，其使用二運算放大器11與12，分別受控於切換時脈CLK1與CLK2用以將第一參考電壓Vref1與第二參考電壓Vref2依序輸出至電容器C的一端，作為參考電壓輸出Vr。
為了降低參考電壓輸出Vr的穩定時間（settling time），例如5毫微秒（ns），電容器C的電容值需要夠大，例如2微微法拉（pF），則運算放大器11、12的所需頻寬高達1.7十億赫（GHz），此將大量提高電路設計的複雜度。然而，如果降低電容器C的電容值，則會使得切換瞬間的峰值電壓變化非常劇烈。甚者，電容器C的電容值常常是由後級電路所決定的，因此無法予以更改。
因此亟需提出一種新穎的快速參考緩衝器，以解決傳統參考緩衝器的缺點。
鑑於上述，本發明實施例提出一種高速參考緩衝器，可適用以快速切換於多個參考電壓之間，有效降低穩定時間、峰值電壓及運算放大器頻寬，因而簡化運算放大器的電路設計。
根據本發明實施例，高速參考緩衝器包含運算放大器、第一電路分支及第二電路分支。運算放大器的第一輸入端接收參考電壓輸入。第一電路分支包含串接的第一電晶體與第二電晶體，其中第一電晶體與第二電晶體電性耦接於第一節點，其電性耦接至運算放大器的第二輸入端。第二電路分支包含串接的第三電晶體與第四電晶體，其中第三電晶體與第四電晶體電性耦接於第二節點，其作為參考緩衝器的輸出端以提供參考電壓輸出。第一電路分支與第二電路分支形成一電流鏡電路。
第二A圖顯示本發明實施例之高速參考緩衝器（reference buffer）的電路圖。圖式僅顯示其中的一個參考緩衝器，當需要切換於多個不同的參考電壓時，可依照第一圖所示方式來結合多個參考緩衝器。
如第二A圖所示，本實施例之參考緩衝器包含一運算放大器OP，其第一輸入端，例如非反相輸入端（+）接收參考電壓輸入Vref。參考緩衝器還包含第一電路分支，其包含有第一電晶體P1與第二電晶體P2（例如P型金屬氧化物半導體（MOS）電晶體），串接於電源與接地之間，其中，第一電晶體P1靠近電源而第二電晶體P2靠近接地。第一電晶體P1的汲極與第二電晶體P2的源極電性耦接於第一節點A，其電性耦接至運算放大器OP的第二輸入端，例如反相輸入端（-），且第二電晶體P2的閘極電性耦接至運算放大器OP的輸出端。
本實施例之參考緩衝器更包含第二電路分支，其包含有第三電晶體P3與第四電晶體P4（例如P型金屬氧化物半導體（MOS）電晶體），串接於電源與接地之間，其中，第三電晶體P3靠近電源而第四電晶體P4靠近接地。第三電晶體P3的汲極與第四電晶體P4的源極電性耦接於第二節點B，其作為參考緩衝器的輸出端以提供參考電壓輸出Vout。第三電晶體P3與第一電晶體P1折疊（folding）耦接，亦即，第三電晶體P3的閘極電性耦接至第一電晶體P1的閘極；且第四電晶體P4與第二電晶體P2折疊耦接，亦即，第四電晶體P4的閘極電性耦接至第二電晶體P2的閘極。藉此，第一電路分支與第二電路分支形成一電流鏡（current mirror）電路，使得流經第二電路分支的第二電流I2相同於流經第一電路分支的第一電流I1（假設第一電晶體P1與第三電晶體P3的元件寬度相同，且第二電晶體P2與第四電晶體P4的元件寬度相同）。
根據第二A圖所示的參考緩衝器，當輸出電壓Vout下降時，例如從1.4伏特變為1伏特，第四電晶體P4的閘極-源極電壓會降低，使得流經第四電晶體P4的電流跟著減少。由於流經第三電晶體P3的電流為固定，因此流向電容器C的電流會增加而對電容器C充電，使得參考電壓輸出Vout上升回復至參考電壓輸入Vref的電壓值，因而達到參考緩衝器的穩定。
在另一實施例中，第三電晶體P3之元件寬度為第一電晶體P1之元件寬度的倍數（其值大於一），且第四電晶體P4之元件寬度為第二電晶體P2之元件寬度的相同該倍數。藉此，第二電流I2大小即為第一電流I1大小的相同該倍數，因而可以加快參考電壓輸出Vout的穩定（settling），亦即，降低穩定時間。
第二B圖顯示本發明另一實施例之高速參考緩衝器的電路圖。第二B圖的參考緩衝器類似於第二A圖的參考緩衝器，不同的地方在於，第一電晶體N1、第二電晶體N2、第三電晶體N3及第四電晶體N4改以N型金屬氧化物半導體（MOS）電晶體來實施，運算放大器OP的第一輸入端為反相輸入端（-），其接收參考電壓輸入Vref，而第二輸入端為非反相輸入端（+），其電性耦接至第一節點A。此外，第一電路分支包含有第一電晶體N1與第二電晶體N2，串接於電源與接地之間，其中，第二電晶體N2靠近電源而第一電晶體N1靠近接地；第二電路分支包含有第三電晶體N3與第四電晶體N4，串接於電源與接地之間，其中，第四電晶體N4靠近電源而第三電晶體N3靠近接地。第二B圖之參考緩衝器的其他特徵同於第二A圖之參考緩衝器，因此不予贅述。
根據第二B圖所示的參考緩衝器，當輸出電壓Vout上升時，例如從1.4伏特變為1.8伏特，第四電晶體N4的閘極-源極電壓會降低，使得流經第四電晶體P4的電流跟著減少。由於流經第三電晶體N3的電流為固定，因此流向電容器C的電流會減少而對電容器C放電，使得參考電壓輸出Vout下降回復至參考電壓輸入Vref的電壓值，因而達到參考緩衝器的穩定。
第三A圖顯示第二A圖之參考緩衝器的變化型實施例。在本實施例中，參考緩衝器的輸出端（亦即第二節點B）為配合後級電路（未顯示）的需要而具一電阻性負載R（其另一端耦接至接地），則於第一節點A也增加一相同的電阻性負載R（其另一端耦接至接地）。
第三B圖顯示第二B圖之參考緩衝器的變化型實施例。類似於第三A圖的實施例，在本實施例中，參考緩衝器的輸出端（亦即第二節點B）為配合後級電路（未顯示）的需要而具一電阻性負載R，則於第一節點A也增加一相同的電阻性負載R。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
11‧‧‧運算放大器
12‧‧‧運算放大器
Vref1‧‧‧第一參考電壓
Vref2‧‧‧第二參考電壓
Vr‧‧‧參考電壓輸出
CLK1‧‧‧切換時脈
CLK2‧‧‧切換時脈
C‧‧‧電容器
Vref‧‧‧參考電壓輸入
Vout‧‧‧參考電壓輸出
I1‧‧‧第一電流
I2‧‧‧第二電流
OP‧‧‧運算放大器
P1‧‧‧第一電晶體
P2‧‧‧第二電晶體
P3‧‧‧第三電晶體
P4‧‧‧第四電晶體
N1‧‧‧第一電晶體
N2‧‧‧第二電晶體
N3‧‧‧第三電晶體
N4‧‧‧第四電晶體
A‧‧‧第一節點
B‧‧‧第二節點
R‧‧‧電阻性負載
12‧‧‧運算放大器
Vref1‧‧‧第一參考電壓
Vref2‧‧‧第二參考電壓
Vr‧‧‧參考電壓輸出
CLK1‧‧‧切換時脈
CLK2‧‧‧切換時脈
C‧‧‧電容器
Vref‧‧‧參考電壓輸入
Vout‧‧‧參考電壓輸出
I1‧‧‧第一電流
I2‧‧‧第二電流
OP‧‧‧運算放大器
P1‧‧‧第一電晶體
P2‧‧‧第二電晶體
P3‧‧‧第三電晶體
P4‧‧‧第四電晶體
N1‧‧‧第一電晶體
N2‧‧‧第二電晶體
N3‧‧‧第三電晶體
N4‧‧‧第四電晶體
A‧‧‧第一節點
B‧‧‧第二節點
R‧‧‧電阻性負載
第一圖顯示傳統參考緩衝器的電路圖。 第二A圖顯示本發明實施例之高速參考緩衝器的電路圖。 第二B圖顯示本發明另一實施例之高速參考緩衝器的電路圖。 第三A圖顯示第二A圖之參考緩衝器的變化型實施例。 第三B圖顯示第二B圖之參考緩衝器的變化型實施例。
Vref‧‧‧參考電壓輸入
Vout‧‧‧參考電壓輸出
I1‧‧‧第一電流
I2‧‧‧第二電流
OP‧‧‧運算放大器
P1‧‧‧第一電晶體
P2‧‧‧第二電晶體
P3‧‧‧第三電晶體
P4‧‧‧第四電晶體
A‧‧‧第一節點
B‧‧‧第二節點
C‧‧‧電容器
Claims (11)
- 一種高速參考緩衝器，包含： 一運算放大器，其第一輸入端接收參考電壓輸入； 第一電路分支，包含串接的第一電晶體與第二電晶體，其中該第一電晶體與該第二電晶體電性耦接於第一節點，其電性耦接至該運算放大器的第二輸入端；及 第二電路分支，包含串接的第三電晶體與第四電晶體，其中該第三電晶體與該第四電晶體電性耦接於第二節點，其作為參考緩衝器的輸出端以提供參考電壓輸出； 其中該第一電路分支與該第二電路分支形成一電流鏡電路。
- 根據申請專利範圍第1項所述之高速參考緩衝器，其中該第三電晶體的閘極電性耦接至該第一電晶體的閘極；且該第四電晶體的閘極電性耦接至該第二電晶體的閘極。
- 根據申請專利範圍第1項所述之高速參考緩衝器，其中該第一電晶體與該第三電晶體的元件寬度相同，且該第二電晶體與該第四電晶體的元件寬度相同。
- 根據申請專利範圍第1項所述之高速參考緩衝器，其中該第三電晶體之元件寬度為該第一電晶體之元件寬度的倍數，其值大於一，且該第四電晶體之元件寬度為該第二電晶體之元件寬度的相同該倍數。
- 根據申請專利範圍第1項所述之高速參考緩衝器，其中該第二節點耦接一電阻性負載，且該第一節點也耦接一相同的電阻性負載。
- 根據申請專利範圍第1項所述之高速參考緩衝器，其中該第一電晶體的汲極與該第二電晶體的源極電性耦接於第一節點，且該第三電晶體的汲極與該第四電晶體的源極電性耦接於第二節點。
- 根據申請專利範圍第6項所述之高速參考緩衝器，其中該第一電晶體與該第二電晶體串接於電源與接地之間，且該第三電晶體與該第四電晶體串接於電源與接地之間。
- 根據申請專利範圍第7項所述之高速參考緩衝器，其中該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體包含P型金屬氧化物半導體（MOS）電晶體，該第一電晶體、該第三電晶體靠近電源，且該第二電晶體、該第四電晶體靠近接地。
- 根據申請專利範圍第8項所述之高速參考緩衝器，其中該運算放大器的第一輸入端為非反相輸入端，且第二輸入端為反相輸入端。
- 根據申請專利範圍第7項所述之高速參考緩衝器，其中該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體包含N型金屬氧化物半導體（MOS）電晶體，該第一電晶體、該第三電晶體靠近接地，且該第二電晶體、該第四電晶體靠近電源。
- 根據申請專利範圍第10項所述之高速參考緩衝器，其中該運算放大器的第一輸入端為反相輸入端，且第二輸入端為非反相輸入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103111597A TWI590585B (zh) | 2014-03-28 | 2014-03-28 | 高速參考緩衝器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103111597A TWI590585B (zh) | 2014-03-28 | 2014-03-28 | 高速參考緩衝器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201537893A true TW201537893A (zh) | 2015-10-01 |
| TWI590585B TWI590585B (zh) | 2017-07-01 |
Family
ID=54851036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103111597A TWI590585B (zh) | 2014-03-28 | 2014-03-28 | 高速參考緩衝器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI590585B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106527573A (zh) * | 2016-12-29 | 2017-03-22 | 合肥芯福传感器技术有限公司 | 光敏二极管暗电流消除电路 |
| CN108089627A (zh) * | 2016-11-22 | 2018-05-29 | 瑞昱半导体股份有限公司 | 参考电压缓冲电路 |
| TWI645279B (zh) * | 2016-11-15 | 2018-12-21 | 瑞昱半導體股份有限公司 | 參考電壓緩衝電路 |
-
2014
- 2014-03-28 TW TW103111597A patent/TWI590585B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI645279B (zh) * | 2016-11-15 | 2018-12-21 | 瑞昱半導體股份有限公司 | 參考電壓緩衝電路 |
| US11567522B2 (en) | 2016-11-15 | 2023-01-31 | Realtek Semiconductor Corporation | Voltage reference buffer circuit |
| CN108089627A (zh) * | 2016-11-22 | 2018-05-29 | 瑞昱半导体股份有限公司 | 参考电压缓冲电路 |
| CN106527573A (zh) * | 2016-12-29 | 2017-03-22 | 合肥芯福传感器技术有限公司 | 光敏二极管暗电流消除电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI590585B (zh) | 2017-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100940475B1 (ko) | Ａ/ｄ 변환기 | |
| US9467094B2 (en) | Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods | |
| US10401891B2 (en) | Reference voltage circuit and semiconductor device | |
| JP2010166108A (ja) | 遅延回路 | |
| WO2021097673A1 (zh) | 振荡电路、芯片、电子设备 | |
| TWI590585B (zh) | 高速參考緩衝器 | |
| US8362831B2 (en) | Reference voltage buffer and method thereof | |
| JP5321126B2 (ja) | アナログスイッチ回路 | |
| JP2012075092A (ja) | 発振回路およびそれを用いた半導体装置 | |
| JP5986295B2 (ja) | 信号出力回路 | |
| US9160948B2 (en) | Replica noise generator using pixel modeling and ramp signal generator including the same | |
| JP6329949B2 (ja) | スイッチトキャパシタ回路及びその駆動方法 | |
| EP3228012B1 (en) | Load current compensation for analog input buffers | |
| TWI488023B (zh) | 電流電壓轉換器及其電子裝置 | |
| US20110234290A1 (en) | Switched-capacitor current reference with reduced output ripple | |
| TWI501545B (zh) | 溫度補償電路及用於降低溫度係數的電流源電路 | |
| US8847140B2 (en) | Light receiving circuit having an automatic threshold control circuit for forming and allowing electric current flowing between a second potential line and first and second connection points | |
| Sato et al. | 4-Gb/s track and hold circuit using parasitic capacitance canceller [flash ADC application] | |
| CN108183704B (zh) | 源极跟随器 | |
| US9287874B2 (en) | Level-shifting device | |
| JP5764107B2 (ja) | 差動増幅回路 | |
| KR20130103010A (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
| JP2024135184A (ja) | 半導体装置 | |
| JP2004145702A (ja) | 電圧発生回路 | |
| JP2012165339A (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |