JP2012075092A - 発振回路およびそれを用いた半導体装置 - Google Patents
発振回路およびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2012075092A JP2012075092A JP2011184251A JP2011184251A JP2012075092A JP 2012075092 A JP2012075092 A JP 2012075092A JP 2011184251 A JP2011184251 A JP 2011184251A JP 2011184251 A JP2011184251 A JP 2011184251A JP 2012075092 A JP2012075092 A JP 2012075092A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current source
- potential
- source circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Abstract
【解決手段】一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、比較回路の一方の入力端子に電気的に接続された容量素子と、容量素子を充放電する充放電回路と、を有し、充放電回路は、第1の電流源回路と、第2の電流源回路と、を有し、第1の電流源回路の電流値および第2の電流源回路の電流値はそれぞれデジタル制御信号により制御可能である。
【選択図】図1
Description
本実施の形態では、発振回路の構造および動作の一例について説明する。
本実施の形態では、図1に示した発振回路に用いる電流源回路102および電流源回路103の構造および動作の一例について、図4(A)、(B)を参照して説明する。
を3つ作り出す構成を示したが、トランジスタ202〜204と同等の機能を有するトランジスタを複数個有し、同じ大きさの電流値を複数作り出す構成を有していれば、その数は3に限定されない。
を3つ作り出す構成を示したが、トランジスタ212〜214と同等の機能を有するトランジスタを複数個有し、同じ大きさの電流値を複数作り出す構成を有していれば、その数は3に限定されない。
本実施の形態では、図1に示した発振回路に用いる比較回路101の構造の一例について、図5を参照して説明する。
本実施の形態では、図1に示した発振回路の構造の一例について、図6を参照して説明する。
本実施の形態では、図6に示した発振回路の動作の確認のため、計算による検証を行った。
102 電流源回路
103 電流源回路
104 スイッチ素子
105 スイッチ素子
106 容量素子
107 抵抗素子
108 抵抗素子
109 充放電回路
111 信号生成回路
112 スイッチ回路
201 トランジスタ
202 トランジスタ
203 トランジスタ
204 トランジスタ
205 トランジスタ
206 トランジスタ
207 トランジスタ
208 電流源
211 トランジスタ
212 トランジスタ
213 トランジスタ
214 トランジスタ
215 トランジスタ
216 トランジスタ
217 トランジスタ
218 電流源
301 トランジスタ
302 トランジスタ
303 トランジスタ
304 トランジスタ
305 トランジスタ
306 トランジスタ
307 トランジスタ
308 トランジスタ
309 電流源
401 トランジスタ
402 トランジスタ
403 トランジスタ
404 トランジスタ
405 トランジスタ
406 トランジスタ
407 トランジスタ
408 トランジスタ
409 トランジスタ
410 トランジスタ
411 トランジスタ
412 トランジスタ
413 トランジスタ
414 電流源
421 トランジスタ
422 トランジスタ
423 トランジスタ
424 トランジスタ
425 トランジスタ
426 トランジスタ
427 トランジスタ
428 トランジスタ
429 トランジスタ
430 トランジスタ
431 トランジスタ
432 トランジスタ
433 トランジスタ
434 トランジスタ
Claims (11)
- 一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、
前記比較回路の一方の入力端子に電気的に接続された容量素子と、
前記容量素子を充放電する充放電回路と、
前記比較回路の前記他方の入力端子に電気的に接続された基準電位を与える配線と、
を有し、
前記充放電回路は、第1の電流源回路と、第2の電流源回路と、
前記第1の電流源回路と前記容量素子との間および前記第2の電流源回路と前記容量素子との間に設けられ、前記比較回路の出力電位に応じて前記第1の電流源回路および前記第2の電流源回路のいずれか一方を前記容量素子と電気的に接続するスイッチ回路と、
を有し、
前記第1の電流源回路の電流値および前記第2の電流源回路の電流値はそれぞれデジタル制御信号により制御する
ことを特徴とする発振回路。 - 一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、
前記比較回路の一方の入力端子に電気的に接続された容量素子と、
前記容量素子を充放電する充放電回路と、
前記比較回路の前記他方の入力端子に電気的に接続された基準電位を与える配線と、
を有し、
前記充放電回路は、第1の電流源回路と、第2の電流源回路と、
前記第1の電流源回路と前記容量素子との間に設けられ、前記比較回路の出力電位に応じて接続状態が制御される第1のスイッチ素子と、
前記第2の電流源回路と前記容量素子との間に設けられ、前記比較回路の前記出力電位に応じて接続状態が制御される第2のスイッチ素子と、
を有し、
前記第1の電流源回路の電流値および前記第2の電流源回路の電流値はそれぞれデジタル制御信号により制御する
ことを特徴とする発振回路。 - 請求項1または請求項2において、前記第1の電流源回路の前記電流値と前記第2の電流源回路の前記電流値との比に応じてデューティ比を決定する
ことを特徴とする発振回路。 - 請求項1において、
前記比較回路の前記出力電位が高電源電位になると、前記スイッチ回路は前記第1の電流源回路と前記容量素子とを電気的に接続し、前記第2の電流源回路と前記容量素子とを電気的に接続解除し、
前記比較回路の前記出力電位が低電源電位になると、前記スイッチ回路は前記第2の電流源回路と前記容量素子とを電気的に接続し、前記第1の電流源回路と前記容量素子とを電気的に接続解除する
ことを特徴とする発振回路。 - 請求項2において、
前記比較回路の前記出力電位が高電源電位になると前記第1のスイッチ素子がオン状態になり、前記第1の電流源回路と前記容量素子とが電気的に接続され、前記第2のスイッチ素子がオフ状態になり、
前記比較回路の前記出力電位が低電源電位になると前記第2のスイッチ素子がオン状態になり、前記第2の電流源回路と前記容量素子とが電気的に接続され、前記第1のスイッチ素子がオフ状態になる
ことを特徴とする発振回路。 - 請求項1乃至5のいずれか一項において、
前記第1の電流源回路は前記容量素子の充電を行う機能を有し、前記第2の電流源回路は前記容量素子の放電を行う機能を有する
ことを特徴とする発振回路。 - 請求項1乃至6のいずれか一項において、
前記第1の電流源回路による前記容量素子の充電期間を、前記第1の電流源回路の前記電流値、前記容量素子の容量値および前記比較回路の前記他方の入力端子の電位に応じて決定し、
前記第2の電流源回路による前記容量素子の放電期間を、前記第2の電流源回路の前記電流値、前記容量素子の前記容量値および前記比較回路の前記他方の入力端子の電位に応じて決定する
ことを特徴とする発振回路。 - 請求項1乃至7のいずれか一項において、
前記容量素子の一方の電極を、前記比較回路の前記一方の入力端子に電気的に接続し、
前記容量素子の他方の電極を、固定された任意の電位を与える配線に電気的に接続する
ことを特徴とする発振回路。 - 請求項1乃至8のいずれか一項において、
前記比較回路の前記出力電位に応じて、前記比較回路の前記他方の入力端子に与えられる電位を異なる2つの電位のうちのいずれか一方に設定する
ことを特徴とする発振回路。 - 請求項1乃至9のいずれか一項において、
前記比較回路の出力端子と前記比較回路の前記他方の入力端子との間に設けられた第1の抵抗素子と、
前記比較回路の前記他方の入力端子と前記基準電位を与える配線との間に設けられた第2の抵抗素子と、を有する
ことを特徴とする発振回路。 - 請求項1乃至10のいずれか一項における発振回路を用いたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011184251A JP2012075092A (ja) | 2010-09-03 | 2011-08-26 | 発振回路およびそれを用いた半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010197907 | 2010-09-03 | ||
JP2010197907 | 2010-09-03 | ||
JP2011184251A JP2012075092A (ja) | 2010-09-03 | 2011-08-26 | 発振回路およびそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012075092A true JP2012075092A (ja) | 2012-04-12 |
JP2012075092A5 JP2012075092A5 (ja) | 2014-09-25 |
Family
ID=45770357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011184251A Withdrawn JP2012075092A (ja) | 2010-09-03 | 2011-08-26 | 発振回路およびそれを用いた半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120056863A1 (ja) |
JP (1) | JP2012075092A (ja) |
TW (1) | TW201230689A (ja) |
WO (1) | WO2012029595A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103929152A (zh) * | 2014-04-25 | 2014-07-16 | 北京交通大学 | 一种基于toad结构的rz码占空比调节器 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5889586B2 (ja) | 2010-09-27 | 2016-03-22 | 株式会社半導体エネルギー研究所 | 基準電流生成回路、基準電圧生成回路、及び温度検出回路 |
WO2016012893A1 (en) * | 2014-07-25 | 2016-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Oscillator circuit and semiconductor device including the same |
JP6906978B2 (ja) | 2016-02-25 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、および電子機器 |
CN106160703B (zh) * | 2016-07-20 | 2019-05-24 | 珠海全志科技股份有限公司 | 比较器及张弛振荡器 |
US10796634B2 (en) * | 2018-07-30 | 2020-10-06 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co. , Ltd. | Display control circuit, method and panel display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119314A (ja) * | 1986-07-07 | 1988-05-24 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路発振器 |
JPH037417A (ja) * | 1989-05-16 | 1991-01-14 | Nec Corp | 発振回路 |
JPH04334114A (ja) * | 1991-05-09 | 1992-11-20 | Nec Corp | 三角波発振回路 |
JPH11103239A (ja) * | 1997-05-30 | 1999-04-13 | St Microelectron Inc | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 |
JP2007123861A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2007194594A (ja) * | 2005-12-19 | 2007-08-02 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62290208A (ja) * | 1986-06-09 | 1987-12-17 | Nec Corp | 電流制御オシレ−タ |
US6198198B1 (en) * | 1997-02-06 | 2001-03-06 | Taiheiyo Cement Corporation | Control circuit and method for piezoelectric transformer |
TWI329421B (en) * | 2006-09-18 | 2010-08-21 | Advanced Analog Technology Inc | Pwm boost system and start-up method thereof |
-
2011
- 2011-08-17 WO PCT/JP2011/068993 patent/WO2012029595A1/en active Application Filing
- 2011-08-25 TW TW100130483A patent/TW201230689A/zh unknown
- 2011-08-26 JP JP2011184251A patent/JP2012075092A/ja not_active Withdrawn
- 2011-09-02 US US13/224,548 patent/US20120056863A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119314A (ja) * | 1986-07-07 | 1988-05-24 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路発振器 |
JPH037417A (ja) * | 1989-05-16 | 1991-01-14 | Nec Corp | 発振回路 |
JPH04334114A (ja) * | 1991-05-09 | 1992-11-20 | Nec Corp | 三角波発振回路 |
JPH11103239A (ja) * | 1997-05-30 | 1999-04-13 | St Microelectron Inc | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 |
JP2007123861A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2007194594A (ja) * | 2005-12-19 | 2007-08-02 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103929152A (zh) * | 2014-04-25 | 2014-07-16 | 北京交通大学 | 一种基于toad结构的rz码占空比调节器 |
CN103929152B (zh) * | 2014-04-25 | 2016-05-25 | 北京交通大学 | 一种基于toad结构的rz码占空比调节器 |
Also Published As
Publication number | Publication date |
---|---|
US20120056863A1 (en) | 2012-03-08 |
WO2012029595A1 (en) | 2012-03-08 |
TW201230689A (en) | 2012-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
US7893778B2 (en) | Flexible low current oscillator for multiphase operations | |
JP4849907B2 (ja) | チャージポンプ回路 | |
US7427889B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
US10256797B2 (en) | Oscillator | |
JP2012075092A (ja) | 発振回路およびそれを用いた半導体装置 | |
JP5394968B2 (ja) | 差動増幅回路 | |
JP2011135349A (ja) | 発振装置 | |
JP2017514445A (ja) | 電荷リサイクル回路 | |
WO2015047303A1 (en) | Digital switch-capacitor based bandgap reference and thermal sensor | |
JP4510054B2 (ja) | 超低電力rc発振器 | |
US10348200B2 (en) | Digital current sensor for on-die switching voltage regulator | |
JP2010136001A (ja) | 発振器 | |
JP5605177B2 (ja) | 制御回路、電子機器及び電源の制御方法 | |
US20110121886A1 (en) | Clock detector and bias current control circuit | |
CN107690749B (zh) | 振荡器、集成电路、计时芯片和电子设备 | |
JP2008086165A (ja) | 電源装置 | |
JP7325649B2 (ja) | コンパレータ、発振器、及び、電力変換器 | |
JP2010017013A (ja) | チャージポンプ回路 | |
US8416010B2 (en) | Adaptive charge pump | |
JP2013121174A (ja) | 発振回路、およびdc−dcコンバータ | |
JP2018196201A (ja) | Dc/dcコンバータ | |
JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
JP2013219860A (ja) | 充電装置 | |
TWI426709B (zh) | 低工作電壓之時脈與三角波產生電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150323 |