JPS63119314A - 集積回路発振器 - Google Patents
集積回路発振器Info
- Publication number
- JPS63119314A JPS63119314A JP62168496A JP16849687A JPS63119314A JP S63119314 A JPS63119314 A JP S63119314A JP 62168496 A JP62168496 A JP 62168496A JP 16849687 A JP16849687 A JP 16849687A JP S63119314 A JPS63119314 A JP S63119314A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- state
- transistor
- oscillator
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 52
- 230000004044 response Effects 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＶＬＳＩ技術に用いるのに特に適した、発振器
の周波数を調整する為の方法と回路に関する。
の周波数を調整する為の方法と回路に関する。
の
ＶＬＳＩチップに発振器を作る時、発振器の周波数を決
定するＲＣ時定数をその組合せで持つ様な抵抗及びキャ
パシタを作るのが標準的である。
定するＲＣ時定数をその組合せで持つ様な抵抗及びキャ
パシタを作るのが標準的である。
チップの製造道程には差違が存在するから、発振器の発
振周波数を調整する何等かの手段を設けるのが普通は必
要である。発振器の周波数を調整する標準的な方式は、
キャパシタの値、又はそれを介してこのキャパシタを充
電する抵抗の数値を何等かの方法で変えることである。
振周波数を調整する何等かの手段を設けるのが普通は必
要である。発振器の周波数を調整する標準的な方式は、
キャパシタの値、又はそれを介してこのキャパシタを充
電する抵抗の数値を何等かの方法で変えることである。
然し、この様な方法はスイッチング装置の奇生インピー
ダンスがある為に非常に不正確である。
ダンスがある為に非常に不正確である。
問題点を解決する為の手段及び作用
従って、本発明の目的は、発振器の発振周波数を調整す
る改良された回路を提供することである。
る改良された回路を提供することである。
別の目的は、発振器の発振周波数を従来公知の回路より
も一層正確に変えることが出来る様な回路を提供するこ
とである。
も一層正確に変えることが出来る様な回路を提供するこ
とである。
本発明では、キャパシタ、このキャパシタに結合されて
いて、それを充電する基準電流源、及びキャパシタに結
合されたトリガ回路を含む集積回路発振器を提供する。
いて、それを充電する基準電流源、及びキャパシタに結
合されたトリガ回路を含む集積回路発振器を提供する。
トリが回路は、第１の状態から第２の状態に変わる為の
上側の入力閾値、及び第２の状態から第１の状態に変わ
る為の下側の入力−値を持っている。放電手段がトリガ
回路に結合されていて、トリガ回路が第１の状態から第
２の状態に変わったことに応答して、キャパシタを放電
すると共に、第２の状態から第１の状態に変わったこと
に応答して、キャパシタの放電をやめる様に作用する。
上側の入力閾値、及び第２の状態から第１の状態に変わ
る為の下側の入力−値を持っている。放電手段がトリガ
回路に結合されていて、トリガ回路が第１の状態から第
２の状態に変わったことに応答して、キャパシタを放電
すると共に、第２の状態から第１の状態に変わったこと
に応答して、キャパシタの放電をやめる様に作用する。
発振器が基準電流源に結合されたミラー電流源を含んで
いて、これが基準電流の一定係数に等しい電流を通す様
に作用すると共に、このミラー電流源と直列にスイッチ
を設けて、印加された１１１１１１信号に応答して導電
する様に作用させることが好ましい。
いて、これが基準電流の一定係数に等しい電流を通す様
に作用すると共に、このミラー電流源と直列にスイッチ
を設けて、印加された１１１１１１信号に応答して導電
する様に作用させることが好ましい。
本発明に特有と考えられる新規な特徴は、特許請求の範
囲に記載しであるが、本発明自体及びその他の特徴及び
利点は、以下図面について詳しく説明する所から、最も
よく理解されよう。
囲に記載しであるが、本発明自体及びその他の特徴及び
利点は、以下図面について詳しく説明する所から、最も
よく理解されよう。
実 施 例
第１図には、高圧源Ｖｃｃに結合された１次抵抗Ｒとア
ースに結合されたキャパシタ１０で構成される、集積回
路で使われる標準形見振器が示されている。発生された
電ＩＩＲを使って、キャパシタ１０を充電する。その結
果、線４４の電圧が時定数ＲＣで上昇する。こ）でＣは
キャパシタ１０の静電容量の値である。線４４がシュミ
ット・トリガ回路３４の入力に接続される。シュミット
・トリガ回路の出力がインバータ３８に供給され、それ
がキャパシタ１０の両端に結合されたＮチャンネル・ト
ランジスタ４２のゲートを駆動する。
ースに結合されたキャパシタ１０で構成される、集積回
路で使われる標準形見振器が示されている。発生された
電ＩＩＲを使って、キャパシタ１０を充電する。その結
果、線４４の電圧が時定数ＲＣで上昇する。こ）でＣは
キャパシタ１０の静電容量の値である。線４４がシュミ
ット・トリガ回路３４の入力に接続される。シュミット
・トリガ回路の出力がインバータ３８に供給され、それ
がキャパシタ１０の両端に結合されたＮチャンネル・ト
ランジスタ４２のゲートを駆動する。
インバータ３８の出力を線４０を介して取出して、発振
器の出力とする。線４４の電圧がシュミット・トリガ回
路３４の上側の入力閾値に達すると、トリガ回路が、そ
の出力が高である第１の状態からその出力が低である状
態に変わる。この為、インバータ３８の出力が、シュミ
ット・トリガ回路３４の状態変化に応答して低から高に
変わり、トランジスタ４２をターンオンし、他方キャパ
シタ１０と直列のトランジスタ２３は、シュミットφト
リガ回路３４から１１３６を介して送られる低の出力に
よってターンオフになる。−旦線４４の電圧が、トラン
ジスタ４２によってキャパシタ１０が放電させられた為
に、シュミット・トリガ回路の下側の入力閾値より低く
なると、シュミット・トリガ回路３４が第２の状態から
第１の状態に戻り、線４０の出力を下げ、トランジスタ
４２は導電しなくなる。
器の出力とする。線４４の電圧がシュミット・トリガ回
路３４の上側の入力閾値に達すると、トリガ回路が、そ
の出力が高である第１の状態からその出力が低である状
態に変わる。この為、インバータ３８の出力が、シュミ
ット・トリガ回路３４の状態変化に応答して低から高に
変わり、トランジスタ４２をターンオンし、他方キャパ
シタ１０と直列のトランジスタ２３は、シュミットφト
リガ回路３４から１１３６を介して送られる低の出力に
よってターンオフになる。−旦線４４の電圧が、トラン
ジスタ４２によってキャパシタ１０が放電させられた為
に、シュミット・トリガ回路の下側の入力閾値より低く
なると、シュミット・トリガ回路３４が第２の状態から
第１の状態に戻り、線４０の出力を下げ、トランジスタ
４２は導電しなくなる。
あるチップから別のチップへ移る時の製造上のプロセス
の差違を調節する為に発振器の周波数を調整する為、一
連の抵抗Ｒ１、Ｒ２、・・・ＲＮが抵抗Ｒと並列に入っ
ているが、関連するスイッチは、夫々前に述べた抵抗と
直列のトランジスタ２０゜２２・・・２４によって構成
されている。Ｒを非常に高く設計することにより、スイ
ッチ２０．２２・・・２４の任意の組合せをターンオン
して、対応する組合せの抵抗Ｒ，Ｒ２，・・・ＲＮを抵
抗Ｒと並列に接続すると共に、それに応じて発振周波数
を高くすることが出来る。トランジスタ２０．２２・・
・２４は２進符号変換器２６によってターンオンする。
の差違を調節する為に発振器の周波数を調整する為、一
連の抵抗Ｒ１、Ｒ２、・・・ＲＮが抵抗Ｒと並列に入っ
ているが、関連するスイッチは、夫々前に述べた抵抗と
直列のトランジスタ２０゜２２・・・２４によって構成
されている。Ｒを非常に高く設計することにより、スイ
ッチ２０．２２・・・２４の任意の組合せをターンオン
して、対応する組合せの抵抗Ｒ，Ｒ２，・・・ＲＮを抵
抗Ｒと並列に接続すると共に、それに応じて発振周波数
を高くすることが出来る。トランジスタ２０．２２・・
・２４は２進符号変換器２６によってターンオンする。
この変換器の出力がインバータ２８．３０・・・３２を
介して夫々トランジスタ２０．２２・・・２４のゲート
に送られる。
介して夫々トランジスタ２０．２２・・・２４のゲート
に送られる。
抵抗値を調整する代りの方法は、キャパシタ１０と並列
に多数のキャパシタを接続することにより、キャパシタ
の値を調整することである。然し、この両方の方法は、
スイッチング装置の寄生インピーダンスの為に不正確で
ある。この様な依存性を避ける為、第２図の回路はキャ
パシタ１ｏを充電するのに電流発生器を利用している。
に多数のキャパシタを接続することにより、キャパシタ
の値を調整することである。然し、この両方の方法は、
スイッチング装置の寄生インピーダンスの為に不正確で
ある。この様な依存性を避ける為、第２図の回路はキャ
パシタ１ｏを充電するのに電流発生器を利用している。
基準１１１１．が、ＶＣＣとトランジスタ２５のドレイ
ンの間に結合された普通の電流源２７で構成された回路
によって発生される。トランジスタ２５のトレインがそ
のゲートに結合され、そのソースがアースに接続される
。トランジスタ２１は、そのゲートがトランジスタ２５
のゲートに接続されているが、そのドレインはＰチャン
ネル・トランジスタ１１のソースに接続され、そのソー
スはアースに接続されている。Ｐチャンネル・トランジ
スタ１１のゲートがそのソースに接続される。
ンの間に結合された普通の電流源２７で構成された回路
によって発生される。トランジスタ２５のトレインがそ
のゲートに結合され、そのソースがアースに接続される
。トランジスタ２１は、そのゲートがトランジスタ２５
のゲートに接続されているが、そのドレインはＰチャン
ネル・トランジスタ１１のソースに接続され、そのソー
スはアースに接続されている。Ｐチャンネル・トランジ
スタ１１のゲートがそのソースに接続される。
この為、電流源２７及びトランジスタ２５が、トランジ
スタ２１に対し、トランジスタ２５のゲート・ソース間
電圧と等しいゲート・ソース間電圧を設定し、従ってト
ランジスタ２５を通る電流に等しい電流Ｉを設定する。
スタ２１に対し、トランジスタ２５のゲート・ソース間
電圧と等しいゲート・ソース間電圧を設定し、従ってト
ランジスタ２５を通る電流に等しい電流Ｉを設定する。
トランジスタ１２．１４．１６・・・１８のゲートがト
ランジスタ１１のゲートに接続されていて、それらのド
レインがＶＣＣに接続されているから、今述べた各々の
トランジスタを通る電流は、トランジスタ１１のＷ／Ｌ
比に対するこれらのトランジスタの幅／長さの比に等し
い。この為、トランジスタ１２を通る電流はトランジス
タ１１を通る電流に等しり、トランジスタ１４を通る電
流はトランジスタ１１を通るＮ流のＷ１／Ｌ倍に等しく
、トランジスタ１６の電流はトランジスタ１１の電流の
Ｗ２／Ｌ倍と云うふうになる。こ）で各々のトランジス
タの長さは同じである。トランジスタ２０．２２・・・
２４に対するゲート制御信号は第１図と同じであり、第
２図でも、同様な部分には同じ参照数字を用いている。
ランジスタ１１のゲートに接続されていて、それらのド
レインがＶＣＣに接続されているから、今述べた各々の
トランジスタを通る電流は、トランジスタ１１のＷ／Ｌ
比に対するこれらのトランジスタの幅／長さの比に等し
い。この為、トランジスタ１２を通る電流はトランジス
タ１１を通る電流に等しり、トランジスタ１４を通る電
流はトランジスタ１１を通るＮ流のＷ１／Ｌ倍に等しく
、トランジスタ１６の電流はトランジスタ１１の電流の
Ｗ２／Ｌ倍と云うふうになる。こ）で各々のトランジス
タの長さは同じである。トランジスタ２０．２２・・・
２４に対するゲート制御信号は第１図と同じであり、第
２図でも、同様な部分には同じ参照数字を用いている。
こうして、各々のトランジスター２．１４．１６・・・
１８に一定のしを用いて、夫々Ｗ１．Ｗ２・・・ＷＮを
設定することにより、１ ．１ ・・・ＩＮを設定す
ることが出来る。
１８に一定のしを用いて、夫々Ｗ１．Ｗ２・・・ＷＮを
設定することにより、１ ．１ ・・・ＩＮを設定す
ることが出来る。
この様にミラー１流源を使うこ、とにより、各々のトラ
ンジスタ１４．１６・・・１８を通る電流に加重比を達
成することが簡単であることは明らかである。例えば、
ｉｌ −２ＩＲ，１２−４ＩＲ、・・・Ｉ −２ＩＲ
にすることにより、１組の２進法の比を設定することが
出来る。２つの電流ミラーを用いて、第３図の回路によ
って三角波形を発生することも出来る。
ンジスタ１４．１６・・・１８を通る電流に加重比を達
成することが簡単であることは明らかである。例えば、
ｉｌ −２ＩＲ，１２−４ＩＲ、・・・Ｉ −２ＩＲ
にすることにより、１組の２進法の比を設定することが
出来る。２つの電流ミラーを用いて、第３図の回路によ
って三角波形を発生することも出来る。
この場合、２つのミラー電流源１３８．１４２が、夫々
トランジスタ・スイッチ１４０及び１３６を介して、Ｖ
ＣＣと線１４４の間及びアースと線１４４の間に結合さ
れている。トランジスタ・スイッチ１４０のゲートがシ
ュミット・トリガ回路１３４の出力１４８に接続され、
トランジスター３６のゲートはインバーター３２の出力
１４６に接続されている。この為、１１１４４の電圧が
シュミット・トリガ回路１３４の上側の入力閾値より低
い時、線１４８の出力が高であり、トランジスタ１４０
が電流源１３８からのｆｆｌｉ％Ｅをキャパシタ１００
に通す。−旦線１４４の電圧がシュミット・トリガ回路
１３４の上側の入力閾値に達すると、トリガ回路が状態
を変え、トランジスタ１４０をカットオフにして、トラ
ンジスタ１３６をターンオンする。この時、？ｆｆｌ源
１４２がキャパシタ１００からの一定の電流を通して、
それを直線的に放電させ、この為、線１４４の組合せの
波形は鋸歯状波であり、これは静電容量と電流［１３８
，１４２が通す電流の値だけに関係する。ミラー電流源
を２つの重なる円でしか表わしていないが、実際には第
２図に示す様に２進変換器２６を持ち、これがスイッチ
・トランジスタ１４０．１３６によって両方の電流源１
３８．１４２を夫々駆動する。
トランジスタ・スイッチ１４０及び１３６を介して、Ｖ
ＣＣと線１４４の間及びアースと線１４４の間に結合さ
れている。トランジスタ・スイッチ１４０のゲートがシ
ュミット・トリガ回路１３４の出力１４８に接続され、
トランジスター３６のゲートはインバーター３２の出力
１４６に接続されている。この為、１１１４４の電圧が
シュミット・トリガ回路１３４の上側の入力閾値より低
い時、線１４８の出力が高であり、トランジスタ１４０
が電流源１３８からのｆｆｌｉ％Ｅをキャパシタ１００
に通す。−旦線１４４の電圧がシュミット・トリガ回路
１３４の上側の入力閾値に達すると、トリガ回路が状態
を変え、トランジスタ１４０をカットオフにして、トラ
ンジスタ１３６をターンオンする。この時、？ｆｆｌ源
１４２がキャパシタ１００からの一定の電流を通して、
それを直線的に放電させ、この為、線１４４の組合せの
波形は鋸歯状波であり、これは静電容量と電流［１３８
，１４２が通す電流の値だけに関係する。ミラー電流源
を２つの重なる円でしか表わしていないが、実際には第
２図に示す様に２進変換器２６を持ち、これがスイッチ
・トランジスタ１４０．１３６によって両方の電流源１
３８．１４２を夫々駆動する。
本発明を実施例について説明したが、この説明は本発明
を制約するものと解してはならない。以上の説明から、
当業者には、実施例の種々の変更。
を制約するものと解してはならない。以上の説明から、
当業者には、実施例の種々の変更。
並びに本発明のその他の実施例が容易に考えられよう。
従って、特許請求の範囲は、本発明の範囲内に含まれる
この様な全ての変更又は実施例を包括するものであるこ
とを承知されたい。
この様な全ての変更又は実施例を包括するものであるこ
とを承知されたい。
以上の説明に関連して更に下記の項を開示する。
（１） キャパシタと、基準電流を供給する基準電流
源と、該基準電流源及び前記キャパシタに結合されてい
て、前記基準電流源の基準１！流の予定の係数に等しい
電流で前記キャパシタを充電する様に作用するミラー電
流源と、前記キャパシタに結合されていて、第１の状態
から第２の状態に変わる為の上側の入力閾値及び第２の
状態から第１の状態に変わる為の下側の入力ｌＩＩ値を
持つトリガ回路と、該トリガ回路に結合されていて、該
トリガ回路が第２の状態から第１の状態に変わることに
応答して、前記キャパシタを放電させる様に作用する放
電手段とを有する集積回路発振器。
源と、該基準電流源及び前記キャパシタに結合されてい
て、前記基準電流源の基準１！流の予定の係数に等しい
電流で前記キャパシタを充電する様に作用するミラー電
流源と、前記キャパシタに結合されていて、第１の状態
から第２の状態に変わる為の上側の入力閾値及び第２の
状態から第１の状態に変わる為の下側の入力ｌＩＩ値を
持つトリガ回路と、該トリガ回路に結合されていて、該
トリガ回路が第２の状態から第１の状態に変わることに
応答して、前記キャパシタを放電させる様に作用する放
電手段とを有する集積回路発振器。
（２） 第（１）項に記載した集積回路発振器に於て
、前記トリガ回路がシュミット・トリガ回路であり、前
記放電手段が、前記コンデンサの両端に結合されたソー
ス・ドレイン通路、及び前記シュミット・トリガ回路の
出力に結合されたゲートを持つトランジスタである集積
回路発振器。
、前記トリガ回路がシュミット・トリガ回路であり、前
記放電手段が、前記コンデンサの両端に結合されたソー
ス・ドレイン通路、及び前記シュミット・トリガ回路の
出力に結合されたゲートを持つトランジスタである集積
回路発振器。
（３） 第（２）項に記載した集積回路発振器に於て
、前記キャパシタと直列にキャパシタ令スイッチを持っ
ていて、これが前記トリガ回路が第２の状態から第１の
状態に変わることに応答して開路して、前記キャパシタ
に対する充電電流を遮断する様に作用する集積回路発振
器。
、前記キャパシタと直列にキャパシタ令スイッチを持っ
ていて、これが前記トリガ回路が第２の状態から第１の
状態に変わることに応答して開路して、前記キャパシタ
に対する充電電流を遮断する様に作用する集積回路発振
器。
（４） 第（１）項に記載した集積回路発振器に於て
、前記基準電流源がＰチャンネル・トランジスタであっ
て、そのゲートがそのソースに結合され、そのソースが
定電流に結合され、そのドレインが高圧源Ｖｃｃに結合
されている集積回路発振器。
、前記基準電流源がＰチャンネル・トランジスタであっ
て、そのゲートがそのソースに結合され、そのソースが
定電流に結合され、そのドレインが高圧源Ｖｃｃに結合
されている集積回路発振器。
（５） キャパシタと、予定の電流を供給する基準電
流源と、前記キャパシタに結合されていて、第１の状態
から第２の状態に変わる為の上側の入力閾値及び第２の
状態から第１の状態に変わる為の下側の入力閾値を持つ
トリガ回路と、該トリガ回路に結合されていて、該トリ
ガ回路が第１の状態から第２の状態に変わったことに応
答して前記キャパシタを放電すると共に、前記トリガ回
路が第２の状態から第１の状態に変わったことに応答し
て前記キャパシタの放電をやめる様に作用する放電手段
と、前記基準電流源及び前記キャパシタに結合されてい
て、前記基準電流の予定の係数に等しい電流を通す様に
作用するミラー電流源と、該ミラー電流源と直列になっ
ていて、印加された制御信号に応答して導電するスイッ
チとを有する集積回路発振器。
流源と、前記キャパシタに結合されていて、第１の状態
から第２の状態に変わる為の上側の入力閾値及び第２の
状態から第１の状態に変わる為の下側の入力閾値を持つ
トリガ回路と、該トリガ回路に結合されていて、該トリ
ガ回路が第１の状態から第２の状態に変わったことに応
答して前記キャパシタを放電すると共に、前記トリガ回
路が第２の状態から第１の状態に変わったことに応答し
て前記キャパシタの放電をやめる様に作用する放電手段
と、前記基準電流源及び前記キャパシタに結合されてい
て、前記基準電流の予定の係数に等しい電流を通す様に
作用するミラー電流源と、該ミラー電流源と直列になっ
ていて、印加された制御信号に応答して導電するスイッ
チとを有する集積回路発振器。
（６） 第（５）項に記載した集積回路発振器に於て
、前記トリガ回路がシュミット・トリガ回路である集積
回路発振器。
、前記トリガ回路がシュミット・トリガ回路である集積
回路発振器。
（７） 第（５）項に記載した集積回路発振器に於て
、前記放電手段が、前記キャパシタの両端に接続された
トランジスタであって、そのゲートに印加された２進変
換器の制御信号に応答してターンオンする様に作用する
集積回路発振器。
、前記放電手段が、前記キャパシタの両端に接続された
トランジスタであって、そのゲートに印加された２進変
換器の制御信号に応答してターンオンする様に作用する
集積回路発振器。
（８） 第（５）項に記載した集積回路発振器に於て
、前記基準電流源が、高圧源Ｖｃｃに接続されたドレイ
ン、そのソースに接続されたゲート、及び定電流源に結
合されたソースを持つＰチャンネル基準トランジスタで
ある集積回路発振器。
、前記基準電流源が、高圧源Ｖｃｃに接続されたドレイ
ン、そのソースに接続されたゲート、及び定電流源に結
合されたソースを持つＰチャンネル基準トランジスタで
ある集積回路発振器。
（９） 第（８）項に記載した集積回路発振器に於て
、前記ミラーＭ流源が、そのゲートが前記基準トランジ
スタのゲートに結合され、そのドレインがｙｃｃに接続
され、そのソースが前記スイッチに接続されたＰチャン
ネル・トランジスタである集積回路発振器。
、前記ミラーＭ流源が、そのゲートが前記基準トランジ
スタのゲートに結合され、そのドレインがｙｃｃに接続
され、そのソースが前記スイッチに接続されたＰチャン
ネル・トランジスタである集積回路発振器。
（１０）第（９）記載した集積回路発振器に於て、前記
スイッチが、前記ミラー電流トランジスタのソースと前
記キャパシタの間に結合されたソース・ドレイン通路を
持つＮチャンネル・トランジスタである集積回路発振器
。
スイッチが、前記ミラー電流トランジスタのソースと前
記キャパシタの間に結合されたソース・ドレイン通路を
持つＮチャンネル・トランジスタである集積回路発振器
。
（１１）第（５）項に記載した集積回路発振器に於て、
前記放電手段が、前記キャパシタの両端に結合された放
電スイッチと直列の放電電流源であって、前記トリガ回
路が第１の状態から第２の状態に変わったことに応答し
て導電する様に作用する集積回路発振器。
前記放電手段が、前記キャパシタの両端に結合された放
電スイッチと直列の放電電流源であって、前記トリガ回
路が第１の状態から第２の状態に変わったことに応答し
て導電する様に作用する集積回路発振器。
（１２）第（６）項に記載した集積回路発振器に於て、
前記シュミット・トリガ回路が反転形であって、該回路
の出力がインバータに結合され、該インバータの出力が
、導電した時に前記キャパシタを放電させる放電トラン
ジスタのゲートに結合されている集積回路発振器。
前記シュミット・トリガ回路が反転形であって、該回路
の出力がインバータに結合され、該インバータの出力が
、導電した時に前記キャパシタを放電させる放電トラン
ジスタのゲートに結合されている集積回路発振器。
（１３）発振器の周波数を制御する方法に於て、キャパ
シタを１次電流源から充電し、上側の入力閾値及び下側
の入力＠値を持っていて、第１の入力の電圧が前記上側
の入力閾値を越えたことに応答して第１の状態から第２
の状態に変わると共に、その入力の電圧が前記下側の入
力閾値より下がったことに応答して第２の状態から第１
の状態に変わる様に作用するシュミット・トリガ回路に
対して、前記キャパシタの両端の電圧を印加し、前記シ
ュミット・トリガ回路の出力を前記キャパシタの両端に
結合された放電トランジスタに印加して、前記シュミッ
ト・トリガ回路が前記第１の状態から第２の状態に切替
わった時に導電する様にする工程を含む方法。
シタを１次電流源から充電し、上側の入力閾値及び下側
の入力＠値を持っていて、第１の入力の電圧が前記上側
の入力閾値を越えたことに応答して第１の状態から第２
の状態に変わると共に、その入力の電圧が前記下側の入
力閾値より下がったことに応答して第２の状態から第１
の状態に変わる様に作用するシュミット・トリガ回路に
対して、前記キャパシタの両端の電圧を印加し、前記シ
ュミット・トリガ回路の出力を前記キャパシタの両端に
結合された放電トランジスタに印加して、前記シュミッ
ト・トリガ回路が前記第１の状態から第２の状態に切替
わった時に導電する様にする工程を含む方法。
（１４）第（１３）項に記載した方法に於て、前記１次
電流源に結合されたミラー電流源を前記１次電流源と選
択的に並列に開閉することを含む方法。
電流源に結合されたミラー電流源を前記１次電流源と選
択的に並列に開閉することを含む方法。
第１図はキャパシタを充電する為に抵抗を並列に入れる
ことによってその周波数を調整する発振器の回路図、第
２図は並列のミラー電１１ｌｌ−、を入れることによっ
て、その周波数を調整し又は変更する発振器の回路図、
第３図はキャパシタを充電する為だけでなく、放電させ
る為にもミラー電流源が使われる回路の回路図である。 主な符号の説明 １０：キャパシタ １１．１２．１４．１６．１８：Ｐチャンネル争トラン
ジスタ ２０．２２．２４：スイッチ・トランジスタ２１．２５
：トランジスタ ２７：電流源 ３４：シュミット・トリガ回路 ４２：放電トランジスタ
ことによってその周波数を調整する発振器の回路図、第
２図は並列のミラー電１１ｌｌ−、を入れることによっ
て、その周波数を調整し又は変更する発振器の回路図、
第３図はキャパシタを充電する為だけでなく、放電させ
る為にもミラー電流源が使われる回路の回路図である。 主な符号の説明 １０：キャパシタ １１．１２．１４．１６．１８：Ｐチャンネル争トラン
ジスタ ２０．２２．２４：スイッチ・トランジスタ２１．２５
：トランジスタ ２７：電流源 ３４：シュミット・トリガ回路 ４２：放電トランジスタ
Claims (1)
- キャパシタと、基準電流を供給する基準電流源と、該基
準電流源及び前記キャパシタに結合されていて、前記基
準電流源の基準電流の予定の係数に等しい電流で前記キ
ャパシタを充電する様に作用するミラー電流源と、前記
キャパシタに結合されていて、第１の状態から第２の状
態に変わる為の上側の入力閾値及び第２の状態から第１
の状態に変わる為の下側の入力閾値を持つトリガ回路と
、該トリガ回路に結合されていて、該トリガ回路が第２
の状態から第１の状態に変わることに応答して、前記キ
ャパシタを放電させる様に作用する放電手段とを有する
集積回路発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US882558 | 1986-07-07 | ||
| US06/882,558 US4723114A (en) | 1986-07-07 | 1986-07-07 | Method and circuit for trimming the frequency of an oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63119314A true JPS63119314A (ja) | 1988-05-24 |
Family
ID=25380842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168496A Pending JPS63119314A (ja) | 1986-07-07 | 1987-07-06 | 集積回路発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4723114A (ja) |
| JP (1) | JPS63119314A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685525U (ja) * | 1993-05-12 | 1994-12-06 | ティアック株式会社 | 発振回路 |
| JP2012075092A (ja) * | 2010-09-03 | 2012-04-12 | Semiconductor Energy Lab Co Ltd | 発振回路およびそれを用いた半導体装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2656537B2 (ja) * | 1988-04-13 | 1997-09-24 | 株式会社日立製作所 | 電力用半導体装置 |
| US4977381A (en) * | 1989-06-05 | 1990-12-11 | Motorola, Inc. | Differential relaxation oscillator |
| FR2649504B1 (fr) * | 1989-07-07 | 1991-09-27 | Sgs Thomson Microelectronics | Circuit integre a microprocesseur et horloge interne programmable |
| FR2649505B1 (fr) * | 1989-07-07 | 1991-10-25 | Sgs Thomson Microelectronics | Circuit integre avec oscillateur reglable a frequence independante de la tension d'alimentation |
| ES2060726T3 (es) * | 1989-11-21 | 1994-12-01 | Siemens Ag | Microprocesador con un oscilador-rc integrado con frecuencia programable. |
| NL8903087A (nl) * | 1989-12-18 | 1991-07-16 | Philips Nv | Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator. |
| JP2990863B2 (ja) * | 1991-06-26 | 1999-12-13 | 日本電気株式会社 | 発振回路 |
| DE4221304C1 (ja) * | 1992-06-29 | 1993-09-16 | Siemens Audiologische Technik Gmbh, 91058 Erlangen, De | |
| US5345196A (en) * | 1993-07-07 | 1994-09-06 | Texas Instruments Incorporated | Method and apparatus for current and voltage control of an oscillator |
| DE69413793T2 (de) * | 1994-01-21 | 1999-04-15 | St Microelectronics Srl | Stromquelle |
| US5592129A (en) * | 1995-06-22 | 1997-01-07 | National Semiconductor Corporation | High resolution, large multiplication factor digitally-controlled frequency multiplier |
| US5990753A (en) * | 1996-01-29 | 1999-11-23 | Stmicroelectronics, Inc. | Precision oscillator circuit having a controllable duty cycle and related methods |
| KR100263032B1 (ko) * | 1998-04-28 | 2000-08-01 | 김덕중 | 가변주파수를 가진 링 발진기 |
| GB2337649B (en) * | 1998-05-23 | 2000-06-07 | Plessey Telecomm | Voltage-controlled oscillator |
| US6242988B1 (en) * | 1999-09-29 | 2001-06-05 | Lucent Technologies Inc. | Spiking neuron circuit |
| US6603366B2 (en) * | 2001-08-10 | 2003-08-05 | Texas Instruments Incorporated | Trimmable oscillator |
| US6853258B2 (en) * | 2002-02-15 | 2005-02-08 | Analog Devices, Inc. | Stable oscillator |
| ITMI20022428A1 (it) * | 2002-11-15 | 2004-05-16 | St Microelectronics Srl | Oscillatore programmabile. |
| WO2004055964A1 (en) * | 2002-12-13 | 2004-07-01 | Orr Raymond K | Digital programmable pulse modulator with digital frequency control |
| US6791427B1 (en) * | 2003-04-28 | 2004-09-14 | Mts Systems Corporation | Low duty cycle oscillator |
| US7965151B2 (en) | 2009-06-02 | 2011-06-21 | Power Integrations, Inc. | Pulse width modulator with two-way integrator |
| US11494628B2 (en) * | 2018-03-02 | 2022-11-08 | Aistorm, Inc. | Charge domain mathematical engine and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5464449A (en) * | 1977-10-31 | 1979-05-24 | Matsushita Electric Ind Co Ltd | Oscillation unit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2712369C2 (de) * | 1977-03-22 | 1981-09-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Oszillator zur Erzeugung von Rechteckimpulsen |
-
1986
- 1986-07-07 US US06/882,558 patent/US4723114A/en not_active Expired - Lifetime
-
1987
- 1987-07-06 JP JP62168496A patent/JPS63119314A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5464449A (en) * | 1977-10-31 | 1979-05-24 | Matsushita Electric Ind Co Ltd | Oscillation unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685525U (ja) * | 1993-05-12 | 1994-12-06 | ティアック株式会社 | 発振回路 |
| JP2012075092A (ja) * | 2010-09-03 | 2012-04-12 | Semiconductor Energy Lab Co Ltd | 発振回路およびそれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4723114A (en) | 1988-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63119314A (ja) | 集積回路発振器 | |
| US5506534A (en) | Digitally adjustable picosecond delay circuit | |
| US5767719A (en) | Delay circuit using capacitor and transistor | |
| KR100299884B1 (ko) | 낮은항복전압을갖는출력버퍼회로 | |
| US5633600A (en) | Output buffer circuit having a minimized output voltage propagation | |
| EP0423963A2 (en) | Temperature self-compensated time delay circuits | |
| US5155379A (en) | Clocked driver circuit stabilized against changes due to fluctuations in r.c. time constant | |
| US6624672B2 (en) | Output buffer with constant switching current | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPH07118635B2 (ja) | 動的ヒステリシス手段を備える入力反転装置を有する集積回路 | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| US5097159A (en) | Delay circuit for delaying an output signal relative to an input signal for a specified time interval | |
| US4894560A (en) | Dual-slope waveform generation circuit | |
| EP0200501A2 (en) | Transition detector circuits | |
| JPH05312850A (ja) | 半導体集積回路 | |
| US6335646B1 (en) | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage | |
| KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
| US6121803A (en) | Pulse generator | |
| EP0303257A1 (en) | Reset signal generating circuit | |
| CA2228243C (en) | A single-edge adjustable delay circuit | |
| JP2666347B2 (ja) | 出力回路 | |
| JPH0351334B2 (ja) | ||
| KR100188007B1 (ko) | 펄스 발생회로 | |
| JPH05268002A (ja) | 電圧制御発振器 | |
| KR940005873Y1 (ko) | 슬루레이트 조절 트라이 스테이트 출력버퍼 |