JPH0685525U

JPH0685525U - 発振回路

Info

Publication number: JPH0685525U
Application number: JP029889U
Authority: JP
Inventors: 徹三浦; 直記菅田; 裕司露口
Original assignee: ティアック株式会社
Priority date: 1993-05-12
Filing date: 1993-05-12
Publication date: 1994-12-06

Abstract

(57)【要約】【目的】振動子を使用しないことによって発振回路の
低コスト化及び小型化を達成する。【構成】コンデンサ１を定電流充電回路２で充電す
る。コンデンサ１の放電回路３を複数の定電流化回路１
０〜１３の並列接続で構成する。複数の定電流化回路１
０〜１３には直列にスイッチ１４〜１７を接続し、ＥＥ
ＰＲＯＭ１８で制御する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本発明は、フロッピーディスク装置（ＦＤＤ）等におけるクロック信号発生器として好適な発振回路に関する。

【０００２】

【従来の技術】

フロッピーディスク装置のクロック信号発生器には、セラミック振動子を使用した発振器が使用されている。

【０００３】

【発明が解決しようとする課題】

しかし、従来の振動子を使用する発振器は高価であると共に比較的大型である。一方、発振回路としてＣＲ時定数回路を使用したＣＲ発振回路があるが、発振周波数の精度が悪いためにフロッピーディスク装置の分野では使用されていない。

【０００４】そこで、本発明の目的は、高精度、低コスト化が可能な発振回路を提供することにある。

【０００５】

【課題を解決するための手段】

上記目的を達成するための本発明は、発振用コンデンサと、前記コンデンサの充電と放電との繰返しに基づいてパルス列を得るために前記コンデンサに接続されたコンデンサ充放電手段とから成る発振回路において、前記充放電手段が、放電及び／又は充電時定数を段階的に切換えるための複数のスイッチと、前記複数のスイッチに接続されており、且つ前記複数のスイッチの制御信号が書き込まれており、且つ前記制御信号の書き込み及び消去が可能に構成されている固定記憶手段とを有することを特徴とする発振回路に係わるものである。なお、請求項２に示すようにコンデンサと、この充電回路と、この放電回路と、シュミットトリガ回路と、複数の定電流化回路と、定電流化回路を選択的に接続するための複数のスイッチと、スイッチをオン・オフするための書き込み及び消去が可能な固定記憶手段との組み合せで発振回路を構成することができる。また、請求項３に示すように、請求項２の定電流化回路の代りに抵抗を接続することができる。また、請求項４に示すように、コンデンサと、シュミットトリガ回路と、これ等の間に接続した充電及び放電回路とから成る発振回路において、充電及び放電回路に複数の抵抗と、これを選択的に接続するための複数のスイッチと、スイッチをオン・オフするための書き込み及び消去が可能な固定記憶手段を設けることができる。

【０００６】

【発明の作用及び効果】

各請求項の発明によれば、発振周波数を複数段に切換えるための複数のスイッチを設けるのみでなく、このスイッチを書き込み及び消去が可能な固定記憶手段によって制御するように構成したので、記憶手段の内容の書き換えによって発振周波数を高精度に調整し、所望の発振周波数を容易に得ることができる。

【０００７】

【第１の実施例】次に、図１〜図３を参照して本発明の実施例に係わるフロッピーディスク装置のクロック発振回路を説明する。この発振回路は、発振用コンデンサ１と、この充電回路２、この放電回路３と、充放電制御用のシュミットトリガ回路４とから成り、半導体集積回路（ＩＣ）で構成されている。

【０００８】コンデンサ１の一端はグランド（共通電源端子）に接続され、他端は充電回路２と放電回路３とシュミットトリガ回路４の入力端子にそれぞれ接続されている。充電回路２は電源端子５と充電制御用スイッチング素子としてのトランジスタ６と定電流化回路７とを順に接続することによって構成されている。充電制御用トランジスタ６のベースはシュミットトリガ回路４の出力端子に接続され、定電流化回路７はコンデンサ１に接続されている。

【０００９】放電回路３は放電制御用スイッチング素子としてのトランジスタ８と、コンデンサとこのトランジスタ８との間に接続された５個の定電流化回路９、１０、１１、１２、１３と、４個のスイッチ１４、１５、１６、１７と、電気的手段で情報の書き込み及び消去が可能な固定記憶手段としてのイーイーピーロム即ちＥＥＰＲＯＭ１８とから成る。基礎放電電流Ｉ0 を流すための定電流化回路９はトランジスタ８のみを介してコンデンサ１に並列に接続されているが、その他の定電流化回路１０、１１、１２、１３はスイッチ１４、１５、１６、１７とトランジスタ８とを介してコンデンサ１に並列接続されている。なお、定電流化回路１０、１１、１２、１３は異なる電流Ｉ1 、Ｉ2 、Ｉ3 、Ｉ4 を流すように設定されている。この電流Ｉ1 、Ｉ2 、Ｉ3 、Ｉ4 の比率は例えば１：２：４：８である。スイッチ１４、１５、１６、１７は電子スイッチから成り、ＥＥＰＲＯＭ１８によって制御される。ＥＥＰＲＯＭ１８の内容は、所望発振周波数を得るために要求される放電電流を流すように決定されている。放電制御用トランジスタ８のベースはシュミットトリガ回路４の出力端子に接続されている。

【００１０】図１の定電流化回路７は図２に示すように、入力端子（電源端子）２１と出力端子２２との間に抵抗２３を介してトランジスタ２４を接続し、オペアンプ２５の一方の入力端子を抵抗２３の下端に接続し、他方の入力端子を抵抗２６、２７の分圧点に接続することによって構成されている。なお、抵抗２６、２７は入力端子２１とグランドとの間に接続されている。図２において入力端子２１はトランジスタ６に接続され、出力端子２２はコンデンサ１に接続される。また、定電流化回路９〜１３は、例えば図６に示すように入力端子３１と出力端子３２との間に抵抗３３を介してトランジスタ３４を接続し、オペアンプの一方の入力端子を抵抗３３の上端に接続し、他方の入力端子を抵抗３６、３７の分圧点に接続することによって構成されている。なお、図６の入力端子３１はコンデンサ１に接続され、出力端子３２は直接に又はスイッチ１４〜１７を介してトランジスタ８に接続される。また端子３８には直流電圧が印加される。定電流化回路はこれに限定されるものでなく、入力端子と出力端子との間に抵抗を介してＦＥＴを接続し、抵抗の電圧をゲートに帰還するような構成又はその他の周知の種々の定電流化回路に置き換えることができる。

【００１１】シュミットトリガ回路４はオペアンプと帰還抵抗とトリガレベルを与える手段とから成る周知の回路であり、ヒステリシスを有するコンパレータと等価な回路である。

【００１２】図３は図１の回路の動作を説明するための波形図である。今、ｔ1 でトランジスタ６がオンになったとすれば、電源端子５、トランジスタ６及び定電流化回路７から成る充電回路２によってコンデンサ１が定電流充電され、この電圧が図３（Ａ）に示すように傾斜を有して増大する。そして、この充電電圧がｔ2 で上限のシュミットトリガレベルＶtr2 に達すると、シュミットトリガ回路４の出力が図３（Ｂ）に示すように高レベルに転換する。これにより、ＰＮＰ型の充電制御用トランジスタ６はオフに転換し、ＮＰＮ型の放電制御用トランジスタ８はオンに転換する。この結果、コンデンサ１の電荷は定電流化回路９とスイッチ１４〜１７の内でオンになっているものの定電流化回路とを介して放出される。コンデンサ１の放電が進み、コンデンサ１の電圧は傾斜を有して徐々に低下し、ｔ3 で下限のシュミットトリガレベルＶtr1 に達するとシュミットトリガ回路４の出力が高レベルから低レベルに転換し、充電用トランジスタ６がオンになり、逆に放電用トランジスタ８がオフになる。これにより、ｔ1 〜ｔ3 と同一の動作の繰返しが生じる。

【００１３】ところで、発振回路をＩＣで構成した場合に、無調整で所望発振周波数を高精度に得ることは困難である。そこで、本実施例では、シュミットトリガ回路４に接続された発振出力端子１９に発振出力信号測定及び制御回路２０を着脱自在に接続し、発振周波数を測定する。この実施例の発振回路は未調整状態でスイッチ１４〜１７のすべてがオフになるように設定され、且つ所望周波数よりも低い周波数の発振出力が得られるように構成されている。従って、測定及び制御回路２０において最初は所望値よりも低い周波数が検出され、まずスイッチ１４をオンにするための制御信号（データ）がＥＥＰＲＯＭ１８に書き込まれる。今、スイッチ１４、１５、１６、１７を４ビットのデータ［Ｄ1 、Ｄ2 、Ｄ3 、Ｄ4 ］で示せば［１０００］がＥＥＰＲＯＭ１８に書き込まれる。次に、ＥＥＰＲＯＭ１８のデータが読み出され、スイッチ１４のみがオン制御される。これにより、定電流化回路１０を通る放電電流Ｉ1 が基礎放電電流Ｉ0 に加算される。これにより、図３（Ａ）の点線で示すゆっくりした放電速度から実線で示す急の放電速度に変化し、図３（Ｂ）に示すように発振出力の周波数が高くなる。測定及び制御回路２０は再び出力周波数が所望値に達したか否かをチェックし、所望値に達していない時には、ＥＥＰＲＯＭ１８の記憶内容を消去し、スイッチ１５をオンにする新しいデータ［０１００］を書き込む。このようにスイッチ１４〜１７を順次にオンにして出力周波数をチェックし、所望値又は所望範囲の周波数が得られたら、調整を終了させ、ＥＥＰＲＯＭ１８の情報を固定し、測定及び制御回路２０を除去する。なお、スイッチ１４〜１７を順次にオンにして所望値を通り過ぎてこれよりも高い周波数になった場合には、この段の放電電流と１段低い放電電流とのいずれを選択するのが好ましいかを決定する。もし、１段前の放電電流が望ましい時には、ＥＥＰＲＯＭ１８の内容を１段前の状態に戻す。

【００１４】上述から明らかなように、本実施例では放電電流を段階的に切換えて周波数を調整し、更にＥＥＰＲＯＭ１８を使用してスイッチ１４〜１７を制御するので、所望周波数を容易且つ正確に得ることができる。また、発振回路を高価且つ大型な振動子を使用しないでＩＣ構成とすることができるので、発振回路の低コスト化及び小型化が達成される。

【００１５】

【第２の実施例】次に、図４を参照して第２の実施例の発振回路を説明する。但し、図４において図１と共通する部分には同一の符号を付してその説明を省略する。図４の発振回路は、図１の発振回路の定電流化回路７及び９〜１３を抵抗７ａ及び９ａ〜１３ａに置き換えたものであり、その他は図１と同一に構成されている。

【００１６】抵抗１０ａ〜１３ａをスイッチ１４〜１７によって選択的に接続してもコンデンサ１の放電電流が変化し、出力周波数を図１の発振回路と同様に調整することができる。従って、図４の発振回路は図１の発振回路と同様な作用効果を有する。

【００１７】

【第３の実施例】次に、図５を参照して第３の実施例の発振回路を説明する。但し、図５において図１及び図４と共通する部分には同一の符号を付してその説明を省略する。図５ではシュミットトリガ回路４の出力端子とコンデンサ１の上端との間に充電及び放電兼用抵抗Ｒ0 〜Ｒ4 が接続されている。そして抵抗Ｒ1 〜Ｒ4 には直列にスイッチ１４〜１７が接続されている。シュミットトリガ回路４は図１及び図４とは逆極性の出力を発生するように構成されている。即ち、コンデンサ１の充電期間中に高レベル出力を発生するように構成されている。ＥＥＰＲＯＭ１８及び測定及び制御回路２０は図１と同一である。

【００１８】この発振回路では、コンデンサ１の電圧がシュミットトリガ回路４の上限のトリガレベルＶtr2 に達するまでシュミットトリガ回路４から高レベルの出力が得られ、抵抗Ｒ0 及びＲ1 〜Ｒ4 から選択されたものを通ってコンデンサ１の充電電流が流れる。コンデンサ１の電圧が上限トリガレベルＶtr2 に達すると、シュミットトリガ回路４の出力が低レベルに転換する。この結果、コンデンサ１の電荷は抵抗Ｒ0 とＲ1 〜Ｒ4 から選択されたものを通ってシュミットトリガ回路４に流れ込む。コンデンサ１の電圧が下限トリガレベルＶtr1 に達すると、再びシュミットトリガ回路４の出力は高レベルになり、コンデンサ１の充電が繰返して生じる。

【００１９】この実施例ではスイッチ１４〜１７と抵抗Ｒ1 〜Ｒ4 が充電電流と放電電流の両方を調整する。周波数の調整にＥＥＰＲＯＭ１８が使用されているために第３の実施例も第１及び第２の実施例と同様の作用効果を有する。

【００２０】

【変形例】

本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。（１）図１の定電流化回路７に並列に放電回路３の定電流化回路１０〜１３及びスイッチ１４〜１７と同様な回路を接続し、充電電流を段階的に変えて周波数を調整することができる。（２）図４の抵抗７ａに並列に放電回路３の抵抗１０ａ〜１３ａ及びスイッチ１４〜１７と同様な回路を接続し、充電電流を段階的に変えて周波数を調整することができる。（３）図１及び図４でスイッチ１４〜１７を共通のトランジスタ８を介してグランドに接続する代りに、個別のトランジスタを介してグランドに接続してもよい。また、この個別のトランジスタを設ける代りに、スイッチ１４〜１７をＥＥＰＲＯＭ１８とシュミットトリガ回路４の出力との論理で制御することができる。

【図面の簡単な説明】

【図１】本発明に従う第１の実施例の発振回路を示す回
路図である。

【図２】図１の定電流化回路を詳しく示す回路図であ
る。

【図３】図１の各部の状態を示す波形図である。

【図４】第２の実施例の発振回路を示す回路図である。

【図５】第３の実施例の発振回路を示す回路図である。

【図６】別の定電流化回路を示す回路図である。

【符号の説明】

１コンデンサ２充電回路３放電回路４シュミットトリガ回路９〜１３定電流化回路

Claims

【実用新案登録請求の範囲】

【請求項１】発振用コンデンサと、前記コンデンサの
充電と放電との繰返しに基づいてパルス列を得るために
前記コンデンサに接続されたコンデンサ充放電手段とか
ら成る発振回路において、前記充放電手段が、放電及び／又は充電時定数を段階的に切換えるための複
数のスイッチと、前記複数のスイッチに接続されており、且つ前記複数の
スイッチの制御信号が書き込まれており、且つ前記制御
信号の書き込み及び消去が可能に構成されている固定記
憶手段とを有することを特徴とする発振回路。
【請求項２】発振用コンデンサと、前記コンデンサに
接続された充電回路と、前記コンデンサに接続された放
電回路と、パルス列を発生するために前記コンデンサに
接続されたシュミットトリガ回路とを具備し、前記パル
ス列が第１の電圧レベルの時に前記充電回路から前記コ
ンデンサに充電電流を流し、前記パルス列が第２の電圧
レベルの時に前記放電回路に放電電流を流すように前記
シュミットトリガ回路が前記充電回路と前記放電回路に
接続されている発振回路において、前記充電回路及び／
又は前記放電回路が、充電電流及び／又は放電電流を複数段階に切換えるため
の複数の定電流化回路と、前記複数の定電流化回路を前記コンデンサに選択的に接
続するための複数のスイッチと、前記複数のスイッチに接続されており、且つ前記複数の
スイッチの制御信号が書き込まれており、且つ前記制御
信号の書き込み及び消去が可能に構成されている固定記
憶手段とを有することを特徴とする発振回路。
【請求項３】発振用コンデンサと、前記コンデンサに
接続された充電回路と、前記コンデンサに接続された放
電回路と、パルス列を発生するために前記コンデンサに
接続されたシュミットトリガ回路とを具備し、前記パル
ス列が第１の電圧レベルの時に前記充電回路から前記コ
ンデンサに充電電流を流し、前記パルス列が第２の電圧
レベルの時に前記放電回路に放電電流を流すように前記
シュミットトリガ回路が前記充電回路と前記放電回路に
接続されている発振回路において、前記充電回路及び／
又は前記放電回路が、充電電流及び／又は放電電流を複数段階に切換えるため
の複数の抵抗と、前記複数の抵抗を前記コンデンサに選択的に接続するた
めの複数のスイッチと、前記複数のスイッチに接続されており、且つ前記複数の
スイッチの制御信号が書き込まれており、且つ前記制御
信号の書き込み及び消去が可能に構成されている固定記
憶手段とを有することを特徴とする発振回路。
【請求項４】発振用コンデンサと、前記コンデンサに
接続されたシュミットトリガ回路と、前記シュミットト
リガ回路の出力端子と前記コンデンサとの間に接続され
た前記コンデンサの充電及び放電回路とから成る発振回
路において、前記充電及び放電回路が、充電及び放電電流を段階的に変えるための複数の抵抗
と、前記複数の抵抗を前記シュミットトリガ回路の出力端子
と前記コンデンサとの間に選択的に接続するための複数
のスイッチと、前記複数のスイッチに接続されており、且つ前記複数の
スイッチの制御信号が書き込まれており、且つ前記制御
信号の書き込み及び消去が可能に構成されている固定記
憶手段とを有することを特徴とする発振回路。