KR19990076264A

KR19990076264A - 정전류를 이용한 충방전 발진기 및 그 발진 방법

Info

Publication number: KR19990076264A
Application number: KR1019980011063A
Authority: KR
Inventors: 최재홍
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-03-30
Filing date: 1998-03-30
Publication date: 1999-10-15

Abstract

정전류를 이용한 충방전 발진기 및 그 발진 방법이 개시된다. 본 발명에 따른 정전류를 이용한 충방전 발진기는, 바이어스 전류 선택 신호, 디스에이블 신호 및 리셋 신호에 응답하여 일정한 바이어스 전류를 생성하는 바이어스 전류 생성 수단, 바이어스 전류를 공급받아 충전되거나 방전되는 충방전 수단, 바이어스 전류를 공급받아 제1및 제2기준 전압을 생성하는 기준 전압 발생 수단, 제1기준 전압과 충방전 수단에 충전되는 전압을 비교하고, 비교된 결과에 응답하여 톱니파 신호를 생성하는 제1비교 수단, 및 제2기준 전압과 톱니파 신호의 레벨을 비교하고, 비교된 결과를 발진 신호로서 출력하는 제2비교 수단을 구비하는 것을 특징으로하고, 외부의 전압 변화 또는 온도 변화에도 일정한 전류를 공급받아 발진 신호를 생성하기 때문에 전류 소비가 작고, 정확한 발진 주파수를 얻을 수 있다는 효과가 있다.

Description

정전류를 이용한 충방전 발진기 및 그 발진 방법

본 발명은 이완 발진기(RELAXATION OSCILLATOR)에 관한 것으로서, 특히, 정전류를 이용한 충방전 발진기에 관한 것이다.

일반적으로 신호 처리(SIGNAL PROCESSING)회로와 신호 생성(SIGNAL GENERATING) 회로로 구성되는 전자 회로 분야에서 신호 생성 회로의 대표적인 예가 발진기이다. 즉, 발진기는 시간의 변화에 안정되고 주기적으로 변하는 신호를 생성하여 시스템의 타이밍 제어를 위한 시스템 클럭 신호로 이용하거나, 신호의 크기(AMPLITUDE)나 주파수를 변환하는 캐리어 신호(변조 신호)로 이용하기도 한다.

이러한 발진 회로는 구현 방법에 따라 동조 발진기(TUNED OSCILLATOR)와, 충방전 발진기라 부르는 이완 발진기(RELAXATION OSCILLATOR)로 나눌 수 있다. 즉, 충방전 발진기는 회로 내부적으로 정해진 임계 전압(Threshold Voltage) 사이에서 에너지 저장기의 하나인 커패시터를 충방전시킴으로써 발진 신호를 생성한다. 충방전 발진기 즉, 이완 발진기는 그 종류에 있어서, 커패시터에 충방전하는 경로로 저항을 이용하는 RC발진기, 커패시터를 충방전하기 위해 전류원을 이용하는 정전류 충방전 발진기, 커패시터에 충방전하는 경로로 차동 증폭기의 에미터(또는 소스)에 연결된 커패시터를 이용하는 다조파 발진기(Multivibrator)로 구분할 수 있다.

즉, 일반적으로 액정 표시 장치(Liquid Crystal Device:LCD) 드라이버용 IC(LCD Driver IC:LDI)에서는 일정한 주파수를 갖는 주기적인 신호를 시스템 타이밍을 위한 클럭 신호로 이용한다. 이러한 경우에 칩 내부에서 자체적으로 발진된 신호를 클럭 신호로 이용하거나, 칩 외부에서 일정한 주파수를 갖는 신호를 인가받아 클럭 신호로 이용하고 있다.

종래에는 칩 내부에서 자체적으로 발진된 신호를 시스템 클럭으로 이용할 때, 저항을 커패시터의 충방전 경로로 이용하는 RC발진기를 이용하거나, 전류원을 이용하여 커패시터를 충방전하는 정전류 충방전 발진기를 이용하였다. 그러나, 이러한 종래의 방법으로 구현된 발진기들은 기본적으로 임계 전압(Threshold Voltage)을 갖는 슈미트 트리거를 이용하고 있다. 즉, 슈미트 트리거의 히스테리시스 특성은 바로 발진기의 주파수 특성에 관계되며, 칩 상에서 정확하고 안정된 상한 임계 전압과 하한 임계 전압을 갖는 슈미트 트리거를 구현하기는 현실적으로 매우 어렵다. 집적 회로(Integrated Circuit:IC)에서 실제로 구현된 슈미트 트리거는 각각의 상한과 하한 임계전압에서 발생되는 출력 상태의 변화 즉, 즉, 하이 레벨에서 로우 레벨로 변화하거나, 로우 레벨에서 하이 레벨로 변화하는 것이 이상적이지 않고 그 출력이 어느 정도의 기울기를 가지고 변하게 됨으로써 발진기의 주파수의 변화와 함께 소비 전류를 증가시키게 된다는 문제점이 있다.

도 1은 종래의 RC충방전 발진기를 설명하기 위한 회로도로서, 레벨 검파 비교기(10), 저항들(R11, R12), 커패시터(C11) 및 스위치(SW12)로 이루어진다.

여기에서, 저항들(R11, R12)과 커패시터(C11)는 시정수를 결정하는 시간 소자이며, 레벨 검파 비교기(10)는 히스테리시스 특성을 갖는 비교기 즉 슈미트트리거이다. 또한, 도 1에 도시된 레벨 검파 비교기(10)의 히스테리시스 특성은 입력 레벨이 로우에서 하이로 변할 때, 그 레벨이 상한 임계 전압(VB)에 이르게 되면 출력 상태가 변하게 되고, 또한 입력 레벨이 하이에서 로우로 변할 때 그 레벨이 하한 임계 전압(VA)에 이르게 되면 또다시 출력 상태가 변하게 된다. 또한, 입력 레벨이 상한 임계 전압(VB)과 하한 임계 전압(VA)의 중간 상태일 때는 출력 상태가 변하지 않는다.

우선, 스위치(SW12)가 오프되었을 때의 출력 단자 OUT를 통하여 출력되는 전압은 로우 레벨이며, 노드 (N1)의 전압은 커패시터(C11)를 충전시켜 전원 전압(VDD)까지 상승하게 되고, 이 때의 시정수 τ1은 R11*C11이 된다. 그러나, 커패시터(C11)에 충전된 전압 즉, 노드(N1)의 전압이 상한 임계 전압(VB)에 도달하게 되면, 히스테리시스를 갖는 레벨 검파 비교기(10)에 의해 출력 전압이 로우 레벨에서 하이 레벨로 변화하게 된다. 따라서, 스위치(SW12)는 오프 상태에서 온 상태가 되고, 커패시터(C11)는 저항(R12)을 통하여 방전하게 되고, 노드(N1)의 전압은 상한 임계 전압(VB)에서 전압(VL)로 낮아지게 된다.

여기에서, 전압(VL)은 저항(R12)에 걸리는 전압이며 이때의 시정수 τ2는 (R11//R12)*C가 된다.

그러나,이러한 경우에 하한 임계 전압(VA)이 VL보다 높게 설정되어 있다면, 방전되는 전압은 VL까지 낮아지지 못하고, 하한 임계 전압(VA)까지만 낮아지게 되며, 노드(N1)의 전압이 하한 입계 전압(VA)에 이르면, 비교기(10)의 출력은 다시 하이에서 로우 레벨로 상태가 변하게 되어 커패시터(C11)를 다시 충전시킨다.

도 2(a) 및 2(b)는 도 1에 도시된 RC 충방전 발진기의 출력을 설명하기 위한 파형도들로서, 2(a)는 노드(N1)의 전압을 나타내고, 2(b)는 출력 단자 OUT를 통하여 출력되는 출력 전압을 나타낸다.

즉, 도 2(a)를 참조하면, 구간(T1)은 커패시터(C11)이 충전되는 구간으로 스위치(SW12)가 오프된 상태를 나타내고, 구간(T2)은 커패시터(C11)가 방전되는 구간으로 스위치(SW12)가 온 된 상태를 나타내고, VH는 상한 임계 전압(VB)과 하한 임계 전압(VA)의 차를 나타낸다.

또한, 도 1에 도시된 RC 충방전 발진기의 발진 주파수는 다음과 같은 수학식에 의해 구할 수 있다.

상술한 바와 같이, 실제 IC에 이용되는 종래의 RC 충방전 발진기는 출력되는 발진 주파수가 정확하지 않고, 소비 전류가 크다는 문제점이 있다. 즉, 현재의 회로 설계자들은 전류의 소비를 줄이는 방향으로 IC를 설계하고 있으며, 결국 그러한 발진기는 현재 개발되는 IC사양에 적합하지 않다. 따라서, 종래의 발진기가 내장된 LDI제품을 LCD가 부착되어 있는 제품, 특히, 휴대용 제품에 적용한다면 많은 전류가 소비되기 때문에 배터리의 수명이 단축된다는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는, 바이어스 전류원을 이용하여 일정한 전류로 커패시터를 충방전시킴으로써 소비 전류를 줄인 정전류를 이용한 충방전 발진기를 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는, 상기 정전류를 이용한 충방전 발진기에서 수행되는 발진 방법을 제공하는데 있다.

도 1은 종래의 RC충방전 발진기를 설명하기 위한 회로도이다.

도 2는 도 1에 도시된 종래의 RC충방전 발진기의 출력을 나타내는 파형도이다.

도 3은 본 발명에 따른 정전류를 이용한 충방전 발진기를 설명하기 위한 개략적인 블럭도이다.

도 4는 도 3에 도시된 정전류를 이용한 충방전 발진기의 출력을 나타내는 파형도이다.

도 5는 도 3에 도시된 정전류를 이용한 충방전 발진기에서 수행되는 발진 방법을 설명하기 위한 플로우차트이다.

상기 과제를 이루기 위해, 본 발명에 따른 정전류를 이용한 충방전 발진기는, 바이어스 전류 선택 신호, 디스에이블 신호 및 리셋 신호에 응답하여 일정한 바이어스 전류를 생성하는 바이어스 전류 생성 수단, 바이어스 전류를 공급받아 충전되거나 방전되는 충방전 수단, 바이어스 전류를 공급받아 제1및 제2기준 전압을 생성하는 기준 전압 발생 수단, 제1기준 전압과 충방전 수단에 충전되는 전압을 비교하고, 비교된 결과에 응답하여 톱니파 신호를 생성하는 제1비교 수단, 및 제2기준 전압과 톱니파 신호의 레벨을 비교하고, 비교된 결과를 발진 신호로서 출력하는 제2비교 수단으로 구성되는 것이 바람직하다.

상기 다른 과제를 이루기위해, 본 발명에 따른 정전류를 이용한 충방전 발진 방법은, 소정 바이어스 전류를 공급받아 제1및 제2기준 전압을 생성하는 단계, 바이어스 전류를 공급받아 커패시터를 충전시키는 단계, (a)충전된 전압이 제1기준 전압보다 큰가를 판단하는 단계, 충전된 전압이 제1기준 전압보다 작으면, 커패시터를 방전시키는 단계, (a)단계에서 충전된 전압이 제1기준 전압보다 작으면, 충전된 전압이 제2기준 전압보다 큰가를 판단하는 단계, 충전된 전압이 제2기준 전압보다 크면, 제1레벨의 펄스를 생성하는 단계, 및 충전된 전압이 제2기준 전압보다 작으면, 제2레벨의 펄스를 생성하는 단계로 구성되는 것이 바람직하다.

이하, 본 발명에 따른 정전류를 이용한 충방전 발진기에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 3은 본 발명에 따른 정전류를 이용한 충방전 발진기를 설명하기 위한 개략적인 블럭도로서, 바이어스 전류 생성부(32), 기준 전압 발생부(34), 제1 비교기(36), 제2비교기(38) 및 커패시터(C30)로 이루어진다.

본 발명은 LCD 드라이버 IC의 시스템 클럭 신호 발생기로 이용되는 충방전 발진기를 구현하며, 적은 전류와 정확한 발진 주파수 생성을 위해 바이어스 전류를 생성하는 바이어스 회로에서 생성되는 바이어스 구동 전류를 200nA~400nA정도로 적게 흐르도록 한다. 따라서, 이러한 바어어스 전류를 정전류로 이용하여 커패시터 를 충방전시키고, 그 충방전되는 전압을 일정한 소정 기준 전압과 비교하여 하이 또는 로우 레벨의 신호를 출력함으로써 구형파의 발진 신호를 생성한다.

즉, 도 3에 도시된 바이어스 전류 생성부(32)는 외부에서 인가된 제어 신호들 즉, 바이어스 전류 선택 신호(BIAS_SI), 디스에이블 신호(DISABLE) 및 리셋 신호(RESET)에 응답하여 커패시터(C30)를 충전시키기 위한 일정한 바이어스 전류를 생성하기 위해 제1바이어스 전압(BIAS_H)과 제2바이어스 전압(BIAS_L)을 자체적 으로 생성한다. 바이어스 전류 생성부(32)는 전류 미러로 구현되는 셀프 바이어스 회로로서, PMOS트랜지스터와 NMOS트랜지스터로 이루어지는 CMOS(Complementary Metal Oxide Silicon)회로로 구성되거나, PNP트랜지스터와 NPN트랜지스터로 이루어지는 BIPOLAR회로로 구성되는 것이 가능하다. 여기에서 바이어스 전압(BIAS_H)은 전류 미러의 PMOS트랜지스터의 게이트 또는 PNP트랜지스터의 베이스에 인가되는 전압이고, 바이어스 전압 (BIAS_L)은 전류 미러의 NMOS트랜지스터의 게이트 또는 NPN트랜지스터의 베이스에 인가되는 전압이다. 또한, 바이어스 전류 생성부(32)에서 출력되는 제1바이어스 전압(BIAS_H)과 제2바이어스 전압(BIAS_L)은 기준 전압 발생부(34)와 비교기들(36, 38)로 입력된다. 바이어스 전류 생성부(32)에 인가되는 제어 신호 중 바이어스 전류 선택 신호(BIAS_SI)는 N비트의 신호로 구현되며, 이 신호를 조합함으로써 바이어스 전류 생성부(32)에서 출력되는 전류의 양을 조절할 수 있고, 바이어스 전류 뿐 아니라 비교기(36, 38)에 흐르는 전류의 양을 변화시킴으로써 발진 회로 전체의 소비 전류량도 함께 변하게 된다. 결국, 바이어스 전류 선택 신호(BIAS_SI)는 발진기의 출력 주파수를 변하게 한다. 또한, 디스에이블 신호(DISABLE)는 LCD드라이버가 동작하지 않는 동안에는 시스템 클럭 신호를 생성하는 발진 회로를 구동시킬 필요가 없으므로, LCD드라이버 IC가 동작하지 않는 동안에 바이어스 전류 생성부(32)가 동작되지 않게 제어해준다. 리셋 신호(RESET)는 일반적인 셀프 바이어스 회로가 전류가 2개의 동작점 즉, 전류가 충분히 흐르는 경우와 충분히 흐르지 않는 경우의 동작점을 갖기 때문에, 전류가 흐르지 않는 경우의 동작점이 발생하는 것을 막기 위하여 이용하는 제어 신호이다. 한편, 기준 전압 발생부(34)는 바이어스 전류 발생부(32)에서 생성된 바이어스 전압(BIAS_H)을 입력하고, 입력된 전압에 상응하여 제1기준 전압(REF_M)과 제2기준 전압(REF_L)을 생성한다. 여기에서 제2기준 전압(REF_L)은 제1기준 전압(REF_H)의 1/2이 된다. 제1비교기(36)는 바이어스 전류 생성부(32) 에서 생성된 바이어스 전압(BIAS_H)을 입력하여 커패시터(C30)를 소정 시간 충전시키고, 충전된 전압과 제1기준 전압(REF_M)을 비교하여 충전 전압이 제1기준 전압(REF_M)보다 더 커지면, 커패시터(C30)를 순간적으로 방전시킴으로써 톱니파 신호를 생성한다. 제1비교기(36)에 인가되는 주파수 선택 신호(BIAS_SF)는 서로 다른 비트로 조합되는 M비트의 신호로 구현되고, 제1비교기(36)에 인가되어 내부의 트랜지스터들의 사이즈를 다르게 변경함으로써 커패시터(C30)에 흐르는 전류를 조정하고 결국 발진 신호의 출력 주파수를 조정한다. 또한, 제1비교기(36)와 커패시터(C30)에 의해 생성된 톱니파 신호는 제2비교기(38)의 부입력 단자로 인가되고, 제2비교기(38)는 정입력 단자로 인가되는 제2기준 전압(REF_M)과 톱니파 신호 즉, 커패시터(C30)의 충전 전압을 비교하여 로우 또는 하이 레벨을 갖는 구형파 발진 신호를 생성한다.

도 4(a)및 (b)는 도 3에 도시된 정전류를 이용한 충방전 발진기의 출력 신호를 설명하기 위한 파형도로서, 4(a)는 커패시터(C30)에 충방전되는 전압 즉, 톱니파 신호를 나타내고, 4(b)는 제2비교기(38)에서 출력되는 구형파 발진 신호를 나타낸다.

도 5는 도 3에 도시된 정전류를 이용한 충방전 발진기에서 수행되는 발진 방법을 설명하기 위한 플로우차트로서, 바이어스 전류를 공급받아 제1및 제2기준 전압을 생성하고, 커패시터를 충전시키는 단계(제510~520단계), 충전된 전압과 제1기준 전압(REF_M)을 비교하고, 충전된 전압이 제1기준 전압(REF_M)보다 크지 않으면 제2기준 전압(REF_L)보다 큰가를 판단하고, 충전된 전압이 제1기준 전압(REF_M)보다 크면 순간적으로 커패시터를 방전시키는 단계(제530~550단계), 충전된 전압이 제2기준 전압(REF_L)보다 크면, 제1레벨의 펄스를 생성하고, 제2기준 전압보다 크지 않으면, 제2레벨의 펄스를 생성하는 단계(제560~570단계)로 구성된다.

이하, 본 발명에 따른 정전류를 이용한 충방전 발진기의 동작 및 발진 방법에 관하여 상세히 설명한다.

우선, 도 3에 도시된 바이어스 전류 생성부(32)는 외부에서 인가되는 제어 신호들(BIAS_SI, DISABLE, RESET)에 응답하여 일정한 바이어스 전압(BIAS_H, BIAS_L)을 생성하고, 이러한 바이어스 전압은 내부의 트랜지스터를 통해서 전류로 반복되어 일정한 바이어스 전류로서 출력된다. 즉, 바이어스 전류 생성부(32)는 커패시터(C30)에 전하를 충전시키기 위하여 일정한 전류 즉, 정전류(constant current)를 생성하고, CMOS회로에서 바이어스 회로를 구성할 때는 내부 트랜지스터 들의 동작점이 선형 영역에서 형성되도록 한다. 따라서, 기본적인 바이어스 전류 및 다른 회로에 전달되는 전류가 수백 nA의 전류가 되도록 함으로써 발진기 전체의 소비 전류를 줄인다. 또한, 바이어스 전류 생성부(32)에서 생성된 제1바이어스 전압(BIAS_H)과 제2바이어스 전압(BISA_L)에 상응하는 수백 nA의 전류는 제1비교기(36)와 제2비교기(38)에 정전류원으로 공급되어 비교기들(36, 38) 내부의 트랜지스터들의 동작점을 형성한다. 한편, 바이어스 전류 생성부(32)에 인가되는 제어 신호 즉, 바이어스 전류 선택 신호(BIAS_SI)는 N비트의 데이타이며, 예를 들어 8비트의 데이타라고 가정한다. 즉, 8비트의 바이어스 전류 선택 신호(BIAS_SI)는 내부의 트랜지스터들의 사이즈를 변경함으로써 바이어스 전류 생성부(32)의 구동 전류를 조정하며, 동시에 제1비교기(36) 및 제2비교기(38)에 인가되는 전류를 조정함으로써 발진 신호의 출력 주파수를 조정하게 된다. 즉, 8비트로 구현되는 바이어스 전류 선택 신호(BIAS_SI)를 가변시킴으로써 바이어스 전류 생성부(32)의 출력 전류가 조정되면, 제1 및 제2비교기(36 및 38)의 구동 전류가 변하게 되므로 발진 회로 전체에서 흐르는 전류도 변하게 된다. 여기에서, 바이어스 전류 선택 신호(BIAS_SI)의 데이타 비트 수는 설계자의 설계 방식에 따라 임의로 변경하는 것이 가능하다.

바이어스 전류 생성부(32)에서 일정한 바이어스 전류가 생성되면, 기준 전압 발생부(34)는 제1바이어스 전압(BIAS_H)를 입력하여 제1기준 전압(REF_M)과 제2 기준 전압(REF_L)을 생성한다(제510단계).

즉, 기준 전압 발생부(34)에서 생성된 제1기준 전압(REF_M)은 커패시터 (C30)에 충전되는 최대 전압을 나타내고, 발진 신호의 주파수를 결정하는데 중요한 역할을 한다. 또한, 제2기준 전압(REF_L)은 커패시터(C30)에 충방전되는 전압 즉, 톱니파 파형을 구형파의 펄스 신호로 변환하는데 이용되는 기준 전압을 나타낸다. 여기에서 제1기준 전압(REF_M)과 제2기준 전압(REF_L)은 다음 수학식에 나타난 바와 같다.

여기에서, VGS는 CMOS 회로에서 MOS트랜지스터의 게이트와 소스 사이의 전압이며, 바이폴라 회로에서는 베이스와 에미터 사이의 전압 즉, VBE가 된다.

또한, 제1비교기(36)의 출력과 기준 전위(VSS)사이에 연결된 커패시터(C30) 는 제1비교기(36)에 인가되는 제1바이어스 전압(BIAS_H)에 상응하는 바이어스 전류를 공급받아 소정 시간 충전된다(제520단계). 즉, 제1및 제2바이어스 전압(BIAS_H, BIAS_L)은 외부의 전압 변화 또는 온도 변화에서도 항상 일정하기 때문에 커패시터(C30)는 항상 일정한 전류로 충전된다. 커패시터(C30)가 일정한 전류를 공급받아 충전되면 제1비교기(36)는 정입력 단자를 통하여 인가되는 커패시터(C30)의 충전 전압과, 부입력 단자를 통하여 입력되는 제1기준 전압(REF_M)을 비교한다.

즉, 제1비교기(36)는 커패시터(C30)에 충전된 전압이 제1기준 전압 (REF_M)보다 큰가를 판단하고(제530단계), 충전된 전압이 제1기준 전압(REF_M)보다 더 크면 커패시터(C30)를 순간적으로 방전시킨다(제540단계). 따라서, 도 4(a)에 도시된 톱니파 신호로서 생성된다. 또한, 커패시터(C30)에 충전된 전압이 제1기준 전압(REF_M)보다 크지 않으면, 제2비교기(38)는 부입력 단자로 인가되는 충전 전압과 정입력 단자로 인가되는 제2기준 전압(REF_L)을 비교하고, 비교된 결과에 상응하는 결과를 출력한다. 즉, 제2비교기(38)는 커패시터(C30)에 충전된 전압이 제2기준 전압(REF_L)보다 큰가를 판단한다(제550단계). 여기에서 제1비교기 (36)에 인가되는 주파수 선택 신호(BIAS_SF)는 4비트의 데이타라고 가정하며, 설계방식에 따라서 그 이상의 비트 또는 이하의 비트로 구현하는 것이 가능하다. 즉, 4개의 데이타 비트는 각각 서로 다른 트랜지스터의 사이즈를 선택하도록 설정되었으며, 4개씩 서로 다른 비트를 조합으로써 커패시터(C30)에 충방전되는 전류량을 조절할 수 있고, 바이어스 전류 발생부(32)와 무관하게 전류량을 조정함으로써 톱니파 신호의 주기를 변경할 수 있다. 상술한 바와 같이, 주파수 선택 신호(BIAS_SF)의 비트 수를 설계자의 의도에 따라 다르게 구현함으로써 커패시터(C30)에 충방전되는 전류량에 따른 발진 신호의 출력 주파수를 가변할 수 있다.

즉, 커패시터(C30)에 충전되는 전압은 차츰 증가하여 제1기준 전압(REF_M)에 이르게 되고, 제1기준 전압(REF_M)보다 커지면, 순간적으로 커패시터(C30)에 충전되어 있던 전압이 방전되어 도 4(a)에 도시된 바와 같은 톱니파 신호가 생성된다. 여기에서, 도 4(a)의 참조 번호 42는 커패시터(30)에 충전되는 충전 전압을 나타내고, 44는 커패시터(C30)가 순간적으로 방전되는 구간을 나타낸다. 이러한 톱니파 신호는 제2비교기(38)의 부입력 단자로 인가되고, 제2비교기(38)는 정입력 단자를 통하여 인가되는 제2기준 전압(REF_L)과 부입력 단자를 통하여 인가되는 톱니파 신호의 크기를 비교하고, 비교된 결과에 상응하는 하이 또는 로우 레벨의 펄스 신호를 생성한다. 제550단계에서 제2비교기(38)는 충전된 전압이 기준 전압(REF_L)보다 큰가를 비교하고, 만약 충전된 전압이 제2기준 전압(REF_L)보다 크면, 제1레벨의 펄스 신호(48)를 생성한다(제560단계). 또한, 커패시터(C30)에 충전된 전압이 제2기준 전압(REF_L)보다 작으면, 제2레벨의 펄스 신호(46)를 생성한다(제570단계). 이러한 최종적인 발진 신호는 도 4(b)에 도시되고, 여기에서 제1레벨을 하이 레벨로 설정하고, 제2레벨을 로우 레벨로 설정한다. 따라서, 도 4(a)와 4(b)를 참조하면, 커패시터(C30)에 충전되는 전압이 제2기준 전압(REF_L)보다 작은 구간에서는 로우 레벨의 신호가 생성되고, 충전된 전압이 제2기준 전압(REF_L)과 제1기준 전압(REF_M)사이일 때는 하이 레벨의 신호가 생성된다. 또한, 도 4(b)의 △T는 제2비교기(38)의 출력 단자 OUT를 통하여 출력되는 발진 신호의 주기를 나타낸다.

이 때 커패시터(C30)에 충전되는 전류량을 I라하고, 제1기준 전압(REF_M)과 기준 전위(VSS)와의 전압차를 △V라고, 커패시터(C30)의 용량을 C라 하면, 제2비교기(38)의 출력 단자 OUT를 통하여 출력되는 발진 신호의 출력 주파수는 상술한 I, △V 및 C에 의해 결정된다. 즉, 다음의 수학식에 따라 발진 신호의 출력 주파수가 결정된다.

여기에서, △V는 커패시터(C30)가 충방전되었을 때의 전압 차 즉, 제1기준 전압(REF_M)과 기준 전위(VSS)와의 차를 나타내고, △T는 커패시터(C30)가 충방전되는 시간 차를 나타낸다.

예를 들어, 원하는 발진 신호의 주파수가 30KHz이고, 커패시터(C30)에 충전되는 전류의 양이 300nA이며, 충방전되는 전압 차 즉, △V가 1.8V라면, 커패시터(C30)의 용량은 다음과 같이 결정된다.

또한, 커패시터(C30)에 충전되는 전압 차 즉, △V가 1.8V이고 커패시터 (C30)의 용량이 5.56pF이며, 원하는 발진 신호의 출력 주파수가 20KHz라면, 커패시터(C30)에 흐르는 전류의 양을 다음의 수학식에 나타난 바와 같이 조절함으로써 원하는 발진 주파수를 갖는 발진기를 설계한다.

I=(C*▵V)/▵T=C*▵V*▵F=5.56pF*1.8V*20KHz=200nA

즉, 수학식 6에 나타난 바와 같이, 전류의 양을 200nA로 조절함으로써 원하는 발진 주파수를 갖는 발진 신호를 생성할 수 있다.

상술한 바와 같이, 본 발명에 따른 정전류를 이용한 충방전 발진기는 전체적인 소비 전류를 줄임으로써 LCD 드라이버 IC 구동 시에 배터리에서 소모되는 전류를 줄일 수 있고, 항상 일정한 정전류를 이용하기 때문에 안정된 출력 주파수 를 갖는 발진 신호를 얻을 수 있다.

본 발명에 따르면, 외부의 전압 변화 또는 온도 변화에 관계없이 일정한 소량의 전류를 생성하는 바이어스 회로를 이용하기 때문에, 전류 소비가 작고 정확한 발진 주파수를 갖는 발진 신호를 얻을 수 있을 뿐만 아니라, 특히 발진기가 내장된 LCD드라이버 IC를 LCD가 내장된 휴대용 제품에 이용할 때 전류 소비를 줄일 수 있으므로 배터리의 사용 시간을 연장할 수 있다는 효과가 있다.

Claims

바이어스 전류 선택 신호, 디스에이블 신호 및 리셋 신호에 응답하여 일정한 바이어스 전류를 생성하는 바이어스 전류 생성 수단;

상기 바이어스 전류를 공급받아 충전되거나 방전되는 충방전 수단;

상기 바이어스 전류를 공급받아 제1및 제2기준 전압을 생성하는 기준 전압 발생 수단;

상기 제1기준 전압과 상기 충방전 수단에 충전되는 전압을 비교하고, 상기 비교된 결과에 응답하여 톱니파 신호를 생성하는 제1비교 수단; 및

상기 제2기준 전압과 상기 톱니파 신호의 레벨을 비교하고, 상기 비교된 결과를 발진 신호로서 출력하는 제2비교 수단을 포함하는 것을 특징으로하는 정전류를 이용한 충방전 발진기.
제1항에 있어서, 상기 바이어스 전류 생성 수단은 상기 바이어스 전류 선택 신호에 의해 상기 바이어스 전류를 가변시키는 것을 특징으로하는 정전류를 이용한 충방전 발진기.
제2항에 있어서, 상기 바이어스 전류 생성 수단은 내부의 트랜지스터들이 선형 영역에서 동작점이 형성되는 것을 특징으로하는 정전류를 이용한 충방전 발진기.
제3항에 있어서, 상기 기준 전압 발생 수단은 상기 제2기준 전압이 상기 제1기준 전압의 1/2로 설정되는 것을 특징으로하는 정전류를 이용한 충방전 발진기.
제4항에 있어서, 상기 제1비교 수단은 외부에서 인가되는 M(>0)비트의 주파수 선택 신호에 응답하여 내부 트랜지스터들의 사이즈를 변경하고, 상기 충방전 수단에 충전되는 전류량을 가변시켜 상기 발진 신호의 출력 주파수를 조정하는 것을 특징으로하는 정전류를 이용한 충방전 발진기.
소정 바이어스 전류를 공급받아 제1및 제2기준 전압을 생성하는 단계;

상기 바이어스 전류를 공급받아 커패시터를 충전시키는 단계;

(a)상기 충전된 전압이 상기 제1기준 전압보다 큰가를 판단하는 단계;

상기 충전된 전압이 상기 제1기준 전압보다 작으면, 상기 커패시터를 방전시키는 단계;

상기 (a)단계에서 상기 충전된 전압이 상기 제1기준 전압보다 작으면, 상기 충전된 전압이 상기 제2기준 전압보다 큰가를 판단하는 단계;

상기 충전된 전압이 상기 제2기준 전압보다 크면, 제1레벨의 펄스를 생성하는 단계; 및

상기 충전된 전압이 상기 제2기준 전압보다 작으면, 제2레벨의 펄스를 생성하는 단계를 포함하는것을 특징으로하는 발진 방법.