JP3963421B2 - 制御発振システムとその方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、一般に、周期的出力信号を与える基準発振器に関し、さらに詳しくは、例えば、固定周波数システムで使用するために正確な出力パルスを発生する方法と、そのための発振システムに関する。
【０００２】
【従来の技術】
固定周波数スイッチング電源（Switching Mode Power Supply：ＳＭＰＳ）システムは、正確な周期的出力システムによってシステムを駆動する発振器サブシステムを含む。発振器の正確度は、ＳＭＰＳシステム全体の性能を決定する。一般に、先行技術の発振器サブシステムは、モノリシック集積回路形式で製造される場合、発振器の正確度要求事項を達成するために、極めて複雑であり、かつ多くの部材数とダイ面積を必要とした。これと直接比例して、システム費用も増加する。さらに、これらの制御発振器（controller oscillator）システムは、内部で発生される鋸波信号に応答し、この信号は、高い電圧基準と低い電圧基準との間で充電と放電を行う。そのため、発振器出力信号の正確度は、温度および回路工程の変化に関するこれら２つの電圧基準の正確度に関係する。
【０００３】
したがって、正確なシステム・パラメータを維持する一方で、比較的安価な発振器サブシステムに対する必要性が存在する。
【０００４】
【好適な実施例の説明】
図１を見て、先行技術の制御発振器１０が示され、これは、集積スイッチング電源（ＳＭＰＳ）システムでの使用に適する。発振器１０は、１対の比較器１２，１４によって構成され、以下に説明されるように、その出力１６において周期信号またはパルス信号を生じる。パルス出力信号は、基準発振器１２の入力１８に入力される鋸波入力信号に応答して発生される。理解されるように、発振器１０の出力は、鋸波入力信号を発生する際に利用できる。
【０００５】
第１比較器１２は、１対の差動接続された（differentially connected）ＰＭＯＳトランジスタ２０，２２を含み、それらのソース電極は、スイッチ２４と共通結合される。トランジスタ２０のドレインは、ＮＭＯＳトランジスタ２８のドレインおよびゲートと結合され、後者のソースは、接地基準と接続される。トランジスタ２２のドレインは、ＮＭＯＳトランジスタ３０のドレインと接続され、後者のゲートおよびソースはそれぞれ、トランジスタ２８のゲートおよび接地基準と接続される。比較器１２の１つの入力、すなわち、トランジスタ２０のゲートは、電圧発生器３８から固定電圧を受け取り、この電圧は、以下に説明されるように、発振器１０の高い基準電圧である。同様に、比較器１２のもう１つの入力、すなわち、トランジスタ２２のゲートは、入力１８と接続され、鋸波入力信号を受信する。
【０００６】
同様に、比較器１４は、差動接続された１対のＰＭＯＳトランジスタ３２，３４を含み、それらのソース電極は、スイッチ３６と共通接続される。トランジスタ３２のドレインは、トランジスタ３０のゲートと接続される形で示され、一方、トランジスタ３４のドレインは、トランジスタ３０のドレインと接続される。トランジスタ３２のゲートは、電圧発生器４０と結合され、この発生器は、ゲートを固定電圧に設定し、この電圧は、発振器１０の低い基準であり、一方、トランジスタ３４のゲートは、入力１８と接続され、この入力で、鋸波入力信号が受信される。スイッチ２４，３６は、１対のＰＭＯＳトランジスタによって実現でき、それらのドレインはそれぞれ、共通接続されたトランジスタ２０，２２と３２，３４のソース電極と結合される。トランジスタ２４，３６のソース電極は、電流源２６を介してＶ_ccと接続される。トランジスタ２４のゲートは、出力１６と結合され、一方、トランジスタ３６の出力は、インバータ４６の出力、およびインバータ４８の入力と結合され、インバータ４８の出力は、出力１６と結合される。最後に、ＮＭＯＳトランジスタ４２から成るインバータ段階が設けられ、トランジスタ４２は、トランジスタ３０のドレインと結合されたゲートを有し、一方、そのドレインは、インバータ４６の入力と、電流源４４を介したＶ_ccとの両方に結合される。トランジスタ４２のソースは、接地基準に戻される。
【０００７】
動作において、比較器１２または１４の１つのみが、所与の時間において動作可能であるのは、スイッチ２４，３６が決して同時には閉じないからであり、すなわち、出力１６の出力信号が高い場合には、スイッチ２４が開かれて、スイッチ３６が閉じられる。したがって、トランジスタ３６がオンになると、電流が比較器１４に供給され、比較器１４を動作可能にし、その間、比較器１２は動作不能に維持される。出力１６が、低く駆動されるときには、これと反対の状況が当てはまる。
【０００８】
したがって、入力１８に入力される鋸波信号が、Ｖ_lowからＶ_highへと充電するときは常に、比較器１２は動作可能にされ、その間、比較器１４は動作不能である。このため、出力１６の出力信号は、トランジスタ２２がオンになると、低い状態に維持される。これにより、トランジスタ４２が導通状態になり、そのため、インバータ４６の入力を論理ゼロにする。したがって、出力信号は、上述のような低状態にある。いったん、鋸波入力信号のレベルが、Ｖ_high値に達すると、出力１６の出力論理状態は、論理１状態に強制される。このような結果が生じるのは、トランジスタ２０，２２が等しく導通状態になり、これがさらには、トランジスタ３０をオンにして、トランジスタ４２のドレイン（インバータ４６の入力）を高い論理状態に強制するからである。出力１６の論理レベル状態は、インバータ４６の入力における論理レベル状態に追従し、これにより、論理高レベル状態に向かい、その一方で、インバータ４６の出力は、トランジスタ３６のゲートとの接続を有して、論理低レベル状態に向かう。したがって、比較器１２は、スイッチ／トランジスタ２４が開き、トランジスタ２４が非導通状態になると、直ちに動作不能となり、一方、スイッチ／トランジスタ３６はオンになって、比較器１４を動作可能にする。入力１８の鋸波信号はついで、Ｖ_highの大きさから、Ｖ_lowへと放電を開始する。
【０００９】
鋸波信号は、その大きさがＶ_lowを上回る限りの間、放電を続ける。この状態では、トランジスタ３２は、トランジスタ３４よりも導通状態が高く、これが、トランジスタ３０をオンに維持して、出力１６において、発振器１０からの出力信号を、論理高レベル状態に維持する。いったん、鋸波信号の大きさが、大きさＶ_lowに達すると、出力１６の出力論理状態が論理ゼロに変化し、鋸波信号は、再び充電を開始して、上記の動作を繰り返す。
【００１０】
したがって、入力された入力鋸波信号が、２つの基準電圧Ｖ_highとＶ_lowとの間で充電と放電を行うので、先行技術の発振器１０は、その出力において、反復周期信号を発生する。
【００１１】
発振器１０は、モノリシック集積回路形式で集積できるが、複雑になる。発振器１０は、補助スイッチング回路とともに、２個の比較器と２個の基準電圧源とを必要とするので、多くのシリコン面積を占める。
【００１２】
つぎに図２を見て、先行技術の発振器５０が示され、これも、集積ＳＭＰＳシステムで使用されるのに適する。発振器５０は、発振器１０ほど複雑でなく、そのため、前者に比べて、モノリシック集積回路では、シリコン・ダイ面積を必要としないが、以下に説明される他の不利点を有する。
【００１３】
発振器５０は、２つの閾電圧Ｖ_highとＶ_lowを有するウインドウ比較器（window comparator）５２、および補助基準／スイッチング回路を利用する。鋸波入力信号は、入力５４において、比較器５２の非反転入力へと入力され、一方、Ｖ_highとＶ_low基準電圧は、比較器５２の第１および第２反転入力に印加される。比較器５２の出力は、出力５６において、周期信号を発生し、この信号は、発振器１０に関連して既述されたように、第１および第２論理レベル状態を有する。比較器５２の出力は直接、インバータ／スイッチング段階５８を駆動し、後者は、ＰＭＯＳトランジスタ６０と、ＮＭＯＳスイッチング・トランジスタ６２とを含む。高い電圧基準Ｖ_highは，比較器５２の第１反転入力と結合された１個の電圧基準発生器６４によって直接設定される。ＰＮＰ電圧シフト（voltage shifting）トランジスタ６６，ＮＰＮ電圧シフト・トランジスタ６８は、関連する電流源７０とともに、抵抗分割（resistive divider）回路の上部における電圧基準をＶ_highにし、この抵抗分割回路は、直列に接続された抵抗器７２，７４によって構成される。抵抗器７２，７４を接続するノードが、比較器５２の第２反転入力と接続されるので、低い電圧基準電位Ｖ_lowがそこに確立され、これは実質的に下記の式に等しい：
【００１４】
【数１】

【００１５】
ここで、Ｒ７２とＲ７４は、抵抗器７２，７４それぞれの抵抗値である。
このため、発振器５０は、上方と下方の電圧閾値を生じるのに１個の電圧発生器を必要とし、これに対し、発振器１０は、２個の電圧発生器を必要とした。また、発振器５０は、発振器１０に比べて複雑性が大幅に少ないので、発振器１０と比較して、集積回路形式で実現されるのに必要な部材数およびシリコン・ダイ面積が少なくて済む。しかしながら、発振器５０はまた、集積回路形式で実現される場合には、幾つかの不利点を被る。
【００１６】
発振器５０の大きな不利点は、その出力周波数が、動作温度と工程の変化に左右されることである。相補形電圧レベル・シフタ・トランジスタの使用は、工程および温度に関する装置特性の整合を極めて難しくする。このため、低い電圧基準が変動する可能性があり、これにより、発振器の周波数も変動する。また、抵抗分割器の非線形特性は、温度に対するＮＭＯＳスイッチング・トランジスタの飽和特性とともに、低い基準電圧のエラーに寄与する。さらに、この図の発振器でも、抵抗器をレイアウトするに広いシリコン面積が必要とされることにより、多くのダイ面積を必要としすぎる可能性がある。
【００１７】
つぎに図３を見て、本発明の制御発振器８０が示され、これは、先行技術の有する温度および工程に関する欠陥がなく、必要とするダイ面積も最小限であり、かつ作製するのにも経済的である。
【００１８】
制御発振器８０は、単純な比較器８２を含み、その非反転入力は、入力８４と結合されて、鋸波入力信号８３を受信する一方、その出力は、出力８６と結合されて、既に説明されたように、第１および第２論理レベル状態を有する周期的出力信号８５を発生する。基準電圧Ｖ_refを発生する１個の電圧発生器８８が利用され、この発生器は、制御発振器８０を含む集積回路の外部に存在してもよい。このようにして、Ｖ_highとＶ_lowの両方を生じるのに利用される基準電圧は、温度および工程の変化には左右されない。電圧基準発生器８８の出力は、ＰＭＯＳトランジスタ９０のゲート電極と結合され、一方、このトランジスタのソース電極とドレイン電極はそれぞれ、比較器８２の反転入力および端子９５に結合され、この端子において、接地基準電位が供給される。標準電流源９２は、トランジスタ９０のソースと結合される出力を有し、端子９３において、動作電位Ｖ_ccを受け取る。このため、高い基準電圧Ｖ_highが、比較器８２の反転入力に与えられ、この電圧は、トランジスタ９０を通して電圧レベルがシフトされ、下式に等しい：
【００１９】
【数２】

【００２０】
ここで、Ｖ_GSは、電流源９２によって供給される電流レベルで動作するＰＭＯＳトランジスタのゲート-ソース電圧である。比較器８２の出力が、論理低レベル状態にある限りの間、比較器８２の反転入力に与えられる電圧は、Ｖ_highに等しい。しかしながら、比較器８２の出力が、論理高レベル状態に向かうときは常に、その反転入力の基準電圧は、低い基準電位Ｖ_lowに切り替わる。そのため、出力８６の論理レベルが、論理高レベル状態にある場合、そのゲートが比較器８２の出力と結合されるＮＭＯＳスイッチング・トランジスタ９６は、オンになる。これが、レベル・シフトＰＭＯＳトランジスタ９４のゲート電極とドレイン電極とを、接地基準へと効果的に短絡させるのは、これら２つの電極が、トランジスタ９６のドレインと接続されるからである。そのため、低い電圧基準電圧Ｖ_lowは、実質的に下式に等しい：
【００２１】
【数３】

【００２２】
ここで、Ｖ_GSは、電流源９２により供給される電流レベルで動作されるＰＭＯＳトランジスタ９４のゲート-ソース電圧である。このため、トランジスタ９０，９４が同一であり、集積回路内で互いに近傍に配置される場合には、そのゲート-ソース電圧は実質的に等しくなり、温度および工程の変化と一致する。ゆえに、Ｖ_highとＶ_lowとの差、すなわち、（２）式−（３）式はＶ_ref、電圧発生器８８により与えられる電圧電位であり、これは、温度および回路工程の変化には左右されない。
【００２３】
このため、動作において、出力８６の出力信号が論理低レベル状態にある場合、比較器の反転入力はＶ_highであり、入力８４において入力された鋸波信号が、Ｖ_high値に充電または増加するとき、その値を維持する。いったん、鋸波入力信号の大きさがＶ_highに達したなら、比較器８２の出力は、出力論理高レベル状態に切り替わる。比較器８２の反転入力における電圧基準はそのため、大きさが直ちにＶ_lowに変化し、一方、鋸波信号は、この電圧基準へと放電または減少を開始する。鋸波信号の大きさがＶ_lowに達するとき、比較器８２の出力は、論理高レベル状態に切り替わり、上記動作が反復される。
【００２４】
制御発振器８０は、先行技術よりも複雑性が大幅に少なく、その一方で同時に、正確な出力パルスを発生し、これらのパルスは、温度および工程の変化には左右されない。例えば、１個の電圧基準発生器８８は、「オフチップ」で供給でき、工程の変化とは無関係である。さらに、発生器８８は、温度に左右されない状態に維持でき、出力パルスのパルス幅は、一定に保たれる。
【００２５】
つぎに図４を見て、鋸波発生器１００と組み合わされた制御発振器８０が示される。鋸波発生器１００は、１例として示され、これは周知のものである。実際には、鋸波発生器１００は、図１および図２に示される先行技術のシステムとともに使用できる。
【００２６】
鋸波発生器１００は、インバータ１０２を含み、その入力は、制御発振器８０の出力８６と結合される。インバータ１０２の出力は、ＮＭＯＳトランジスタ１０４の入力と結合され、後者のソース電極は、接地基準電位９５に戻される。トランジスタ１０４のドレインは、ＮＭＯＳトランジスタ１０６のドレインと結合される。トランジスタ１０６は、ゲート電極と、さらにはＮＭＯＳトランジスタ１０８のゲートとも接続されるドレインを有するダイオードとして接続され、一方、そのソース電極は、トランジスタ１０８のソース電極であるので、接地基準電位に戻される。電流源１１０，１１２は、端子９３において供給されるＶ_ccから、それぞれ、トランジスタ１０６，１０８のドレインへと接続される。コンデンサ１１４は、トランジスタ１０８のドレイン電極とソース電極に両端が結合される。
【００２７】
動作において、比較器８２の出力が、論理低レベル状態にある場合、インバータ１０２の出力は、論理高レベル状態になる。したがって、トランジスタ１０４がオンになり、電流源１１０からの電流を低下させ、一方、トランジスタ１０６をオフに維持する。トランジスタ１０６がオフにされる間、トランジスタ１０８もオフになり、これにより、コンデンサ１１４は、電流源１１２によって充電できる。そのため、コンデンサ１１４は、比較器８２からの出力が低く維持される限りの間、充電を続ける。コンデンサ１１４が、Ｖ_highに等しい電圧へと充電するとき、比較器８２の出力は、論理低レベル状態から、論理高状態に切り替わる。ついで、トランジスタ１０４がオフになり、トランジスタ１０６，１０８がオンになる。ついで、トランジスタ１０８は、電流を低下させて、コンデンサ１１４を放電する。コンデンサ１１４は、その両端の電圧が、Ｖ_lowに達して、比較器８２の出力が低に向かい、充電が再開するまで、放電を続けることになる。コンデンサ１１４の充電および放電は、制御発振器８０の入力８４において、鋸波信号を発生する。
【００２８】
コンデンサ１１４の充電および放電の速度が変化すると、発生器１００により発生される鋸波信号の形状を変化させる可能性があり、これにより、制御発振器８０からの出力パルスの形状を変化させる可能性がある。充電速度および放電速度は、既知のように、電流源１１０，１１２から供給される電流の比率、および既知のトランジスタ１０６，１０８の寸法の比率を変化させることによって変化し得る。
【００２９】
したがって、上記に説明された発明は、先行技術と比較すると、複雑性の少ない発振器システムである。本発明の制御発振器システムは、システムの正確度要求事項を守る一方で、システム費用を低減し、かつ、集積回路形式での製造に適する。
【図面の簡単な説明】
【図１】 先行技術の制御発振器の回路図である。
【図２】 先行技術による別の制御発振器の回路図である。
【図３】 （ａ）は本発明の基準制御発振器の回路図で、（ｂ）は本発明の制御発振器の入力された入力信号および周期的出力パルスのタイミング図である。
【図４】 発振器と接続された鋸波発生器を含む、本発明の発振器の回路図である。
【符号の説明】
８０ 制御発振器
８２ 比較器
８３ 鋸波入力信号
８４ 入力
８５ 周期的出力信号
８６ 出力
８８ 電圧発生器
９０ ＰＭＯＳトランジスタ
９２ 標準電流源
９３，９５ 端子
９４ レベル・シフトＰＭＯＳトランジスタ
９６ ＮＭＯＳスイッチング・トランジスタ
１００ 鋸波発生器

Claims (3)

1. 入力された周期的充電および放電入力信号に応答して、その出力において周期的出力信号を発生する発振器であって：
   反転入力と非反転入力および出力を有する比較器であって、前記出力は、前記発振器の前記出力であり、前記非反転入力は、前記入力された入力信号を受信する比較器；
   制御電極，第１および第２電極を有する第１トランジスタであって、前記第１電極は、前記比較器の前記反転入力と結合され、前記第２電極は、接地基準電位が供給される端子と結合される第１トランジスタ；
   その出力において、電流を供給する電流源であって、前記出力は、前記第１トランジスタの前記第１電極と結合される電流源；
   制御電極，前記比較器の前記反転入力と結合される第１電極、およびその制御電極と接続される第２電極を有する第２トランジスタ；
   前記比較器の前記出力と結合される制御電極、前記端子と結合される第１電極、および前記第２トランジスタの前記第２電極と結合される第２電極を有する第３トランジスタ；および、
   前記第１トランジスタの前記制御電極に、基準電圧を与える電圧源；
   によって構成されることを特徴とする発振器。
2. その出力において、周期信号を発生し、第１および第２電圧基準の間で入力された入力信号の充電および放電に応答する、第１および第２レベル状態を有する基準発振器であって；
   非反転入力と反転入力および出力を有する比較器であって、前記非反転入力は、前記入力信号を受信し、および前記比較器の前記出力は、前記発振器の前記出力と結合される比較器；
   前記比較器の前記反転入力と結合される出力を有する電流源；
   その前記出力において、前記電流源と結合されて、前記比較器の前記反転入力において、前記第２電圧基準を与える第１回路であって、前記入力された入力信号が、前記第１電圧基準から前記第２電圧基準へと充電するときに、前記比較器の出力が、前記第１レベル状態にあるようにする第１回路；および
   前記比較器の前記出力が、前記入力された入力信号の大きさが前記第２電圧基準と等しくなることに応答して、前記第２レベル状態に切り替わり、そのとき、前記大きさの前記入力された入力信号が、放電を開始し、第２回路が、前記第１回路と並列に結合されるときに、前記比較器の前記反転入力において、前記第１電圧基準を与える第２回路；
   によって構成されることを特徴とする基準発振器。
3. 第１および第２論理状態を有する周期信号を発生する方法であって：
   第１電圧基準と第２電圧基準との間で変化する信号を発生する段階；
   予め定められた大きさの電圧基準を与える段階；
   前記電圧基準から前記第２電圧基準を生成する段階であって、前記第２電圧基準は、前記予め定められた大きさの電圧基準より予め定められた電圧だけ大きい大きさを有する、段階；
   前記予め定められた電圧に等しい大きさの前記第１電圧基準を生成する段階；および前記信号を、前記第１電圧基準および前記第２電圧基準と比較して、前記周期信号を発生する段階；
   によって構成されることを特徴とする方法。

Images