JP3671773B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP3671773B2 JP3671773B2 JP30144599A JP30144599A JP3671773B2 JP 3671773 B2 JP3671773 B2 JP 3671773B2 JP 30144599 A JP30144599 A JP 30144599A JP 30144599 A JP30144599 A JP 30144599A JP 3671773 B2 JP3671773 B2 JP 3671773B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- terminal
- constant current
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 44
- 238000007599 discharging Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、発振周波数が電源電圧の変動に依存することがない発振器に関するものである。
【０００２】
【従来の技術】
従来、発振回路としては、例えばＴＴＬゲートやＣ−ＭＯＳゲートを用いて矩形波などを発振するマルチバイブレータなどが知られている。このような発振回路では、電源電圧の変動による発振周波数の変動を抑える必要がある場合には、電源の出力電圧を常に監視してその出力を一定電圧にするレギュレータが必要になったり、基準となる電圧などを生成する基準電圧生成回路が必要となる。
【０００３】
【発明が解決しようとする課題】
このように従来の発振回路では、電源電圧の変動による発振周波数の変動を抑える場合には、レギュレータや基準電圧生成回路が別個に必要になるという不都合があった。
【０００４】
また、基準電圧生成回路では、それを集積化した場合に、製造工程で同一のものを作るのが困難であるので、基準を作るための調整回路を設けて調整作業を行う必要があった。
【０００５】
そこで、本発明の目的は、電源電圧が変動しても発振周波数の変動がないようにし、電源電圧の安定化のための装置を必要としない発振回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項４に記載の各発明は以下のように構成した。
【０００７】
請求項１に記載の発明は、第１の端子を有し、前記第１の端子に供給される任意の電圧に比例する定電流を生成する定電流生成部と、この定電流生成部で生成された定電流により充電するコンデンサと、第２の端子を有し、前記コンデンサの充電電圧を前記第２の端子に供給される基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を生成し、この放電信号により前記コンデンサの充電電荷を放電する放電部とを備え、前記定電流生成部の第１の端子と前記放電部の第２の端子とを共通接続し、この共通接続部に共通の電圧を供給するようにし、かつ、前記放電部で生成される放電信号を発振出力信号として取り出すようにしたことを特徴とするものである。
【０００８】
請求項２に記載の発明は、第１の端子を有し、前記第１の端子に供給される任意の電圧に比例する定電流を生成する定電流生成部と、この定電流生成部で生成された定電流により充電するコンデンサと、第２の端子を有し、前記コンデンサの充電電圧を前記第２の端子に供給される基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を生成し、この放電信号により前記コンデンサの充電電荷を放電する放電部とを備え、前記定電流生成部の第１の端子と前記放電部の第２の端子とを共通接続し、この共通接続部に共通の電圧を供給するようにし、かつ、前記コンデンサの充電電圧を発振出力信号として取り出すようにしたことを特徴とするものである。
請求項３に記載の発明は、請求項１または請求項２に記載の発振回路において、前記共通接続部に供給する共通の電圧は、電源電圧を分圧したものであることを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１、請求項２、または請求項３に記載の発振回路において、前記放電部は、前記コンデンサの充電電圧を基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を出力するコンパレータと、このコンパレータの放電信号により前記コンデンサの充電電荷を放電する放電素子とからなり、前記コンパレータからの放電信号は、前記充電電圧が基準電圧を上回ったのちから零電圧になるまで出力を継続するようになっていることを特徴とするものである。
【００１０】
請求項５に記載の発明は、請求項１、請求項２、請求項３、または請求項４に記載の発振回路において、前記定電流生成部は、カレントミラー回路からなることを特徴とするものである。
【００１１】
このように、請求項１、請求項３、請求項４、または請求項５に記載の発明では、電源電圧等の変動があっても発振周波数が変動しないパルス波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００１２】
また、請求項２、請求項３、請求項４、または請求項５に記載の発明では、電源電圧等の変動があっても発振周波数が変動しないランプ波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１４】
図１は、本発明の発振回路の第１実施形態の構成を示す回路図である。
【００１５】
この第１実施形態に係る発振回路は、図１に示すような構成からなり、発振周波数が電源電圧等に依存しないパルス波を発振させるようにしたものである。
【００１６】
すなわち、この第１実施形態に係る発振回路は、任意の電圧ＶＩＮに比例する定電流Ｉ２を生成する定電流生成部１と、この定電流生成部１で生成された定電流Ｉ２により充電されるコンデンサＣと、このコンデンサＣの充電電圧を基準電圧ＶＩＮと比較し、その充電電圧が基準電圧ＶＩＮを上回ったときに「Ｈ」レベルの放電信号を生成し、この放電信号によりコンデンサＣの充電電荷を放電する放電部２とを少なくとも備え、その放電信号を出力端子３から発振出力として取り出すようになっている。
【００１７】
定電流生成部１は、図１に示すように、オペアンプ１１、ＰＭＯＳトランジスタＰ１、ＰＭＯＳトランジスタＰ２等によりカレントミラー回路を構成し、ＰＭＯＳトランジスタＰ２に任意の電圧ＶＩＮに比例する定電流Ｉ２が流れるようになっている。
【００１８】
具体的には、オペアンプ１１は、反転入力端子（−）に任意の電圧ＶＩＮが供給され、非反転入力端子（＋）はＰＭＯＳトランジスタＰ１のドレインに接続されている。また、オペアンプ１１の出力端子は、ＰＭＯＳトランジスタＰ１、Ｐ２の各ゲートに接続されている。ＰＭＯＳトランジスタＰ１は、ソースが電源に接続されて電源電圧ＶＤＤが供給され、ドレインが抵抗Ｒを介して接地されている。ＰＭＯＳトランジスタＰ２は、ソースが電源に接続されて電源電圧ＶＤＤが供給され、ドレインがコンデンサＣを介して接地されている。
【００１９】
コンデンサＣは、一端がＰＭＯＳトランジスタＰ２のドレインに接続されるとともに他端が接地され、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２により充電されるようになっている。
【００２０】
放電部２は、コンデンサＣの充電電圧を基準電圧ＶＩＮと比較し、充電電圧が基準電圧ＶＩＮを上回った場合に「Ｈ」レベルの放電信号を出力するコンパレータ２１と、このコンパレータ２１からの放電信号に基づいて導通し、この導通によりコンデンサＣの充電電荷を放電するＮＭＯＳトランジスタＮ１とを少なくとも備え、コンパレータ２１からの放電信号は、図２（Ｂ）に示すように、コンデンサＣの電圧が基準電圧ＶＩＮを上回って放電を開始したのち、零電位になるまでの時間（放電時間）に亘ってその出力が継続されるようになっている。
【００２１】
さらに具体的に説明すると、コンパレータ２１は、オペアンプから構成され、その反転入力端子（−）に任意の電圧ＶＩＮが供給され、その非反転入力端子（＋）はＰＭＯＳトランジスタＰ１のドレインとコンデンサＣの共通接続部に接続されている。また、コンパレータ２１からの放電信号は、発振出力として出力端子３から取り出されるとともに、ＭＯＳトランジスタＮ１のゲートに供給されている。ＮＭＯＳトランジスタＮ１は、コンデンサＣの両端に接続されている。すなわち、ＮＭＯＳトランジスタＮ１は、ドレインがコンデンサＣとコンパレータ２１の非反転入力端子に接続され、ソースが接地されている。
【００２２】
なお、コンパレータ２１は、その出力信号である放電信号を、コンデンサＣの放電時間に亘って出力する構成であれば良く、例えばヒステリシス機能付きコンパレータなどが挙げられる。ヒステリシス機能付きコンパレータの場合には、コンデンサＣの充電電圧が基準電圧ＶＩＮを上回ったときに、「Ｈ」レベルの放電信号を出力し、この放電信号は充電電圧が零電位になるまで出力されるようになっている。上記の放電時間は、コンデンサＣの静電容量値とＮＭＯＳトランジスタＮ１の導通抵抗により決まる。
【００２３】
ここで、この第１実施形態では、図１に示すように、定電流生成部１のオペアンプ１１の反転入力端子（−）と、放電部２のコンパレータ２１の反転入力端子（−）とが共通接続され、その共通接続部に共通の電圧（任意の電圧ＶＩＮ）が供給されるようになっている。
また、上記の任意の電圧ＶＩＮは、例えば電源電圧ＶＤＤを分圧したものであり、任意の電圧ＶＩＮと電源電圧ＶＤＤとは、ＶＤＤ＞ＶＩＮの関係にあるものとする。
【００２４】
さらに、コンパレータ２１に供給される基準電圧は、上記のようにオペアンプ１１に供給される任意の電圧ＶＩＮである必要はなく、β×ＶＩＮ（０＜β＜１）の大きさの電圧でも良い。また、これらの関係を満たせば、オペアンプ１１に供給される任意の電圧ＶＩＮとコンパレータ２１に供給される基準電圧とを、任意に選択して設定するようにしても良い。
【００２５】
次に、このように構成されるこの第１実施形態に係る発振回路の動作について、図１および図２を参照して説明する。
【００２６】
オペアンプ１１の反転入力端子に任意の電圧ＶＩＮが供給されているので、その出力端子の出力電圧はＶＩＮとなり、この電圧ＶＩＮがＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２の両ゲートに印加されるので、ＰＭＯＳトランジスタＰ１、Ｐ２の双方が導通状態になる。
【００２７】
この導通により、ＰＭＯＳトランジスタＰ１に流れる電流Ｉ１と、ＰＭＯＳトランジスタＰ２に流れる電流Ｉ２とは、抵抗Ｒの抵抗値をＲとすると、次の（１）および（２）で表わされる。
【００２８】
Ｉ１＝ＶＩＮ／Ｒ …（１）
Ｉ２＝α×Ｉ１＝α×（ＶＩＮ／Ｒ ）…（２）
ここで、（２）式のαは、ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２とがカレントミラーの関係にあるので、このミラー比である。このミラー比αは、ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２のトランジスタサイズによって決まる。
【００２９】
コンデンサＣは、図２（Ａ）に示すように、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２により充電されていき、その充電電圧が直線的に増加していく。コンパレータ２１は、その充電電圧を基準電圧ＶＩＮと比較し、その比較結果に応じた図２（Ｂ）に示すような放電信号を出力するが、充電電圧が基準電圧ＶＩＮを上回ったときには、図２（Ｂ）に示すように放電信号は「Ｈ」レベルとなり、この「Ｈ」レベルの状態はコンデンサＣが放電を終了するまで継続する。
【００３０】
放電信号はＮＭＯＳトランジスタＮ１のゲートに入力されているので、放電信号が「Ｈ」レベルの期間は、ＮＭＯＳトランジスタＮ１が導通状態になる。このため、放電信号が「Ｈ」レベルになるとコンデンサＣは放電を開始し、図２（Ｂ）に示すようにコンデンサの充電電圧は低下していき、放電信号が「Ｌ」レベルになるとその電圧は零電位になり放電が終了する。
【００３１】
この放電が終了すると、ＮＭＯＳトランジスタＮ１が非導通状態になるので、コンデンサＣは再び定電流Ｉ２により充電を開始し、以後、上述の動作を繰り返すことにより、コンパレータ２１の放電信号が出力端子４から発振出力として取り出される。
【００３２】
次に、この第１実施形態に係る発振回路で発振されるパスル波の周波数が、電源電圧等の変動に依存しない点について説明する。
【００３３】
いま、図２（Ｂ）に示すように、コンデンサＣが電圧ＶＩＮまで充電されたときの充電電荷をＱ、その電圧ＶＩＮまで充電するのに必要な時間（充電時間）をＴ、コンデンサＣの静電容量をＣとすると、次の（３）および（４）式が成立する。
【００３４】
Ｑ＝Ｃ×ＶＩＮ …（３）
Ｑ＝Ｉ２×Ｔ …（４）
この（３）（４）式により、電圧ＶＩＮは次の（５）式になる。
【００３５】
ＶＩＮ＝Ｑ／Ｃ＝（Ｉ２×Ｔ）／Ｃ …（５）
この（５）式を時間Ｔについて求めると、次の（６）式が得られる。
【００３６】
Ｔ＝（ＶＩＮ×Ｃ）／Ｉ２ …（６）
この（６）式の電流Ｉ２に（２）式を代入して整理すると、次の（７）式が得られる。
【００３７】
Ｔ＝ＶＩＮ×Ｃ×｛Ｒ／（α×ＶＩＮ）｝＝（Ｃ×Ｒ）／α …（７）
（７）式からわかるように、コンデンサの充電時間Ｔは静電容量値Ｃ、抵抗値Ｒ、ミラー比αのみの関数になり、電源電圧ＶＤＤや任意の電圧ＶＩＮに依存しないことがわかる。
【００３８】
一方、コンパレータ２１の充電信号の実際の周期、すなわち発振周期は図２（Ｂ）に示すＴＳであり充電時間Ｔとは一致しない。しかし、充電時間Ｔと充電信号のパルス幅ＴＰとを比較すると、充電信号のパルス幅ＴＰは充電時間Ｔの１／１０００程度である。このため、発振周期ＴＳは充電時間Ｔとみなしても実用上問題がなく、充電時間Ｔは電源電圧ＶＤＤ等に依存しないので、この発振回路では、発振周期ＴＳが電源電圧ＶＤＤや任意の電圧ＶＩＮに依存せず、発振周波数も電源電圧ＶＤＤ等に依存しないことになる。
【００３９】
以上説明したように、この第１実施形態に係る発振回路によれば、電源電圧等の変動があっても発振周波数が変動しないパルス波を得ることができ、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００４０】
次に、本発明の第２実施形態に係る発振回路について、図３および図４を参照して説明する。
【００４１】
この第２実施形態に係る発振回路は、図３に示すような構成からなり、発振周波数が電源電圧等に依存しないランプ波（鋸波）を発振させるようにしたものである。
【００４２】
すなわち、この第２実施形態にかかる発振回路は、図１に示す第１実施形態に係る発振回路の構成と基本的に同一であるが、コンデンサＣの充放電電圧を出力端子４から取り出してランプ波を得るようにした点の構成が、第１実施形態に係る発振回路の構成と異なるものである。従って、図３の各部の構成については、図１の各部の構成と同一符号を付してその説明を省略する。
【００４３】
また、この第２実施形態に係る発振回路の各部の動作は、図１に示す第１実施形態に係る発振回路の各部の動作と同様であり、コンデンサＣの充放電電圧を出力端子４から発振出力として取り出す点が異なるだけであるので、その説明もここでは省略する。
【００４４】
次に、この第２実施形態に係る発振回路で発振されるランプ波の周波数が、電源電圧等の変動に依存しない点について説明する。
【００４５】
図３の回路において、コンデンサＣの充電時間Ｔは（７）式で表すことができ、静電容量値Ｃ、抵抗値Ｒ、ミラー比αのみの関数になり、電源電圧ＶＤＤや任意の電圧ＶＩＮに依存しないことがわかる。
【００４６】
一方、コンデンサＣの電圧、すなわち出力端子４から出力されるランプ波の周期は、図２に示すようにＴＳとなり、図２に示す充電時間Ｔとは一致しない。しかし、ランプ波の周期ＴＳと充電時間Ｔとを比較すると時間ＴＤの差があり、実際には、その差の時間ＴＤは充電時間Ｔの１／１０００程度である。このため、発振周期ＴＳは充電時間Ｔとみなしても実用上問題がなく、充電時間Ｔは電源電圧ＶＤＤ等に依存しないので、この発振回路では、発振周期ＴＳが電源電圧ＶＤＤや任意の電圧ＶＩＮに依存せず、発振周波数も電源電圧ＶＤＤ等に依存しないことになる。
【００４７】
以上説明したように、この第２実施形態に係る発振回路によれば、電源電圧等の変動があっても発振周波数が変動しないランプ波を得ることができ、従来のように、電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００４８】
【発明の効果】
以上述べたように、請求項１、請求項３、請求項４、または請求項５に係る発明によれば、電源電圧等の変動があっても発振周波数が変動しないパルス波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００４９】
また、請求項２、請求項３、請求項４、または請求項５に係る発明によれば、電源電圧等の変動があっても発振周波数が変動しないランプ波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【図面の簡単な説明】
【図１】本発明の発振回路の第１実施形態の構成を示す回路図である。
【図２】図１の第１実施形態の要部の電圧波形図である。
【図３】本発明の発振回路の第２実施形態の構成を示す回路図である。
【図４】図３の第２実施形態の要部の電圧波形図である。
【符号の説明】
１ 定電流生成部
２ 放電部
３、４ 出力端子
１１ オペアンプ
２１ コンパレータ
Ｐ１、Ｐ２ ＰＭＯＳトランジスタ
Ｎ１ ＮＭＯＳトランジスタ
Ｃ コンデンサ
【発明の属する技術分野】
本発明は、発振周波数が電源電圧の変動に依存することがない発振器に関するものである。
【０００２】
【従来の技術】
従来、発振回路としては、例えばＴＴＬゲートやＣ−ＭＯＳゲートを用いて矩形波などを発振するマルチバイブレータなどが知られている。このような発振回路では、電源電圧の変動による発振周波数の変動を抑える必要がある場合には、電源の出力電圧を常に監視してその出力を一定電圧にするレギュレータが必要になったり、基準となる電圧などを生成する基準電圧生成回路が必要となる。
【０００３】
【発明が解決しようとする課題】
このように従来の発振回路では、電源電圧の変動による発振周波数の変動を抑える場合には、レギュレータや基準電圧生成回路が別個に必要になるという不都合があった。
【０００４】
また、基準電圧生成回路では、それを集積化した場合に、製造工程で同一のものを作るのが困難であるので、基準を作るための調整回路を設けて調整作業を行う必要があった。
【０００５】
そこで、本発明の目的は、電源電圧が変動しても発振周波数の変動がないようにし、電源電圧の安定化のための装置を必要としない発振回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項４に記載の各発明は以下のように構成した。
【０００７】
請求項１に記載の発明は、第１の端子を有し、前記第１の端子に供給される任意の電圧に比例する定電流を生成する定電流生成部と、この定電流生成部で生成された定電流により充電するコンデンサと、第２の端子を有し、前記コンデンサの充電電圧を前記第２の端子に供給される基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を生成し、この放電信号により前記コンデンサの充電電荷を放電する放電部とを備え、前記定電流生成部の第１の端子と前記放電部の第２の端子とを共通接続し、この共通接続部に共通の電圧を供給するようにし、かつ、前記放電部で生成される放電信号を発振出力信号として取り出すようにしたことを特徴とするものである。
【０００８】
請求項２に記載の発明は、第１の端子を有し、前記第１の端子に供給される任意の電圧に比例する定電流を生成する定電流生成部と、この定電流生成部で生成された定電流により充電するコンデンサと、第２の端子を有し、前記コンデンサの充電電圧を前記第２の端子に供給される基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を生成し、この放電信号により前記コンデンサの充電電荷を放電する放電部とを備え、前記定電流生成部の第１の端子と前記放電部の第２の端子とを共通接続し、この共通接続部に共通の電圧を供給するようにし、かつ、前記コンデンサの充電電圧を発振出力信号として取り出すようにしたことを特徴とするものである。
請求項３に記載の発明は、請求項１または請求項２に記載の発振回路において、前記共通接続部に供給する共通の電圧は、電源電圧を分圧したものであることを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１、請求項２、または請求項３に記載の発振回路において、前記放電部は、前記コンデンサの充電電圧を基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を出力するコンパレータと、このコンパレータの放電信号により前記コンデンサの充電電荷を放電する放電素子とからなり、前記コンパレータからの放電信号は、前記充電電圧が基準電圧を上回ったのちから零電圧になるまで出力を継続するようになっていることを特徴とするものである。
【００１０】
請求項５に記載の発明は、請求項１、請求項２、請求項３、または請求項４に記載の発振回路において、前記定電流生成部は、カレントミラー回路からなることを特徴とするものである。
【００１１】
このように、請求項１、請求項３、請求項４、または請求項５に記載の発明では、電源電圧等の変動があっても発振周波数が変動しないパルス波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００１２】
また、請求項２、請求項３、請求項４、または請求項５に記載の発明では、電源電圧等の変動があっても発振周波数が変動しないランプ波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１４】
図１は、本発明の発振回路の第１実施形態の構成を示す回路図である。
【００１５】
この第１実施形態に係る発振回路は、図１に示すような構成からなり、発振周波数が電源電圧等に依存しないパルス波を発振させるようにしたものである。
【００１６】
すなわち、この第１実施形態に係る発振回路は、任意の電圧ＶＩＮに比例する定電流Ｉ２を生成する定電流生成部１と、この定電流生成部１で生成された定電流Ｉ２により充電されるコンデンサＣと、このコンデンサＣの充電電圧を基準電圧ＶＩＮと比較し、その充電電圧が基準電圧ＶＩＮを上回ったときに「Ｈ」レベルの放電信号を生成し、この放電信号によりコンデンサＣの充電電荷を放電する放電部２とを少なくとも備え、その放電信号を出力端子３から発振出力として取り出すようになっている。
【００１７】
定電流生成部１は、図１に示すように、オペアンプ１１、ＰＭＯＳトランジスタＰ１、ＰＭＯＳトランジスタＰ２等によりカレントミラー回路を構成し、ＰＭＯＳトランジスタＰ２に任意の電圧ＶＩＮに比例する定電流Ｉ２が流れるようになっている。
【００１８】
具体的には、オペアンプ１１は、反転入力端子（−）に任意の電圧ＶＩＮが供給され、非反転入力端子（＋）はＰＭＯＳトランジスタＰ１のドレインに接続されている。また、オペアンプ１１の出力端子は、ＰＭＯＳトランジスタＰ１、Ｐ２の各ゲートに接続されている。ＰＭＯＳトランジスタＰ１は、ソースが電源に接続されて電源電圧ＶＤＤが供給され、ドレインが抵抗Ｒを介して接地されている。ＰＭＯＳトランジスタＰ２は、ソースが電源に接続されて電源電圧ＶＤＤが供給され、ドレインがコンデンサＣを介して接地されている。
【００１９】
コンデンサＣは、一端がＰＭＯＳトランジスタＰ２のドレインに接続されるとともに他端が接地され、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２により充電されるようになっている。
【００２０】
放電部２は、コンデンサＣの充電電圧を基準電圧ＶＩＮと比較し、充電電圧が基準電圧ＶＩＮを上回った場合に「Ｈ」レベルの放電信号を出力するコンパレータ２１と、このコンパレータ２１からの放電信号に基づいて導通し、この導通によりコンデンサＣの充電電荷を放電するＮＭＯＳトランジスタＮ１とを少なくとも備え、コンパレータ２１からの放電信号は、図２（Ｂ）に示すように、コンデンサＣの電圧が基準電圧ＶＩＮを上回って放電を開始したのち、零電位になるまでの時間（放電時間）に亘ってその出力が継続されるようになっている。
【００２１】
さらに具体的に説明すると、コンパレータ２１は、オペアンプから構成され、その反転入力端子（−）に任意の電圧ＶＩＮが供給され、その非反転入力端子（＋）はＰＭＯＳトランジスタＰ１のドレインとコンデンサＣの共通接続部に接続されている。また、コンパレータ２１からの放電信号は、発振出力として出力端子３から取り出されるとともに、ＭＯＳトランジスタＮ１のゲートに供給されている。ＮＭＯＳトランジスタＮ１は、コンデンサＣの両端に接続されている。すなわち、ＮＭＯＳトランジスタＮ１は、ドレインがコンデンサＣとコンパレータ２１の非反転入力端子に接続され、ソースが接地されている。
【００２２】
なお、コンパレータ２１は、その出力信号である放電信号を、コンデンサＣの放電時間に亘って出力する構成であれば良く、例えばヒステリシス機能付きコンパレータなどが挙げられる。ヒステリシス機能付きコンパレータの場合には、コンデンサＣの充電電圧が基準電圧ＶＩＮを上回ったときに、「Ｈ」レベルの放電信号を出力し、この放電信号は充電電圧が零電位になるまで出力されるようになっている。上記の放電時間は、コンデンサＣの静電容量値とＮＭＯＳトランジスタＮ１の導通抵抗により決まる。
【００２３】
ここで、この第１実施形態では、図１に示すように、定電流生成部１のオペアンプ１１の反転入力端子（−）と、放電部２のコンパレータ２１の反転入力端子（−）とが共通接続され、その共通接続部に共通の電圧（任意の電圧ＶＩＮ）が供給されるようになっている。
また、上記の任意の電圧ＶＩＮは、例えば電源電圧ＶＤＤを分圧したものであり、任意の電圧ＶＩＮと電源電圧ＶＤＤとは、ＶＤＤ＞ＶＩＮの関係にあるものとする。
【００２４】
さらに、コンパレータ２１に供給される基準電圧は、上記のようにオペアンプ１１に供給される任意の電圧ＶＩＮである必要はなく、β×ＶＩＮ（０＜β＜１）の大きさの電圧でも良い。また、これらの関係を満たせば、オペアンプ１１に供給される任意の電圧ＶＩＮとコンパレータ２１に供給される基準電圧とを、任意に選択して設定するようにしても良い。
【００２５】
次に、このように構成されるこの第１実施形態に係る発振回路の動作について、図１および図２を参照して説明する。
【００２６】
オペアンプ１１の反転入力端子に任意の電圧ＶＩＮが供給されているので、その出力端子の出力電圧はＶＩＮとなり、この電圧ＶＩＮがＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２の両ゲートに印加されるので、ＰＭＯＳトランジスタＰ１、Ｐ２の双方が導通状態になる。
【００２７】
この導通により、ＰＭＯＳトランジスタＰ１に流れる電流Ｉ１と、ＰＭＯＳトランジスタＰ２に流れる電流Ｉ２とは、抵抗Ｒの抵抗値をＲとすると、次の（１）および（２）で表わされる。
【００２８】
Ｉ１＝ＶＩＮ／Ｒ …（１）
Ｉ２＝α×Ｉ１＝α×（ＶＩＮ／Ｒ ）…（２）
ここで、（２）式のαは、ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２とがカレントミラーの関係にあるので、このミラー比である。このミラー比αは、ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２のトランジスタサイズによって決まる。
【００２９】
コンデンサＣは、図２（Ａ）に示すように、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２により充電されていき、その充電電圧が直線的に増加していく。コンパレータ２１は、その充電電圧を基準電圧ＶＩＮと比較し、その比較結果に応じた図２（Ｂ）に示すような放電信号を出力するが、充電電圧が基準電圧ＶＩＮを上回ったときには、図２（Ｂ）に示すように放電信号は「Ｈ」レベルとなり、この「Ｈ」レベルの状態はコンデンサＣが放電を終了するまで継続する。
【００３０】
放電信号はＮＭＯＳトランジスタＮ１のゲートに入力されているので、放電信号が「Ｈ」レベルの期間は、ＮＭＯＳトランジスタＮ１が導通状態になる。このため、放電信号が「Ｈ」レベルになるとコンデンサＣは放電を開始し、図２（Ｂ）に示すようにコンデンサの充電電圧は低下していき、放電信号が「Ｌ」レベルになるとその電圧は零電位になり放電が終了する。
【００３１】
この放電が終了すると、ＮＭＯＳトランジスタＮ１が非導通状態になるので、コンデンサＣは再び定電流Ｉ２により充電を開始し、以後、上述の動作を繰り返すことにより、コンパレータ２１の放電信号が出力端子４から発振出力として取り出される。
【００３２】
次に、この第１実施形態に係る発振回路で発振されるパスル波の周波数が、電源電圧等の変動に依存しない点について説明する。
【００３３】
いま、図２（Ｂ）に示すように、コンデンサＣが電圧ＶＩＮまで充電されたときの充電電荷をＱ、その電圧ＶＩＮまで充電するのに必要な時間（充電時間）をＴ、コンデンサＣの静電容量をＣとすると、次の（３）および（４）式が成立する。
【００３４】
Ｑ＝Ｃ×ＶＩＮ …（３）
Ｑ＝Ｉ２×Ｔ …（４）
この（３）（４）式により、電圧ＶＩＮは次の（５）式になる。
【００３５】
ＶＩＮ＝Ｑ／Ｃ＝（Ｉ２×Ｔ）／Ｃ …（５）
この（５）式を時間Ｔについて求めると、次の（６）式が得られる。
【００３６】
Ｔ＝（ＶＩＮ×Ｃ）／Ｉ２ …（６）
この（６）式の電流Ｉ２に（２）式を代入して整理すると、次の（７）式が得られる。
【００３７】
Ｔ＝ＶＩＮ×Ｃ×｛Ｒ／（α×ＶＩＮ）｝＝（Ｃ×Ｒ）／α …（７）
（７）式からわかるように、コンデンサの充電時間Ｔは静電容量値Ｃ、抵抗値Ｒ、ミラー比αのみの関数になり、電源電圧ＶＤＤや任意の電圧ＶＩＮに依存しないことがわかる。
【００３８】
一方、コンパレータ２１の充電信号の実際の周期、すなわち発振周期は図２（Ｂ）に示すＴＳであり充電時間Ｔとは一致しない。しかし、充電時間Ｔと充電信号のパルス幅ＴＰとを比較すると、充電信号のパルス幅ＴＰは充電時間Ｔの１／１０００程度である。このため、発振周期ＴＳは充電時間Ｔとみなしても実用上問題がなく、充電時間Ｔは電源電圧ＶＤＤ等に依存しないので、この発振回路では、発振周期ＴＳが電源電圧ＶＤＤや任意の電圧ＶＩＮに依存せず、発振周波数も電源電圧ＶＤＤ等に依存しないことになる。
【００３９】
以上説明したように、この第１実施形態に係る発振回路によれば、電源電圧等の変動があっても発振周波数が変動しないパルス波を得ることができ、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００４０】
次に、本発明の第２実施形態に係る発振回路について、図３および図４を参照して説明する。
【００４１】
この第２実施形態に係る発振回路は、図３に示すような構成からなり、発振周波数が電源電圧等に依存しないランプ波（鋸波）を発振させるようにしたものである。
【００４２】
すなわち、この第２実施形態にかかる発振回路は、図１に示す第１実施形態に係る発振回路の構成と基本的に同一であるが、コンデンサＣの充放電電圧を出力端子４から取り出してランプ波を得るようにした点の構成が、第１実施形態に係る発振回路の構成と異なるものである。従って、図３の各部の構成については、図１の各部の構成と同一符号を付してその説明を省略する。
【００４３】
また、この第２実施形態に係る発振回路の各部の動作は、図１に示す第１実施形態に係る発振回路の各部の動作と同様であり、コンデンサＣの充放電電圧を出力端子４から発振出力として取り出す点が異なるだけであるので、その説明もここでは省略する。
【００４４】
次に、この第２実施形態に係る発振回路で発振されるランプ波の周波数が、電源電圧等の変動に依存しない点について説明する。
【００４５】
図３の回路において、コンデンサＣの充電時間Ｔは（７）式で表すことができ、静電容量値Ｃ、抵抗値Ｒ、ミラー比αのみの関数になり、電源電圧ＶＤＤや任意の電圧ＶＩＮに依存しないことがわかる。
【００４６】
一方、コンデンサＣの電圧、すなわち出力端子４から出力されるランプ波の周期は、図２に示すようにＴＳとなり、図２に示す充電時間Ｔとは一致しない。しかし、ランプ波の周期ＴＳと充電時間Ｔとを比較すると時間ＴＤの差があり、実際には、その差の時間ＴＤは充電時間Ｔの１／１０００程度である。このため、発振周期ＴＳは充電時間Ｔとみなしても実用上問題がなく、充電時間Ｔは電源電圧ＶＤＤ等に依存しないので、この発振回路では、発振周期ＴＳが電源電圧ＶＤＤや任意の電圧ＶＩＮに依存せず、発振周波数も電源電圧ＶＤＤ等に依存しないことになる。
【００４７】
以上説明したように、この第２実施形態に係る発振回路によれば、電源電圧等の変動があっても発振周波数が変動しないランプ波を得ることができ、従来のように、電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００４８】
【発明の効果】
以上述べたように、請求項１、請求項３、請求項４、または請求項５に係る発明によれば、電源電圧等の変動があっても発振周波数が変動しないパルス波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【００４９】
また、請求項２、請求項３、請求項４、または請求項５に係る発明によれば、電源電圧等の変動があっても発振周波数が変動しないランプ波を得ることができ、もって、従来のように電源電圧の安定化のためのレギュレータや基準電圧の発生回路などが不要となる。
【図面の簡単な説明】
【図１】本発明の発振回路の第１実施形態の構成を示す回路図である。
【図２】図１の第１実施形態の要部の電圧波形図である。
【図３】本発明の発振回路の第２実施形態の構成を示す回路図である。
【図４】図３の第２実施形態の要部の電圧波形図である。
【符号の説明】
１ 定電流生成部
２ 放電部
３、４ 出力端子
１１ オペアンプ
２１ コンパレータ
Ｐ１、Ｐ２ ＰＭＯＳトランジスタ
Ｎ１ ＮＭＯＳトランジスタ
Ｃ コンデンサ
Claims (5)
- 第１の端子を有し、前記第１の端子に供給される任意の電圧に比例する定電流を生成する定電流生成部と、
この定電流生成部で生成された定電流により充電するコンデンサと、
第２の端子を有し、前記コンデンサの充電電圧を前記第２の端子に供給される基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を生成し、この放電信号により前記コンデンサの充電電荷を放電する放電部とを備え、
前記定電流生成部の第１の端子と前記放電部の第２の端子とを共通接続し、この共通接続部に共通の電圧を供給するようにし、
かつ、前記放電部で生成される放電信号を発振出力信号として取り出すようにしたことを特徴とする発振回路。 - 第１の端子を有し、前記第１の端子に供給される任意の電圧に比例する定電流を生成する定電流生成部と、
この定電流生成部で生成された定電流により充電するコンデンサと、
第２の端子を有し、前記コンデンサの充電電圧を前記第２の端子に供給される基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を生成し、この放電信号により前記コンデンサの充電電荷を放電する放電部とを備え、
前記定電流生成部の第１の端子と前記放電部の第２の端子とを共通接続し、この共通接続部に共通の電圧を供給するようにし、
かつ、前記コンデンサの充電電圧を発振出力信号として取り出すようにしたことを特徴とする発振回路。 - 前記共通接続部に供給する共通の電圧は、電源電圧を分圧したものであることを特徴とする請求項１または請求項２に記載の発振回路。
- 前記放電部は、
前記コンデンサの充電電圧を基準電圧と比較し、前記充電電圧が前記基準電圧を上回ったときに放電信号を出力するコンパレータと、
このコンパレータの放電信号により前記コンデンサの充電電荷を放電する放電素子とからなり、
前記コンパレータからの放電信号は、前記充電電圧が基準電圧を上回ったのちから零電圧になるまで出力を継続するようになっていることを特徴とする請求項１、請求項２、または請求項３に記載の発振回路。 - 前記定電流生成部は、カレントミラー回路からなることを特徴とする請求項１、請求項２、請求項３、または請求項４に記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144599A JP3671773B2 (ja) | 1999-10-22 | 1999-10-22 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144599A JP3671773B2 (ja) | 1999-10-22 | 1999-10-22 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127592A JP2001127592A (ja) | 2001-05-11 |
| JP3671773B2 true JP3671773B2 (ja) | 2005-07-13 |
Family
ID=17896988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30144599A Expired - Fee Related JP3671773B2 (ja) | 1999-10-22 | 1999-10-22 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671773B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030054195A (ko) * | 2001-12-24 | 2003-07-02 | 삼성전자주식회사 | 누설 전류로 인한 오동작을 방지할 수 있는 발진 회로 |
| JP5280449B2 (ja) | 2008-08-07 | 2013-09-04 | パナソニック株式会社 | 基準周波数生成回路、半導体集積回路、電子機器 |
| JP5738750B2 (ja) * | 2011-12-20 | 2015-06-24 | 日本電信電話株式会社 | 発振回路 |
-
1999
- 1999-10-22 JP JP30144599A patent/JP3671773B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127592A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212624B2 (en) | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device | |
| EP2520022A1 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| WO2008076773A2 (en) | Amplitude controlled sawtooth generator | |
| JPS62149215A (ja) | 時定数回路 | |
| JP2007325273A (ja) | 超低電力ｒｃ発振器 | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JP3671773B2 (ja) | 発振回路 | |
| JP3553212B2 (ja) | パルス巾変調器及びパルス巾変調型スイッチング電源 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JP3408851B2 (ja) | 同期信号検出装置 | |
| JP3141810B2 (ja) | 発振回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| KR100314165B1 (ko) | 펄스 발생 장치 | |
| US6552622B1 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JP3408006B2 (ja) | 発振回路 | |
| JP2011065208A (ja) | 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器 | |
| JP2003198338A (ja) | 周波数逓倍回路 | |
| CN112838844A (zh) | 振荡电路 | |
| CN120049836B (zh) | 弛豫振荡器、芯片和电子设备 | |
| KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
| JPH02224518A (ja) | Ｃｒ発振回路 | |
| JPH0346590Y2 (ja) | ||
| JP2523727Y2 (ja) | 起動信号発生回路を有するｉｃ | |
| WO2022106617A1 (en) | Amplitude regulator for crystal oscillator | |
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |