JPS597771Y2 - 非安定マルチバイブレ−タ - Google Patents
非安定マルチバイブレ−タInfo
- Publication number
- JPS597771Y2 JPS597771Y2 JP1976158179U JP15817976U JPS597771Y2 JP S597771 Y2 JPS597771 Y2 JP S597771Y2 JP 1976158179 U JP1976158179 U JP 1976158179U JP 15817976 U JP15817976 U JP 15817976U JP S597771 Y2 JPS597771 Y2 JP S597771Y2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- terminal
- capacitor
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
この考案は、非安定マルチバイブレー夕に関するもので
ある。
ある。
まず、この種の従来回路を第1図について説明する。
第1図において、1はC −MOS ICによって構
或された第1インバータ、2は該第1インバーターの出
力端子に入力端子が接続されている第2インバータ、3
は上記第1インバーターの出力端子に一方の端子が接続
されている第1レジスタ、4は、該第1レジスタ3の他
方の端子と上記第2インバータ2の出力端子との間に接
続される第1コンテ゛ンサ、そして5は上記第1インバ
ーターの入力端子と上記第1レジスタ3コンデンサ4の
接続点との間に挿入された第2レジスタである。
或された第1インバータ、2は該第1インバーターの出
力端子に入力端子が接続されている第2インバータ、3
は上記第1インバーターの出力端子に一方の端子が接続
されている第1レジスタ、4は、該第1レジスタ3の他
方の端子と上記第2インバータ2の出力端子との間に接
続される第1コンテ゛ンサ、そして5は上記第1インバ
ーターの入力端子と上記第1レジスタ3コンデンサ4の
接続点との間に挿入された第2レジスタである。
次に上記従来回路の動作を説明する。
図示されていない電源より回路に電圧Vccが供給され
ると非安定マルチバイブレータは発振を始める。
ると非安定マルチバイブレータは発振を始める。
このときの電圧波形を第2図に示す。
即ち、今第1図のC点電位が第2図八の如く第1インバ
ーターのシュレツシュホールド電圧■THまで低下した
とすれば第1図のB点電位は第2図口の如く“H”(電
源電圧Vcc)に反転しA点の電位が第2図イの如く“
H”から“L”(零電圧)に反転する。
ーターのシュレツシュホールド電圧■THまで低下した
とすれば第1図のB点電位は第2図口の如く“H”(電
源電圧Vcc)に反転しA点の電位が第2図イの如く“
H”から“L”(零電圧)に反転する。
このためC点の電圧は、第1インバーターのスレツシュ
1 ホールド電圧vTH(約人力電圧Vccの7)からVc
cだけ下がる。
1 ホールド電圧vTH(約人力電圧Vccの7)からVc
cだけ下がる。
この時コンデンサ4は図示極性にvCC−VTHの電圧
の充電々荷を有しC点電位をその分だけ負電位としてい
るが、以後第1インバーターの“H”の出力により第l
レジスタ3を通して逆充電されてC点の電圧は上昇する
。
の充電々荷を有しC点電位をその分だけ負電位としてい
るが、以後第1インバーターの“H”の出力により第l
レジスタ3を通して逆充電されてC点の電圧は上昇する
。
コンデンサ4の電圧が図と逆極性にスレツシュホールド
電圧v.Hまで逆充電されC点電圧がその電圧v1Hに
達すると、第1インバーターの出力は“H”から“L”
に反転する。
電圧v.Hまで逆充電されC点電圧がその電圧v1Hに
達すると、第1インバーターの出力は“H”から“L”
に反転する。
従って第2インバータ2の出力も“L”から“H”に反
転するのでC点の電圧はスレツシュホールド電圧v1H
からVccだけ上昇する。
転するのでC点の電圧はスレツシュホールド電圧v1H
からVccだけ上昇する。
その後コンデンサ4が第1レジスタ3を通して正方向充
電されてC点の電圧は下降する。
電されてC点の電圧は下降する。
C点の電圧がスレツシュホールド電圧vTHまで下がる
と第1インバータ1の出力は反転し“L”から&IH”
に変化し、第2インバータ2の出力は“H”から“L”
に変化する。
と第1インバータ1の出力は反転し“L”から&IH”
に変化し、第2インバータ2の出力は“H”から“L”
に変化する。
以下この動作を繰返し発振を行う。
ところで、上記従来回路は、第1インバータ1において
、その伝達関数に2次以上の遅れ要素を含まない素子を
使用したときは正常な動作を行うが、第1インバータ1
においてその伝達関数に2次以上の遅れ要素を含む素子
を使用した場合には、第3図に示すように、正常な発振
に数MHzの高周波の発振が過渡的に生じる欠点がある
。
、その伝達関数に2次以上の遅れ要素を含まない素子を
使用したときは正常な動作を行うが、第1インバータ1
においてその伝達関数に2次以上の遅れ要素を含む素子
を使用した場合には、第3図に示すように、正常な発振
に数MHzの高周波の発振が過渡的に生じる欠点がある
。
この数MHzの発振は、第1インバータ1が第1および
第2レジスタ3,5の負帰還ループを有する増巾器とし
て動作するとき第1インバータ1内部の伝達関数に2次
以上の遅れ要素があるために発振を生じるものである。
第2レジスタ3,5の負帰還ループを有する増巾器とし
て動作するとき第1インバータ1内部の伝達関数に2次
以上の遅れ要素があるために発振を生じるものである。
この考案は、上記欠点を解消した優れた非安定マルチバ
イブレー夕を提供するものである。
イブレー夕を提供するものである。
以下、第4図に示す実施例について説明する。
第4図において、6は、第1インバータ1の出力端子と
アース間に挿入された第2コンデンサである。
アース間に挿入された第2コンデンサである。
第2コンデンサ6の容量は、第1インバータ1の出力イ
ンピーダンスと該第2コンテ゛ンサ6で゛形戒される時
定数が第1レジスタ3と第1コンデンサ4で形或される
時定数に比較し十分小さくなるように選定すれば、非安
定マルチバイブレータの動作には影響しない。
ンピーダンスと該第2コンテ゛ンサ6で゛形戒される時
定数が第1レジスタ3と第1コンデンサ4で形或される
時定数に比較し十分小さくなるように選定すれば、非安
定マルチバイブレータの動作には影響しない。
また、第1インバータ1内部で生じる2次以上の位相遅
れは、第1インバータ1の出力インピーダンスと第2コ
ンテ゛ンサ6で形威される1次の位相遅れに比べて十分
小さいから第4図実施例では第1インバータ1の内部に
おける2次の位相遅れは無視できる。
れは、第1インバータ1の出力インピーダンスと第2コ
ンテ゛ンサ6で形威される1次の位相遅れに比べて十分
小さいから第4図実施例では第1インバータ1の内部に
おける2次の位相遅れは無視できる。
従って第1インバータ1、第2コンテ゛ンサ6、第1、
第2レジスタ3,5で形或される負帰還増巾器の位相遅
れは2次未満となり発振を防止しできる。
第2レジスタ3,5で形或される負帰還増巾器の位相遅
れは2次未満となり発振を防止しできる。
尚、第4図の実施例では、B点に第2コンテ゛ンサ6を
挿入したが、第1インバータ1の負帰還ループであれば
いずれの位置であっても同等の効果が得られ、例えばC
点またはD点においても同等の効果が得られる。
挿入したが、第1インバータ1の負帰還ループであれば
いずれの位置であっても同等の効果が得られ、例えばC
点またはD点においても同等の効果が得られる。
また、第2コンテ゛ンサ6の一方の端子をアースに接続
した例について述べたが電源端子等の安定な電位を有す
る端子と接続しても同等の効果が得られる。
した例について述べたが電源端子等の安定な電位を有す
る端子と接続しても同等の効果が得られる。
また、第2コンテ゛ンサ6と直列にレジスタを挿入して
も同等の効果が得られることは明らかである。
も同等の効果が得られることは明らかである。
以上のように、この考案は、コンデンサで位相補償を行
っているので伝達関数に2次以上の遅れ要素を有するイ
ンバータを使用しても安定な動作を行う非安定マルチバ
イブレークを安価に得ることができる。
っているので伝達関数に2次以上の遅れ要素を有するイ
ンバータを使用しても安定な動作を行う非安定マルチバ
イブレークを安価に得ることができる。
第1図は従来回路を示す電気回路図、第2図は、正常な
動作時の電圧波形図、第3図は、異常な動作時の電圧波
形図、第4図は、この考案の一実施例を示す電気回路図
である。 図に於で、1は第1インバータ、2は第2インバータ、
3は第1レジスタ、4は第1コンテ゛ンサ、5は第2レ
ジスタ、6は第2コンデンサである。 尚図中同一符号は相当部分を示す。
動作時の電圧波形図、第3図は、異常な動作時の電圧波
形図、第4図は、この考案の一実施例を示す電気回路図
である。 図に於で、1は第1インバータ、2は第2インバータ、
3は第1レジスタ、4は第1コンテ゛ンサ、5は第2レ
ジスタ、6は第2コンデンサである。 尚図中同一符号は相当部分を示す。
Claims (1)
- 第1インバータ、この第1インバータの出力端子に人力
端子が接続されている第2インバータ、上記第1インバ
ータの出力端子に一方の端子が接続されている第1レジ
スタ、一方の端子が上記第2インバータの出力端子に接
続され他方の端子が上記第1レジスタの他方の端子に接
続されている第1コンデンサ、及び上記第1レジスタと
第1コンデンサとの接続端子に一方の端子が接続され他
方の端子が上記第1インバータの入力端子に接続された
第2レジスタで構成される非安定マルチバイブレー夕に
おいて、上記第1および第2レジスタから成る上記第1
インバータに対する負帰還ループに少なくとも1ケ所非
安定マルチバイブレー夕の出力反転の過渡時に発生する
高周波振動を実質的に防止する第2コンデンサによる一
次遅れ要素を設けたことを特徴とする非安定マルチバイ
ブレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976158179U JPS597771Y2 (ja) | 1976-11-25 | 1976-11-25 | 非安定マルチバイブレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976158179U JPS597771Y2 (ja) | 1976-11-25 | 1976-11-25 | 非安定マルチバイブレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5375052U JPS5375052U (ja) | 1978-06-22 |
JPS597771Y2 true JPS597771Y2 (ja) | 1984-03-09 |
Family
ID=28766188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1976158179U Expired JPS597771Y2 (ja) | 1976-11-25 | 1976-11-25 | 非安定マルチバイブレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS597771Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5110749A (en) * | 1974-07-16 | 1976-01-28 | Sharp Kk | Ccmos maruchibaibureeta |
-
1976
- 1976-11-25 JP JP1976158179U patent/JPS597771Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5110749A (en) * | 1974-07-16 | 1976-01-28 | Sharp Kk | Ccmos maruchibaibureeta |
Also Published As
Publication number | Publication date |
---|---|
JPS5375052U (ja) | 1978-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62149215A (ja) | 時定数回路 | |
JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
JPS61104246A (ja) | 湿度検出回路 | |
JPS607854B2 (ja) | 単安定マルチバイブレ−タ回路 | |
JPS6127209Y2 (ja) | ||
JPS6138264Y2 (ja) | ||
JPS6111370B2 (ja) | ||
KR940006092Y1 (ko) | 파워 온 리셋 회로 | |
JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
JPS6119141B2 (ja) | ||
JPH066594Y2 (ja) | オ−バ−ト−ン水晶発振回路 | |
JPS6117405B2 (ja) | ||
JPH0520005Y2 (ja) | ||
JPS6236333Y2 (ja) | ||
JPH0212752Y2 (ja) | ||
JPS6117611Y2 (ja) | ||
JPS6342591Y2 (ja) | ||
JP2001127592A (ja) | 発振回路 | |
JPS58130616A (ja) | デユ−テイ変換回路 | |
JPH0246087Y2 (ja) | ||
JP2543725Y2 (ja) | 発振回路 | |
JPH07131304A (ja) | クロック発生回路 | |
JPH05114820A (ja) | 水晶発振回路 | |
JPH02162820A (ja) | 発振回路 | |
JPH0233197A (ja) | 圧電ブザー発振回路 |