JP2001127592A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2001127592A JP2001127592A JP30144599A JP30144599A JP2001127592A JP 2001127592 A JP2001127592 A JP 2001127592A JP 30144599 A JP30144599 A JP 30144599A JP 30144599 A JP30144599 A JP 30144599A JP 2001127592 A JP2001127592 A JP 2001127592A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- constant current
- charge
- discharge signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 電源電圧が変動しても発振周波数の変動がな
いようにし、電源電圧の安定化のための装置を必要とし
ない発振回路の提供。 【解決手段】 定電流生成部１は、任意の電圧ＶＩＮに
比例する定電流Ｉ２を生成する。コンデンサＣは、その
定電流生成部１で生成された定電流Ｉ２により充電され
る。コンパレータ２１は、そのコンデンサＣの充電電圧
を基準電圧ＶＩＮと比較し、その充電電圧が基準電圧Ｖ
ＩＮを上回ったときに「Ｈ」レベルの放電信号を生成す
る。この放電信号によりＮＭＯＳトランジスタＮ１がオ
ン、コンデンサＣの充電電荷が放電する。この放電が終
了すると、コンデンサＣは再び充電される。コンパレー
タ２１の放電信号を出力端子３から発振出力として取り
出すようになっている。
いようにし、電源電圧の安定化のための装置を必要とし
ない発振回路の提供。 【解決手段】 定電流生成部１は、任意の電圧ＶＩＮに
比例する定電流Ｉ２を生成する。コンデンサＣは、その
定電流生成部１で生成された定電流Ｉ２により充電され
る。コンパレータ２１は、そのコンデンサＣの充電電圧
を基準電圧ＶＩＮと比較し、その充電電圧が基準電圧Ｖ
ＩＮを上回ったときに「Ｈ」レベルの放電信号を生成す
る。この放電信号によりＮＭＯＳトランジスタＮ１がオ
ン、コンデンサＣの充電電荷が放電する。この放電が終
了すると、コンデンサＣは再び充電される。コンパレー
タ２１の放電信号を出力端子３から発振出力として取り
出すようになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、発振周波数が電源
電圧の変動に依存することがない発振器に関するもので
ある。
電圧の変動に依存することがない発振器に関するもので
ある。
【０００２】
【従来の技術】従来、発振回路としては、例えばＴＴＬ
ゲートやＣ−ＭＯＳゲートを用いて矩形波などを発振す
るマルチバイブレータなどが知られている。このような
発振回路では、電源電圧の変動による発振周波数の変動
を抑える必要がある場合には、電源の出力電圧を常に監
視してその出力を一定電圧にするレギュレータが必要に
なったり、基準となる電圧などを生成する基準電圧生成
回路が必要となる。
ゲートやＣ−ＭＯＳゲートを用いて矩形波などを発振す
るマルチバイブレータなどが知られている。このような
発振回路では、電源電圧の変動による発振周波数の変動
を抑える必要がある場合には、電源の出力電圧を常に監
視してその出力を一定電圧にするレギュレータが必要に
なったり、基準となる電圧などを生成する基準電圧生成
回路が必要となる。
【０００３】
【発明が解決しようとする課題】このように従来の発振
回路では、電源電圧の変動による発振周波数の変動を抑
える場合には、レギュレータや基準電圧生成回路が別個
に必要になるという不都合があった。
回路では、電源電圧の変動による発振周波数の変動を抑
える場合には、レギュレータや基準電圧生成回路が別個
に必要になるという不都合があった。
【０００４】また、基準電圧生成回路では、それを集積
化した場合に、製造工程で同一のものを作るのが困難で
あるので、基準を作るための調整回路を設けて調整作業
を行う必要があった。
化した場合に、製造工程で同一のものを作るのが困難で
あるので、基準を作るための調整回路を設けて調整作業
を行う必要があった。
【０００５】そこで、本発明の目的は、電源電圧が変動
しても発振周波数の変動がないようにし、電源電圧の安
定化のための装置を必要としない発振回路を提供するこ
とにある。
しても発振周波数の変動がないようにし、電源電圧の安
定化のための装置を必要としない発振回路を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項４に記載
の各発明は以下のように構成した。
明の目的を達成するために、請求項１〜請求項４に記載
の各発明は以下のように構成した。
【０００７】請求項１に記載の発明は、任意の電圧に比
例する定電流を生成する定電流生成部と、この定電流生
成部で生成された定電流により充電するコンデンサと、
このコンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を生成
し、この放電信号により前記コンデンサの充電電荷を放
電する放電部とを備え、前記放電部で生成される放電信
号を発振出力信号として取り出すようにしたことを特徴
とするものである。
例する定電流を生成する定電流生成部と、この定電流生
成部で生成された定電流により充電するコンデンサと、
このコンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を生成
し、この放電信号により前記コンデンサの充電電荷を放
電する放電部とを備え、前記放電部で生成される放電信
号を発振出力信号として取り出すようにしたことを特徴
とするものである。
【０００８】請求項２に記載の発明は、任意の電圧に比
例する定電流を生成する定電流生成部と、この定電流生
成部で生成された定電流により充電するコンデンサと、
このコンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を生成
し、この放電信号により前記コンデンサの充電電荷を放
電する放電部とを備え、前記コンデンサの充電電圧を発
振出力信号として取り出すようにしたことを特徴とする
ものである。
例する定電流を生成する定電流生成部と、この定電流生
成部で生成された定電流により充電するコンデンサと、
このコンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を生成
し、この放電信号により前記コンデンサの充電電荷を放
電する放電部とを備え、前記コンデンサの充電電圧を発
振出力信号として取り出すようにしたことを特徴とする
ものである。
【０００９】請求項３に記載の発明は、請求項１または
請求項２に記載の発振回路において、前記放電部は、前
記コンデンサの充電電圧を基準電圧と比較し、前記充電
電圧が前記基準電圧を上回ったときに放電信号を出力す
るコンパレータと、このコンパレータの放電信号により
前記コンデンサの充電電荷を放電する放電素子とからな
り、前記コンパレータからの放電信号は、前記充電電圧
が基準電圧を上回ったのちから零電圧になるまで出力を
継続するようになっていることを特徴とするものであ
る。
請求項２に記載の発振回路において、前記放電部は、前
記コンデンサの充電電圧を基準電圧と比較し、前記充電
電圧が前記基準電圧を上回ったときに放電信号を出力す
るコンパレータと、このコンパレータの放電信号により
前記コンデンサの充電電荷を放電する放電素子とからな
り、前記コンパレータからの放電信号は、前記充電電圧
が基準電圧を上回ったのちから零電圧になるまで出力を
継続するようになっていることを特徴とするものであ
る。
【００１０】請求項４に記載の発明は、請求項１、請求
項２または請求項３に記載の発振回路において、前記定
電流生成部は、カレントミラー回路からなることを特徴
とするものである。
項２または請求項３に記載の発振回路において、前記定
電流生成部は、カレントミラー回路からなることを特徴
とするものである。
【００１１】このように、請求項１、請求項３、または
請求項４に記載の発明では、電源電圧等の変動があって
も発振周波数が変動しないパルス波を得ることができ、
もって、従来のように電源電圧の安定化のためのレギュ
レータや基準電圧の発生回路などが不要となる。
請求項４に記載の発明では、電源電圧等の変動があって
も発振周波数が変動しないパルス波を得ることができ、
もって、従来のように電源電圧の安定化のためのレギュ
レータや基準電圧の発生回路などが不要となる。
【００１２】また、請求項２、請求項３、または請求項
４に記載の発明では、電源電圧等の変動があっても発振
周波数が変動しないランプ波を得ることができ、もっ
て、従来のように電源電圧の安定化のためのレギュレー
タや基準電圧の発生回路などが不要となる。
４に記載の発明では、電源電圧等の変動があっても発振
周波数が変動しないランプ波を得ることができ、もっ
て、従来のように電源電圧の安定化のためのレギュレー
タや基準電圧の発生回路などが不要となる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１４】図１は、本発明の発振回路の第１実施形態
の構成を示す回路図である。
の構成を示す回路図である。
【００１５】この第１実施形態に係る発振回路は、図１
に示すような構成からなり、発振周波数が電源電圧等に
依存しないパルス波を発振させるようにしたものであ
る。
に示すような構成からなり、発振周波数が電源電圧等に
依存しないパルス波を発振させるようにしたものであ
る。
【００１６】すなわち、この第１実施形態に係る発振回
路は、任意の電圧ＶＩＮに比例する定電流Ｉ２を生成す
る定電流生成部１と、この定電流生成部１で生成された
定電流Ｉ２により充電されるコンデンサＣと、このコン
デンサＣの充電電圧を基準電圧ＶＩＮと比較し、その充
電電圧が基準電圧ＶＩＮを上回ったときに「Ｈ」レベル
の放電信号を生成し、この放電信号によりコンデンサＣ
の充電電荷を放電する放電部２とを少なくとも備え、そ
の放電信号を出力端子３から発振出力として取り出すよ
うになっている。
路は、任意の電圧ＶＩＮに比例する定電流Ｉ２を生成す
る定電流生成部１と、この定電流生成部１で生成された
定電流Ｉ２により充電されるコンデンサＣと、このコン
デンサＣの充電電圧を基準電圧ＶＩＮと比較し、その充
電電圧が基準電圧ＶＩＮを上回ったときに「Ｈ」レベル
の放電信号を生成し、この放電信号によりコンデンサＣ
の充電電荷を放電する放電部２とを少なくとも備え、そ
の放電信号を出力端子３から発振出力として取り出すよ
うになっている。
【００１７】定電流生成部１は、図１に示すように、オ
ペアンプ１１、ＰＭＯＳトランジスタＰ１、ＰＭＯＳト
ランジスタＰ２等によりカレントミラー回路を構成し、
ＰＭＯＳトランジスタＰ２に任意の電圧ＶＩＮに比例す
る定電流Ｉ２が流れるようになっている。
ペアンプ１１、ＰＭＯＳトランジスタＰ１、ＰＭＯＳト
ランジスタＰ２等によりカレントミラー回路を構成し、
ＰＭＯＳトランジスタＰ２に任意の電圧ＶＩＮに比例す
る定電流Ｉ２が流れるようになっている。
【００１８】具体的には、オペアンプ１１は、反転入力
端子（−）に任意の電圧ＶＩＮが供給され、非反転入力
端子（＋）はＰＭＯＳトランジスタＰ１のドレインに接
続されている。また、オペアンプ１１の出力端子は、Ｐ
ＭＯＳトランジスタＰ１、Ｐ２の各ゲートに接続されて
いる。ＰＭＯＳトランジスタＰ１は、ソースが電源に接
続されて電源電圧ＶＤＤが供給され、ドレインが抵抗Ｒ
を介して接地されている。ＰＭＯＳトランジスタＰ２
は、ソースが電源に接続されて電源電圧ＶＤＤが供給さ
れ、ドレインがコンデンサＣを介して接地されている。
端子（−）に任意の電圧ＶＩＮが供給され、非反転入力
端子（＋）はＰＭＯＳトランジスタＰ１のドレインに接
続されている。また、オペアンプ１１の出力端子は、Ｐ
ＭＯＳトランジスタＰ１、Ｐ２の各ゲートに接続されて
いる。ＰＭＯＳトランジスタＰ１は、ソースが電源に接
続されて電源電圧ＶＤＤが供給され、ドレインが抵抗Ｒ
を介して接地されている。ＰＭＯＳトランジスタＰ２
は、ソースが電源に接続されて電源電圧ＶＤＤが供給さ
れ、ドレインがコンデンサＣを介して接地されている。
【００１９】コンデンサＣは、一端がＰＭＯＳトランジ
スタＰ２のドレインに接続されるとともに他端が接地さ
れ、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２によ
り充電されるようになっている。
スタＰ２のドレインに接続されるとともに他端が接地さ
れ、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２によ
り充電されるようになっている。
【００２０】放電部２は、コンデンサＣの充電電圧を基
準電圧ＶＩＮと比較し、充電電圧が基準電圧ＶＩＮを上
回った場合に「Ｈ」レベルの放電信号を出力するコンパ
レータ２１と、このコンパレータ２１からの放電信号に
基づいて導通し、この導通によりコンデンサＣの充電電
荷を放電するＮＭＯＳトランジスタＮ１とを少なくとも
備え、コンパレータ２１からの放電信号は、図２（Ｂ）
に示すように、コンデンサＣの電圧が基準電圧ＶＩＮを
上回って放電を開始したのち、零電位になるまでの時間
（放電時間）に亘ってその出力が継続されるようになっ
ている。
準電圧ＶＩＮと比較し、充電電圧が基準電圧ＶＩＮを上
回った場合に「Ｈ」レベルの放電信号を出力するコンパ
レータ２１と、このコンパレータ２１からの放電信号に
基づいて導通し、この導通によりコンデンサＣの充電電
荷を放電するＮＭＯＳトランジスタＮ１とを少なくとも
備え、コンパレータ２１からの放電信号は、図２（Ｂ）
に示すように、コンデンサＣの電圧が基準電圧ＶＩＮを
上回って放電を開始したのち、零電位になるまでの時間
（放電時間）に亘ってその出力が継続されるようになっ
ている。
【００２１】さらに具体的に説明すると、コンパレータ
２１は、オペアンプから構成され、その反転入力端子
（−）に任意の電圧ＶＩＮが供給され、その非反転入力
端子（＋）はＰＭＯＳトランジスタＰ１のドレインとコ
ンデンサＣの共通接続部に接続されている。また、コン
パレータ２１からの放電信号は、発振出力として出力端
子３から取り出されるとともに、ＭＯＳトランジスタＮ
１のゲートに供給されている。ＮＭＯＳトランジスタＮ
１は、コンデンサＣの両端に接続されている。すなわ
ち、ＮＭＯＳトランジスタＮ１は、ドレインがコンデン
サＣとコンパレータ２１の非反転入力端子に接続され、
ソースが接地されている。
２１は、オペアンプから構成され、その反転入力端子
（−）に任意の電圧ＶＩＮが供給され、その非反転入力
端子（＋）はＰＭＯＳトランジスタＰ１のドレインとコ
ンデンサＣの共通接続部に接続されている。また、コン
パレータ２１からの放電信号は、発振出力として出力端
子３から取り出されるとともに、ＭＯＳトランジスタＮ
１のゲートに供給されている。ＮＭＯＳトランジスタＮ
１は、コンデンサＣの両端に接続されている。すなわ
ち、ＮＭＯＳトランジスタＮ１は、ドレインがコンデン
サＣとコンパレータ２１の非反転入力端子に接続され、
ソースが接地されている。
【００２２】なお、コンパレータ２１は、その出力信号
である放電信号を、コンデンサＣの放電時間に亘って出
力する構成であれば良く、例えばヒステリシス機能付き
コンパレータなどが挙げられる。ヒステリシス機能付き
コンパレータの場合には、コンデンサＣの充電電圧が基
準電圧ＶＩＮを上回ったときに、「Ｈ」レベルの放電信
号を出力し、この放電信号は充電電圧が零電位になるま
で出力されるようになっている。上記の放電時間は、コ
ンデンサＣの静電容量値とＮＭＯＳトランジスタＮ１の
導通抵抗により決まる。
である放電信号を、コンデンサＣの放電時間に亘って出
力する構成であれば良く、例えばヒステリシス機能付き
コンパレータなどが挙げられる。ヒステリシス機能付き
コンパレータの場合には、コンデンサＣの充電電圧が基
準電圧ＶＩＮを上回ったときに、「Ｈ」レベルの放電信
号を出力し、この放電信号は充電電圧が零電位になるま
で出力されるようになっている。上記の放電時間は、コ
ンデンサＣの静電容量値とＮＭＯＳトランジスタＮ１の
導通抵抗により決まる。
【００２３】また、上記の任意の電圧ＶＩＮは、例えば
電源電圧ＶＤＤを分圧したものであり、任意の電圧ＶＩ
Ｎと電源電圧ＶＤＤとは、ＶＤＤ＞ＶＩＮの関係にある
ものとする。
電源電圧ＶＤＤを分圧したものであり、任意の電圧ＶＩ
Ｎと電源電圧ＶＤＤとは、ＶＤＤ＞ＶＩＮの関係にある
ものとする。
【００２４】さらに、コンパレータ２１に供給される基
準電圧は、上記のようにオペアンプ１１に供給される任
意の電圧ＶＩＮである必要はなく、β×ＶＩＮ（０＜β
＜１）の大きさの電圧でも良い。また、これらの関係を
満たせば、オペアンプ１１に供給される任意の電圧ＶＩ
Ｎとコンパレータ２１に供給される基準電圧とを、任意
に選択して設定するようにしても良い。
準電圧は、上記のようにオペアンプ１１に供給される任
意の電圧ＶＩＮである必要はなく、β×ＶＩＮ（０＜β
＜１）の大きさの電圧でも良い。また、これらの関係を
満たせば、オペアンプ１１に供給される任意の電圧ＶＩ
Ｎとコンパレータ２１に供給される基準電圧とを、任意
に選択して設定するようにしても良い。
【００２５】次に、このように構成されるこの第１実施
形態に係る発振回路の動作について、図１および図２を
参照して説明する。
形態に係る発振回路の動作について、図１および図２を
参照して説明する。
【００２６】オペアンプ１１の反転入力端子に任意の電
圧ＶＩＮが供給されているので、その出力端子の出力電
圧はＶＩＮとなり、この電圧ＶＩＮがＰＭＯＳトランジ
スタＰ１とＰＭＯＳトランジスタＰ２の両ゲートに印加
されるので、ＰＭＯＳトランジスタＰ１、Ｐ２の双方が
導通状態になる。
圧ＶＩＮが供給されているので、その出力端子の出力電
圧はＶＩＮとなり、この電圧ＶＩＮがＰＭＯＳトランジ
スタＰ１とＰＭＯＳトランジスタＰ２の両ゲートに印加
されるので、ＰＭＯＳトランジスタＰ１、Ｐ２の双方が
導通状態になる。
【００２７】この導通により、ＰＭＯＳトランジスタＰ
１に流れる電流Ｉ１と、ＰＭＯＳトランジスタＰ２に流
れる電流Ｉ２とは、抵抗Ｒの抵抗値をＲとすると、次の
（１）および（２）で表わされる。
１に流れる電流Ｉ１と、ＰＭＯＳトランジスタＰ２に流
れる電流Ｉ２とは、抵抗Ｒの抵抗値をＲとすると、次の
（１）および（２）で表わされる。
【００２８】Ｉ１＝ＶＩＮ／Ｒ …（１） Ｉ２＝α×Ｉ１＝α×（ＶＩＮ／Ｒ ）…（２） ここで、（２）式のαは、ＰＭＯＳトランジスタＰ１と
ＰＭＯＳトランジスタＰ２とがカレントミラーの関係に
あるので、このミラー比である。このミラー比αは、Ｐ
ＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２の
トランジスタサイズによって決まる。
ＰＭＯＳトランジスタＰ２とがカレントミラーの関係に
あるので、このミラー比である。このミラー比αは、Ｐ
ＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２の
トランジスタサイズによって決まる。
【００２９】コンデンサＣは、図２（Ａ）に示すよう
に、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２によ
り充電されていき、その充電電圧が直線的に増加してい
く。コンパレータ２１は、その充電電圧を基準電圧ＶＩ
Ｎと比較し、その比較結果に応じた図２（Ｂ）に示すよ
うな放電信号を出力するが、充電電圧が基準電圧ＶＩＮ
を上回ったときには、図２（Ｂ）に示すように放電信号
は「Ｈ」レベルとなり、この「Ｈ」レベルの状態はコン
デンサＣが放電を終了するまで継続する。
に、ＰＭＯＳトランジスタＰ２に流れる定電流Ｉ２によ
り充電されていき、その充電電圧が直線的に増加してい
く。コンパレータ２１は、その充電電圧を基準電圧ＶＩ
Ｎと比較し、その比較結果に応じた図２（Ｂ）に示すよ
うな放電信号を出力するが、充電電圧が基準電圧ＶＩＮ
を上回ったときには、図２（Ｂ）に示すように放電信号
は「Ｈ」レベルとなり、この「Ｈ」レベルの状態はコン
デンサＣが放電を終了するまで継続する。
【００３０】放電信号はＮＭＯＳトランジスタＮ１のゲ
ートに入力されているので、放電信号が「Ｈ」レベルの
期間は、ＮＭＯＳトランジスタＮ１が導通状態になる。
このため、放電信号が「Ｈ」レベルになるとコンデンサ
Ｃは放電を開始し、図２（Ｂ）に示すようにコンデンサ
の充電電圧は低下していき、放電信号が「Ｌ」レベルに
なるとその電圧は零電位になり放電が終了する。
ートに入力されているので、放電信号が「Ｈ」レベルの
期間は、ＮＭＯＳトランジスタＮ１が導通状態になる。
このため、放電信号が「Ｈ」レベルになるとコンデンサ
Ｃは放電を開始し、図２（Ｂ）に示すようにコンデンサ
の充電電圧は低下していき、放電信号が「Ｌ」レベルに
なるとその電圧は零電位になり放電が終了する。
【００３１】この放電が終了すると、ＮＭＯＳトランジ
スタＮ１が非導通状態になるので、コンデンサＣは再び
定電流Ｉ２により充電を開始し、以後、上述の動作を繰
り返すことにより、コンパレータ２１の放電信号が出力
端子４から発振出力として取り出される。
スタＮ１が非導通状態になるので、コンデンサＣは再び
定電流Ｉ２により充電を開始し、以後、上述の動作を繰
り返すことにより、コンパレータ２１の放電信号が出力
端子４から発振出力として取り出される。
【００３２】次に、この第１実施形態に係る発振回路で
発振されるパスル波の周波数が、電源電圧等の変動に依
存しない点について説明する。
発振されるパスル波の周波数が、電源電圧等の変動に依
存しない点について説明する。
【００３３】いま、図２（Ｂ）に示すように、コンデン
サＣが電圧ＶＩＮまで充電されたときの充電電荷をＱ、
その電圧ＶＩＮまで充電するのに必要な時間（充電時
間）をＴ、コンデンサＣの静電容量をＣとすると、次の
（３）および（４）式が成立する。
サＣが電圧ＶＩＮまで充電されたときの充電電荷をＱ、
その電圧ＶＩＮまで充電するのに必要な時間（充電時
間）をＴ、コンデンサＣの静電容量をＣとすると、次の
（３）および（４）式が成立する。
【００３４】Ｑ＝Ｃ×ＶＩＮ …（３） Ｑ＝Ｉ２×Ｔ …（４） この（３）（４）式により、電圧ＶＩＮは次の（５）式
になる。
になる。
【００３５】 ＶＩＮ＝Ｑ／Ｃ＝（Ｉ２×Ｔ）／Ｃ …（５） この（５）式を時間Ｔについて求めると、次の（６）式
が得られる。
が得られる。
【００３６】Ｔ＝（ＶＩＮ×Ｃ）／Ｉ２ …（６） この（６）式の電流Ｉ２に（２）式を代入して整理する
と、次の（７）式が得られる。
と、次の（７）式が得られる。
【００３７】 Ｔ＝ＶＩＮ×Ｃ×｛Ｒ／（α×ＶＩＮ）｝＝（Ｃ×Ｒ）／α …（７） （７）式からわかるように、コンデンサの充電時間Ｔは
静電容量値Ｃ、抵抗値Ｒ、ミラー比αのみの関数にな
り、電源電圧ＶＤＤや任意の電圧ＶＩＮに依存しないこ
とがわかる。
静電容量値Ｃ、抵抗値Ｒ、ミラー比αのみの関数にな
り、電源電圧ＶＤＤや任意の電圧ＶＩＮに依存しないこ
とがわかる。
【００３８】一方、コンパレータ２１の充電信号の実際
の周期、すなわち発振周期は図２（Ｂ）に示すＴＳであ
り充電時間Ｔとは一致しない。しかし、充電時間Ｔと充
電信号のパルス幅ＴＰとを比較すると、充電信号のパル
ス幅ＴＰは充電時間Ｔの１／１０００程度である。この
ため、発振周期ＴＳは充電時間Ｔとみなしても実用上問
題がなく、充電時間Ｔは電源電圧ＶＤＤ等に依存しない
ので、この発振回路では、発振周期ＴＳが電源電圧ＶＤ
Ｄや任意の電圧ＶＩＮに依存せず、発振周波数も電源電
圧ＶＤＤ等に依存しないことになる。
の周期、すなわち発振周期は図２（Ｂ）に示すＴＳであ
り充電時間Ｔとは一致しない。しかし、充電時間Ｔと充
電信号のパルス幅ＴＰとを比較すると、充電信号のパル
ス幅ＴＰは充電時間Ｔの１／１０００程度である。この
ため、発振周期ＴＳは充電時間Ｔとみなしても実用上問
題がなく、充電時間Ｔは電源電圧ＶＤＤ等に依存しない
ので、この発振回路では、発振周期ＴＳが電源電圧ＶＤ
Ｄや任意の電圧ＶＩＮに依存せず、発振周波数も電源電
圧ＶＤＤ等に依存しないことになる。
【００３９】以上説明したように、この第１実施形態に
係る発振回路によれば、電源電圧等の変動があっても発
振周波数が変動しないパルス波を得ることができ、従来
のように電源電圧の安定化のためのレギュレータや基準
電圧の発生回路などが不要となる。
係る発振回路によれば、電源電圧等の変動があっても発
振周波数が変動しないパルス波を得ることができ、従来
のように電源電圧の安定化のためのレギュレータや基準
電圧の発生回路などが不要となる。
【００４０】次に、本発明の第２実施形態に係る発振回
路について、図３および図４を参照して説明する。
路について、図３および図４を参照して説明する。
【００４１】この第２実施形態に係る発振回路は、図３
に示すような構成からなり、発振周波数が電源電圧等に
依存しないランプ波（鋸波）を発振させるようにしたも
のである。
に示すような構成からなり、発振周波数が電源電圧等に
依存しないランプ波（鋸波）を発振させるようにしたも
のである。
【００４２】すなわち、この第２実施形態にかかる発振
回路は、図１に示す第１実施形態に係る発振回路の構成
と基本的に同一であるが、コンデンサＣの充放電電圧を
出力端子４から取り出してランプ波を得るようにした点
の構成が、第１実施形態に係る発振回路の構成と異なる
ものである。従って、図３の各部の構成については、図
１の各部の構成と同一符号を付してその説明を省略す
る。
回路は、図１に示す第１実施形態に係る発振回路の構成
と基本的に同一であるが、コンデンサＣの充放電電圧を
出力端子４から取り出してランプ波を得るようにした点
の構成が、第１実施形態に係る発振回路の構成と異なる
ものである。従って、図３の各部の構成については、図
１の各部の構成と同一符号を付してその説明を省略す
る。
【００４３】また、この第２実施形態に係る発振回路の
各部の動作は、図１に示す第１実施形態に係る発振回路
の各部の動作と同様であり、コンデンサＣの充放電電圧
を出力端子４から発振出力として取り出す点が異なるだ
けであるので、その説明もここでは省略する。
各部の動作は、図１に示す第１実施形態に係る発振回路
の各部の動作と同様であり、コンデンサＣの充放電電圧
を出力端子４から発振出力として取り出す点が異なるだ
けであるので、その説明もここでは省略する。
【００４４】次に、この第２実施形態に係る発振回路で
発振されるランプ波の周波数が、電源電圧等の変動に依
存しない点について説明する。
発振されるランプ波の周波数が、電源電圧等の変動に依
存しない点について説明する。
【００４５】図３の回路において、コンデンサＣの充電
時間Ｔは（７）式で表すことができ、静電容量値Ｃ、抵
抗値Ｒ、ミラー比αのみの関数になり、電源電圧ＶＤＤ
や任意の電圧ＶＩＮに依存しないことがわかる。
時間Ｔは（７）式で表すことができ、静電容量値Ｃ、抵
抗値Ｒ、ミラー比αのみの関数になり、電源電圧ＶＤＤ
や任意の電圧ＶＩＮに依存しないことがわかる。
【００４６】一方、コンデンサＣの電圧、すなわち出力
端子４から出力されるランプ波の周期は、図２に示すよ
うにＴＳとなり、図２に示す充電時間Ｔとは一致しな
い。しかし、ランプ波の周期ＴＳと充電時間Ｔとを比較
すると時間ＴＤの差があり、実際には、その差の時間Ｔ
Ｄは充電時間Ｔの１／１０００程度である。このため、
発振周期ＴＳは充電時間Ｔとみなしても実用上問題がな
く、充電時間Ｔは電源電圧ＶＤＤ等に依存しないので、
この発振回路では、発振周期ＴＳが電源電圧ＶＤＤや任
意の電圧ＶＩＮに依存せず、発振周波数も電源電圧ＶＤ
Ｄ等に依存しないことになる。
端子４から出力されるランプ波の周期は、図２に示すよ
うにＴＳとなり、図２に示す充電時間Ｔとは一致しな
い。しかし、ランプ波の周期ＴＳと充電時間Ｔとを比較
すると時間ＴＤの差があり、実際には、その差の時間Ｔ
Ｄは充電時間Ｔの１／１０００程度である。このため、
発振周期ＴＳは充電時間Ｔとみなしても実用上問題がな
く、充電時間Ｔは電源電圧ＶＤＤ等に依存しないので、
この発振回路では、発振周期ＴＳが電源電圧ＶＤＤや任
意の電圧ＶＩＮに依存せず、発振周波数も電源電圧ＶＤ
Ｄ等に依存しないことになる。
【００４７】以上説明したように、この第２実施形態に
係る発振回路によれば、電源電圧等の変動があっても発
振周波数が変動しないランプ波を得ることができ、従来
のように、電源電圧の安定化のためのレギュレータや基
準電圧の発生回路などが不要となる。
係る発振回路によれば、電源電圧等の変動があっても発
振周波数が変動しないランプ波を得ることができ、従来
のように、電源電圧の安定化のためのレギュレータや基
準電圧の発生回路などが不要となる。
【００４８】
【発明の効果】以上述べたように、請求項１、請求項
３、または請求項４に係る発明によれば、電源電圧等の
変動があっても発振周波数が変動しないパルス波を得る
ことができ、もって、従来のように電源電圧の安定化の
ためのレギュレータや基準電圧の発生回路などが不要と
なる。
３、または請求項４に係る発明によれば、電源電圧等の
変動があっても発振周波数が変動しないパルス波を得る
ことができ、もって、従来のように電源電圧の安定化の
ためのレギュレータや基準電圧の発生回路などが不要と
なる。
【００４９】また、請求項２、請求項３、または請求項
４に係る発明によれば、電源電圧等の変動があっても発
振周波数が変動しないランプ波を得ることができ、もっ
て、従来のように電源電圧の安定化のためのレギュレー
タや基準電圧の発生回路などが不要となる。
４に係る発明によれば、電源電圧等の変動があっても発
振周波数が変動しないランプ波を得ることができ、もっ
て、従来のように電源電圧の安定化のためのレギュレー
タや基準電圧の発生回路などが不要となる。
【図１】本発明の発振回路の第１実施形態の構成を示す
回路図である。
回路図である。
【図２】図１の第１実施形態の要部の電圧波形図であ
る。
る。
【図３】本発明の発振回路の第２実施形態の構成を示す
回路図である。
回路図である。
【図４】図３の第２実施形態の要部の電圧波形図であ
る。
る。
１ 定電流生成部 ２ 放電部 ３、４ 出力端子 １１ オペアンプ ２１ コンパレータ Ｐ１、Ｐ２ ＰＭＯＳトランジスタ Ｎ１ ＮＭＯＳトランジスタ Ｃ コンデンサ
Claims (4)
- 【請求項１】 任意の電圧に比例する定電流を生成する
定電流生成部と、 この定電流生成部で生成された定電流により充電するコ
ンデンサと、 このコンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を生成
し、この放電信号により前記コンデンサの充電電荷を放
電する放電部とを備え、 前記放電部で生成される放電信号を発振出力信号として
取り出すようにしたことを特徴とする発振回路。 - 【請求項２】 任意の電圧に比例する定電流を生成する
定電流生成部と、 この定電流生成部で生成された定電流により充電するコ
ンデンサと、 このコンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を生成
し、この放電信号により前記コンデンサの充電電荷を放
電する放電部とを備え、 前記コンデンサの充電電圧を発振出力信号として取り出
すようにしたことを特徴とする発振回路。 - 【請求項３】 前記放電部は、 前記コンデンサの充電電圧を基準電圧と比較し、前記充
電電圧が前記基準電圧を上回ったときに放電信号を出力
するコンパレータと、 このコンパレータの放電信号により前記コンデンサの充
電電荷を放電する放電素子とからなり、 前記コンパレータからの放電信号は、前記充電電圧が基
準電圧を上回ったのちから零電圧になるまで出力を継続
するようになっていることを特徴とする請求項１または
請求項２に記載の発振回路。 - 【請求項４】 前記定電流生成部は、カレントミラー回
路からなることを特徴とする請求項１、請求項２、また
は請求項３に記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144599A JP3671773B2 (ja) | 1999-10-22 | 1999-10-22 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144599A JP3671773B2 (ja) | 1999-10-22 | 1999-10-22 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127592A true JP2001127592A (ja) | 2001-05-11 |
| JP3671773B2 JP3671773B2 (ja) | 2005-07-13 |
Family
ID=17896988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30144599A Expired - Fee Related JP3671773B2 (ja) | 1999-10-22 | 1999-10-22 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671773B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030054195A (ko) * | 2001-12-24 | 2003-07-02 | 삼성전자주식회사 | 누설 전류로 인한 오동작을 방지할 수 있는 발진 회로 |
| US8212624B2 (en) | 2008-08-07 | 2012-07-03 | Panasonic Corporation | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device |
| JP2013131832A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | 発振回路 |
-
1999
- 1999-10-22 JP JP30144599A patent/JP3671773B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030054195A (ko) * | 2001-12-24 | 2003-07-02 | 삼성전자주식회사 | 누설 전류로 인한 오동작을 방지할 수 있는 발진 회로 |
| US8212624B2 (en) | 2008-08-07 | 2012-07-03 | Panasonic Corporation | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device |
| JP2013131832A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | 発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3671773B2 (ja) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212624B2 (en) | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device | |
| US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| EP0881765A1 (en) | Precision oscillator circuit having a controllable duty cycle and related method | |
| US7671642B2 (en) | Amplitude controlled sawtooth generator | |
| JP4510054B2 (ja) | 超低電力ｒｃ発振器 | |
| JP2007124394A (ja) | 発振器 | |
| US9362922B2 (en) | Oscillator circuit and method for generating an oscillator signal | |
| JP2004509550A (ja) | 周期的な信号を生成するための電気回路 | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JP3951674B2 (ja) | 三角波発振回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JP3671773B2 (ja) | 発振回路 | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP3141810B2 (ja) | 発振回路 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JP2003283307A (ja) | Ｃｒ発振回路 | |
| JP2011065208A (ja) | 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器 | |
| JP2005286821A (ja) | パルスカウント検波回路 | |
| JP3408006B2 (ja) | 発振回路 | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JPH09270639A (ja) | 発振回路 | |
| KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
| JPH02224518A (ja) | Ｃｒ発振回路 | |
| WO2022106617A1 (en) | Amplitude regulator for crystal oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |