JP3951674B2 - 三角波発振回路 - Google Patents
三角波発振回路 Download PDFInfo
- Publication number
- JP3951674B2 JP3951674B2 JP2001345564A JP2001345564A JP3951674B2 JP 3951674 B2 JP3951674 B2 JP 3951674B2 JP 2001345564 A JP2001345564 A JP 2001345564A JP 2001345564 A JP2001345564 A JP 2001345564A JP 3951674 B2 JP3951674 B2 JP 3951674B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- triangular wave
- capacitor
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源の三角波発振回路に関し、特に高速動作に適した三角波発振回路に関する。
【０００２】
【従来の技術】
一般に、スイッチング電源用制御ＩＣでは、三角波信号と誤差増幅器の出力信号との比較により、ＰＷＭ（Pulse Width Modulation：パルス幅変調）パルスを作成している。
【０００３】
図１４は、従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。
降圧スイッチング電源回路１０００は、ＭＯＳ（Metal Oxide Semiconductor：金属酸化膜半導体）型のＰチャネル−ＭＯＳＦＥＴ（ＭＯＳ型電解効果トランジスタ（Field-effect Transistor）：以下、単にＰトランジスタと略称する）Ｑ１００１、ＰトランジスタＱ１００２、ダイオードＤ１、ダイオードＤ２、リアクトルＬ１、リアクトルＬ２、コンデンサＣ１００１、コンデンサＣ１００２で降圧コンバータ回路を構成し、出力電圧Ｖｏｕｔ１、出力電圧Ｖｏｕｔ２は、抵抗Ｒ１００１、抵抗Ｒ１００２、抵抗Ｒ１００３、抵抗Ｒ１００４で分圧されてＩＣ１０００に帰還され、誤差増幅器ＡＭＰ１、誤差増幅器ＡＭＰ２で基準電圧Ｖｒｅｆと比較され、その出力は、コンパレータＣＰ１、コンパレータＣＰ２で三角波発振回路ＯＳＣからの三角波信号Ｓ１０００と比較されＰＷＭパルスとなり、バッファ（インバータ）ＢＵＦ１、バッファ（インバータ）ＢＵＦ２を通して各Ｐチャネル−ＭＯＳＦＥＴの制御パルスとして出力され、ＰトランジスタＱ１００１、ＰトランジスタＱ１００２のオン期間を制御してコンバータ出力電圧が得られる。ここで、降圧スイッチング電源回路１０００の各部に出力される信号について、図１５を参照して説明する。
【０００４】
図１５は、従来の２チャンネル出力の降圧スイッチング電源回路の各部の出力信号を示すタイムチャートである。図１４のように、複数チャンネルの電源制御回路を１つの三角波信号Ｓ１０００で制御すると、この図１５のタイムチャート例に示すように、複数のＰトランジスタＱ１００１、ＰトランジスタＱ１００２がほぼ同時刻にオン状態になり、電源Ｖｄｄから流れる電流は各チャンネルの電流が重なり、この図に示すようにある特定期間だけ電流が流れるパルス状電流となる。
【０００５】
このようなパルス状電流が流れると、電源Ｖｄｄにとっては負荷条件が厳しくなり、また電源にバッテリ等を使用した場合、動作時間（電池寿命）の低下などの問題があった。このため、その解決策として、図１６に示すような三角波の逆相制御方式がある。
【０００６】
図１６は、逆相制御方式による従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。なお、図１６において、ＩＣ１０１０内の反転増幅器ＩｎｖＡＭＰ１以外は、図１４に示すものと同様であるため、その説明は省略する。この図によると、反転増幅器ＩｎｖＡＭＰ１で三角波発振回路ＯＳＣの出力信号である三角波信号Ｓ１０１１を極性反転し、その出力を三角波信号Ｓ１０１２として、コンパレータＣＰ１２の反転入力に導いている。ここで、三角波の逆相制御方式の各部に出力される信号について、図１７を参照して説明する。
【０００７】
図１７は、三角波の逆相制御方式各部の出力信号を示すタイムチャートである。図１７のように、三角波信号Ｓ１０１１と三角波信号Ｓ１０１２は、振幅が等しく、お互いに１８０度位相のずれた三角波信号となる。この図で分かるように、各スイッチング用Ｐトランジスタ（Ｑ１０１１、Ｑ１０１２）がオン状態になる期間が重ならず、その結果、電源Ｖｄｄから流れる電流は平均化され、より直流に近い電流となり、電源Ｖｄｄに与える負担は軽くなる。
【０００８】
ここで、これら２チャンネル出力の降圧スイッチング電源回路に使用されている従来の三角波発振回路について、図１８を参照して具体的に説明する。
図１８は、従来の三角波発振回路例を示す図である。
【０００９】
従来の三角波発振回路２０００は、制御電源入力用のＶｒｅｇ端子、グランド接続用のＧＮＤ端子、定電流を供給する電流源２０１０、カレントミラー回路を成すＮチャネル−ＭＯＳＦＥＴ（以下、単にＮトランジスタと略称する）Ｑ２００１とＮトランジスタＱ２００２、カレントミラー回路を成すＰトランジスタＱ２００３とＰトランジスタＱ２００４とＰトランジスタＱ２００５、カレントミラー回路を成すＮトランジスタＱ２００６とＮトランジスタＱ２００７、電流ｉ２００５をオンオフ制御するＮトランジスタＱ２００８、電荷を充放電するコンデンサＣ２００１、基準電圧Ｖ１、Ｖ２を生成する抵抗Ｒ２００１と抵抗Ｒ２００２と抵抗Ｒ２００３、コンデンサＣ２００１の電圧と基準電圧Ｖ１とを比較するコンパレータＣＯＭＰ２００１、コンデンサＣ２００１の電圧と基準電圧Ｖ２とを比較するコンパレータＣＯＭＰ２００２、フリップフロップ回路を成すＮＯＲ回路（ＮＯＲ２００１）とＮＯＲ回路（ＮＯＲ２００２）から構成される。ここで、ＮトランジスタＱ２００１には電流ｉ２００１、ＮトランジスタＱ２００２には電流ｉ２００２、ＮトランジスタＱ２００６には電流ｉ２００３、ＰトランジスタＱ２００５通過後電流には電流ｉ２００４、ＮトランジスタＱ２００７には電流ｉ２００５、ＮトランジスタＱ２００８には電流ｉ２００３、コンデンサＣ２００１には電流ｉ２００６がそれぞれ流れる。
【００１０】
この構成により、電流ｉ２００６はコンデンサＣ２００１を充放電し、コンデンサ電圧は三角波信号Ｓ２０００として出力される。また、直列接続した抵抗Ｒ２００１、抵抗Ｒ２００２、抵抗Ｒ２００３で制御電源Ｖｒｅｇを分圧して基準電圧Ｖ１、Ｖ２を作る。この電圧はコンパレータＣＯＭＰ２００１、コンパレータＣＯＭＰ２００２の反転入力に導かれ、各コンパレータＣＯＭＰ２００１、ＣＯＭＰ２００２でコンデンサＣ２００１の電圧と比較される。そして、各コンパレータＣＯＭＰ２００１、ＣＯＭＰ２００２の出力信号は、ＮＯＲ回路（ＮＯＲ２００１）、ＮＯＲ回路（ＮＯＲ２００２）で構成されたフリップフロップ回路に導かれ、フリップフロップ回路の一方の出力信号（Ｈ点信号）はＮトランジスタＱ２００８のゲートへ導かれ、ＮトランジスタＱ２００８をオンオフ制御する。
【００１１】
次に、従来の三角波発振回路の動作について、図１９を参照して具体的に説明する。
図１９は、従来の三角波発振回路例の動作を示すタイムチャートである。ここで、図１９におけるＣＴ１電圧は、コンデンサＣ２００１の電圧を示す。
【００１２】
ｔ１０において、コンデンサＣ２００１の電圧が上昇して基準電圧Ｖ１に達すると、フリップフロップは反転してＮトランジスタＱ２００８はオフ状態となり、電流ｉ２００５が流れる。ここで、ｉ２００５＞ｉ２００４となるように設定しておくので、ｉ２００６＝ｉ２００４−ｉ２００５となり、ｉ２００６の電流でコンデンサＣ２００１の電荷を放電してコンデンサ電圧は降下を始める。
【００１３】
ｔ１１において、コンデンサ電圧が低下してきて基準電圧Ｖ２に達すると、フリップフロップが反転してＮトランジスタＱ２００８はオン状態となり、電流ｉ２００５＝０となる。その結果、ｉ２００６＝ｉ２００４となることで、コンデンサＣ２００１は電流ｉ２００４と同じ電流値で充電され、コンデンサ電圧は上昇を始める。
【００１４】
ｔ１２において、コンデンサＣ２００１のコンデンサ電圧が再び基準電圧Ｖ１に達すると、フリップフロップは反転して再びＮトランジスタＱ２００８はオフ状態となり、電流ｉ２００５が流れる。その結果、コンデンサＣ２００１は、再び放電モードとなり、コンデンサ電圧は降下を始める。
【００１５】
以上の動作を繰り返すことで、コンデンサ電圧は、基準電圧Ｖ１とＶ２との間を変化する三角波信号となる（図１９のＣＴ１電圧波形）。
【００１６】
【発明が解決しようとする課題】
しかしながら、このような制御方式において、反転増幅器で振幅が等しく、位相が１８０度ずれた三角波信号を作ることは、三角波の周波数が数百ｋＨｚ以上になると、反転増幅器の周波数特性のため、振幅ずれや位相ずれが生じて所望する特性の三角波信号が得られないという問題があった。
【００１７】
本発明の目的は、上記のような点に鑑みてなされたものであり、振幅の等しい２相三角波信号を安定して発振させる三角波発振回路を提供することを目的とする。
【００１８】
また、本発明の他の目的は、一定な位相差の２相三角波信号を安定して発振させる三角波発振回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明では上記課題を解決するために、２つの三角波信号を出力する三角波発振回路において、第１の三角波信号を出力する第１の発振回路と、第１の三角波信号とは位相の異なる、第２の三角波信号を出力する第２の発振回路と、第１の発振回路と第２の発振回路との間で使用する振幅電圧を共有する信号線と、第１の三角波信号と第２の三角波信号との位相差を検出し、位相差を一定にするための切り替え信号を出力する第１の位相検出器と、第１の三角波信号と第２の三角波信号との位相差を検出し、位相差を一定にするための切り替え信号を出力する第２の位相検出器と、第１の位相検出器からの切り替え信号により第１の発振回路の発振／停止を制御する第１の切り替え器と、第２の位相検出器からの切り替え信号により第２の発振回路の発振／停止を制御する第２の切り替え器とを有することを特徴とする三角波発振回路が提供される。
【００２０】
上記構成によれば、発振回路を２つにして、それぞれの振幅電圧を共有することにより、振幅が等しい２相三角波信号を、安定して発振する三角波発振回路を提供することが可能である。
【００２１】
また、上記構成によれば、発振回路を２つにして、位相検出器により各発振回路から出力される三角波信号の一定の位相差における位相同期を検出し、発振／停止を制御することにより、一定な位相差の２相三角波信号を、安定して発振する三角波発振回路を提供することが可能である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の三角波発振回路の原理的な構成を示す回路図である。
【００２３】
三角波発振回路１は、制御電源入力用のＶｒｅｇ端子、グランド接続用のＧＮＤ端子、定電流を供給する電流源１０、三角波信号Ｓ１を出力する発振回路２０、他の発振回路との位相同期信号を検出する位相検出器３０、カレントミラー回路を構成するＮトランジスタＱ１とＮトランジスタＱ２、発振回路２０の充放電制御を行うＮトランジスタＱ３、定電流を供給する電流源４０、三角波信号Ｓ２を出力する発振回路５０、他の発振回路との位相同期信号を検出する位相検出器６０、カレントミラー回路を構成するＮトランジスタＱ４とＮトランジスタＱ５、および発振回路５０の充放電制御を行うＮトランジスタＱ６から構成される。
【００２４】
発振回路２０は、三角波信号Ｓ１を出力する。また、発振回路２０は、発振回路５０との間で、三角波信号Ｓ１と三角波信号Ｓ２との振幅を等しくするため、発振回路２０と同様の基準電圧（振幅電圧）を発振回路５０に対して出力する。
【００２５】
発振回路５０は、三角波信号Ｓ２を出力する。また、発振回路５０は、発振回路２０との間で、三角波信号Ｓ１と三角波信号Ｓ２との振幅を等しくするため、発振回路２０からの基準電圧（振幅電圧）を受信する。
【００２６】
位相検出器３０は、発振回路２０と発振回路５０との位相同期信号を検出し、ＮトランジスタＱ３へ帰還する。ここで、位相検出器３０は、発振回路２０と発振回路５０のそれぞれから出力される信号をもとに、一定の位相差における位相同期信号を検出する。そして、検出した位相同期信号をＮトランジスタＱ３のゲートへ帰還することで、発振回路２０に接続されているＮトランジスタＱ３のドレーン電流をオンオフ制御する。これにより、三角波信号Ｓ１と三角波信号Ｓ２の一定の位相差における位相同期を制御している。
【００２７】
位相検出器６０は、発振回路２０と発振回路５０との位相同期信号を検出し、ＮトランジスタＱ６へ帰還する。ここで、位相検出器６０は、発振回路２０と発振回路５０のそれぞれから出力される信号をもとに、一定の位相差における位相同期信号を検出する。そして、検出した位相同期信号をＮトランジスタＱ６のゲートへ帰還することで、発振回路５０に接続されているＮトランジスタＱ６のドレーン電流をオンオフ制御する。これにより、三角波信号Ｓ１と三角波信号Ｓ２の一定の位相差における位相同期を制御している。
【００２８】
以下に、本発明の実施の形態を具体的に説明する。なお、各図の発振回路を流れる電流は、従来の発振回路の説明図１８の電流と同じ役割である（符号の下１桁が、それぞれ対応（例えば、ｉ２００１とｉ１１が対応））ので、その動作の説明は省略する。
【００２９】
図２及び図３は、本発明の三角波発振回路の具体的な構成を示す回路図である。なお、図２及び図３は、基準電圧Ｖ１、基準電圧Ｖ２、出力信号ＯＵＴ２０、および出力信号ＯＵＴ５０を入出力することにより相互に接続し、１つの三角波発振回路１を成している。
【００３０】
三角波発振回路１は、制御電源入力用のＶｒｅｇ端子、グランド接続用のＧＮＤ端子、定電流を供給する電流源１０、三角波信号Ｓ１を出力する発振回路２０、他の発振回路との位相同期信号を検出する位相検出器３０、カレントミラー回路を構成するＮトランジスタＱ１とＮトランジスタＱ２、発振回路２０の充放電制御を行うＮトランジスタＱ３、定電流を供給する電流源４０、三角波信号Ｓ２を出力する発振回路５０、他の発振回路との位相同期信号を検出する位相検出器６０、カレントミラー回路を構成するＮトランジスタＱ４とＮトランジスタＱ５、および発振回路５０の充放電制御を行うＮトランジスタＱ６から構成される。ここで、ＮトランジスタＱ１には電流ｉ１１、ＮトランジスタＱ２には電流ｉ１２、ＮトランジスタＱ４には電流ｉ２１、およびＮトランジスタＱ５には電流ｉ２２がそれぞれ流れる。
【００３１】
発振回路２０は、カレントミラー回路を成すＰトランジスタＱ２１とＰトランジスタＱ２２とＰトランジスタＱ２３、カレントミラー回路を成すＮトランジスタＱ２４とＮトランジスタＱ２５、電流ｉ１５をオンオフ制御するＮトランジスタＱ２６、電荷を充放電するコンデンサＣ２１、基準電圧Ｖ１と基準電圧Ｖ２を生成する抵抗Ｒ２１と抵抗Ｒ２２と抵抗Ｒ２３、コンデンサＣ２１の電圧と基準電圧Ｖ１とを比較するコンパレータＣＯＭＰ２１、コンデンサＣ２１の電圧と基準電圧Ｖ２とを比較するコンパレータＣＯＭＰ２２、フリップフロップ回路を成すＮＯＲ回路（ＮＯＲ２１）とＮＯＲ回路（ＮＯＲ２２）から構成される。ここで、ＰトランジスタＱ２３通過後電流には電流ｉ１４、ＮトランジスタＱ２４には電流ｉ１３、ＮトランジスタＱ２５には電流ｉ１５、ＮトランジスタＱ２６には電流ｉ１３、およびコンデンサＣ２１には電流ｉ１６がそれぞれ流れる。ここで、基準電圧Ｖ１と基準電圧Ｖ２は、発振回路５０へ出力される。これは、振幅の等しい２相三角波信号を作るために、コンパレータＣＯＭＰ２１とコンパレータＣＯＭＰ２２の基準電圧となるＶ１とＶ２とを、発振回路５０と共用にしている。
【００３２】
位相検出器３０は、ＮＡＮＤ回路（ＮＡＮＤ３１）、フリップフロップ回路を成すＮＡＮＤ回路（ＮＡＮＤ３２）とＮＡＮＤ回路（ＮＡＮＤ３３）、およびＮＡＮＤ回路（ＮＡＮＤ３４）から構成される。ここで、位相検出器３０は、一定の位相差、すなわち１８０度位相のずれた２相三角波信号を作るために、出力信号（位相同期）をＮトランジスタＱ３のゲートへ出力する。これにより、ＮトランジスタＱ３は、位相検出器３０の出力信号（位相同期）に応じてコンデンサＣ２１の充放電電流をオンオフ制御する。すなわち、ＮトランジスタＱ３をオンすることで、電流源からの電流ｉ１１をＧＮＤに短絡して、発振回路２０内部を流れる電流（ｉ１２、ｉ１３、ｉ１４、ｉ１５、ｉ１６）をゼロにする。
【００３３】
発振回路５０は、カレントミラー回路を成すＰトランジスタＱ５１とＰトランジスタＱ５２とＰトランジスタＱ５３、カレントミラー回路を成すＮトランジスタＱ５４とＮトランジスタＱ５５、電流ｉ２５をオンオフ制御するＮトランジスタＱ５６、電荷を充放電するコンデンサＣ５１、コンデンサＣ５１の電圧と基準電圧Ｖ１とを比較するコンパレータＣＯＭＰ５１、コンデンサＣ５１の電圧と基準電圧Ｖ２とを比較するコンパレータＣＯＭＰ５２、およびフリップフロップ回路を成すＮＯＲ回路（ＮＯＲ５１）とＮＯＲ回路（ＮＯＲ５２）から構成される。ここで、ＮトランジスタＱ５３通過後電流には電流ｉ２４、ＮトランジスタＱ５４には電流ｉ２３、ＮトランジスタＱ５５には電流ｉ２５、ＮトランジスタＱ５６には電流ｉ２３、およびコンデンサＣ５１には電流ｉ２６がそれぞれ流れる。なお、振幅の等しい２相三角波信号を作るために、コンパレータＣＯＭＰ５１とコンパレータＣＯＭＰ５２の基準電圧となるＶ１とＶ２とを、発振回路２０と共用にしている。
【００３４】
位相検出器６０は、ＮＡＮＤ回路（ＮＡＮＤ６１）、フリップフロップ回路を成すＮＡＮＤ回路（ＮＡＮＤ６２）とＮＡＮＤ回路（ＮＡＮＤ６３）、およびＮＡＮＤ回路（ＮＡＮＤ６４）から構成される。ここで、位相検出器６０は、一定の位相差、すなわち１８０度位相のずれた２相三角波信号を作るために、出力信号（位相同期）をＮトランジスタＱ６のゲートへ出力する。これにより、ＮトランジスタＱ６は、位相検出器６０の出力信号（位相同期）に応じてコンデンサＣ５１の充放電電流をオンオフ制御する。すなわち、ＮトランジスタＱ６をオンすることで、電流源からの電流ｉ２１をＧＮＤに短絡して、発振回路５０内部を流れる電流（ｉ２２、ｉ２３、ｉ２４、ｉ２５、ｉ２６）をゼロにする。
【００３５】
一般に三角波発振回路は、発振周波数を可変設定できるように、コンデンサＣ２１やコンデンサＣ５１をＩＣの外付けとしているが、２つのコンデンサ容量値をピッタリ等しくすることは不可能に近く、コスト等の観点から一般に±５％程度の精度のコンデンサが使用される。これにより、三角波発振回路において、２つのコンデンサに容量差があったり、２つのコンデンサ充放電電流値の間に差があったりすると、三角波信号の発振周波数が等しくならず、振幅や位相にずれが生じるという新たな問題がある。
【００３６】
しかしながら、このような三角波発振回路１によれば、２つのコンデンサＣ２１、Ｃ５１間に容量差が存在しても、また２つの発振回路２０、５０間のコンデンサ充放電電流値に誤差があっても、振幅が等しく、位相の１８０度ずれた２相三角波信号を、安定して発することが可能となる。
【００３７】
次に、本発明の三角波発振回路の基本的な動作について説明する。なお、本発明の三角波発振回路におけるコンデンサ充放電電流値の差は、全てコンデンサ容量値の差に代表して説明する。
【００３８】
本発明の三角波発振回路１は、２つの発振回路２０、５０において、コンデンサ容量の小さい方の三角波が早く基準電圧Ｖ１またはＶ２に達しコンデンサＣ２１、Ｃ５１の充電／放電モードが切り替わることに着目している。例えば、自分のコンデンサのモードが切り替わった瞬間に、相手側コンデンサの動作モードをチェックする。このチェックにより、相手側が同じモードである場合は、自分のコンデンサ充放電を、相手側コンデンサの動作モードが切り替わるまで停止して待つように構成し、２つのコンデンサの充放電モードが互いに逆モードとなるように動作モードの同期をとるようにしている。この同期をとるための回路が、位相検出器３０と位相検出器６０と、その位相検出器３０、６０の出力信号（位相同期）に応じて各コンデンサＣ２１、Ｃ５１の充放電電流を止めるためのＮトランジスタＱ３とＮトランジスタＱ６とである。そして、その位相検出のタイミングで、三角波信号を出力する。ここで、本発明の三角波発振回路１は、位相検出のタイミングを、三角波信号が基準電圧Ｖ２に達したときに設定している。
【００３９】
さらに、本発明の三角波発振回路の具体的な動作について説明する。
三角波発振回路１において、位相検出器３０は、発振回路２０のコンデンサＣ２１の電圧が基準電圧Ｖ２に達した時点、つまり放電モードから充電モードに切り替わった時点において、相手側の発振回路５０内にあるコンデンサＣ５１が充電モードか放電モードかを判別する。コンデンサＣ５１が未だ充電モードの場合には、出力信号（非同期）を出力し、ＮトランジスタＱ３をオンさせることで、発振回路２０のコンデンサ充放電のための電流源１０をカットする。これにより、コンデンサＣ５１が基準電圧Ｖ１に達して充電モードから放電モードに切り替わるまで、発振回路２０のコンデンサ電位をそのままの状態に保持する。そして、コンデンサＣ５１が充電モードに切り替わったら、出力信号（同期）を出力して、電流源１０をカットしていたＮトランジスタＱ３をオフさせることで、充放電電流を復帰してコンデンサ充電を開始する。一方、自分のコンデンサ電圧が基準電圧Ｖ２に達した時点で、相手側のコンデンサＣ５１が放電モードである場合には、発振回路２０の電流カットは行わずそのままコンデンサ充電を行う。ここで、このモードの切り替えについて、発振回路２０と発振回路５０のコンデンサ容量に差が存在する場合を例にしたタイムチャート（図４）を参照し、具体的に説明する。
【００４０】
図４は本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＜コンデンサＣ５１の容量”の場合におけるタイムチャートである。ここで、図４におけるＣＴ１電圧は、コンデンサＣ２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５１の電圧を示す。
【００４１】
時刻ｔ０において、発振回路２０側コンデンサＣ２１は充電、発振回路５０側コンデンサＣ５１は放電が、同時にスタートする。時刻ｔ１において、“コンデンサＣ２１の容量＜コンデンサＣ５１の容量”であるから、発振回路２０側のコンデンサＣ２１の電圧が早く基準電圧Ｖ２に達し、充電モードに切り替わる。このとき、発振回路５０側コンデンサＣ５１はまだ充電モードであるから、コンデンサＣ５１が放電モードに切り替わる時刻ｔ２まで、位相検出器３０の出力信号であるＣ点信号はＨｉｇｈとなりＮトランジスタＱ３をオンしてコンデンサＣ２１の充電電流である電流ｉ１６をゼロにして待つ。この間（ｔ１〜ｔ２）、コンデンサＣ２１の電圧は、充電電流がゼロであるから基準電圧Ｖ２の状態を維持する。そして、コンデンサＣ５１が放電モードに切り替わる時刻ｔ２以降は、ＮトランジスタＱ３はオフとなり、コンデンサＣ２１に充電電流が流れコンデンサＣ２１電圧は上昇を始める。一方、発振回路５０側については、コンデンサＣ５１が充電モードに切り替わる時刻ｔ３において、コンデンサＣ２１は既に放電モードに切り替わっているので、位相検出器６０の出力信号であるＤ点信号はＬｏｗのままであり、ＮトランジスタＱ６による電流カットは行われない。
【００４２】
図５は本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＞コンデンサＣ５１の容量”の場合におけるタイムチャートである。ここで、図５におけるＣＴ１電圧は、コンデンサＣ２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５１の電圧を示す。なお、図５の説明は、図４の動作と同様であるため、説明は省略する。
【００４３】
図６は本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＝コンデンサＣ５１の容量”の場合におけるタイムチャートである。ここで、図６におけるＣＴ１電圧は、コンデンサＣ２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５１の電圧を示す。なお、図６の説明は、図４の動作と同様であるため、説明は省略する。
【００４４】
また、本発明の三角波発振回路１は、制御電源投入直後の起動時は、２つのコンデンサＣ２１、コンデンサＣ５１の電圧は０Ｖであるので、発振回路２０、発振回路５０の何れも同時に充電モードとなる。したがって、位相検出器３０と位相検出器６０は同じモードであるから電流カットモードと判断し、両コンデンサＣ２１、Ｃ５１の充放電電流はカットされるので、コンデンサＣ２１、コンデンサＣ５１には、共に充電電流が流れず永久に起動できないという場合がある。
【００４５】
そのため、以下に起動対策を行った三角波発振回路の他の実施の形態を、図７及び図８を参照して具体的に説明する。
図７及び図８は、本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である。ここで、図７及び図８は、起動時等に２つの発振回路２００、５００が同時に電流カットモードになった場合、位相検出器３００に優先順位を付け、充放電電流のカットをやめるよう構成した。なお、図７及び図８は、基準電圧Ｖ１、基準電圧Ｖ２、出力信号ＯＵＴ２００、出力信号ＯＵＴ５００、および出力信号ＯＵＴ６００を入出力することにより相互に接続し、１つの三角波発振回路１００を成している。また、図７及び図８において、位相検出器３００と位相検出器６００以外は、図２及び図３に示すものと同様であるため、その説明は省略する。
【００４６】
この図において、三角波発振回路１００は、Ｇ点信号（図２及び図３における位相検出器６０のＤ点信号相当）を、位相検出器３００のＮＡＮＤ回路（ＮＡＮＤ３０４）へ導き、さらに位相検出器６００のＮＯＴ回路（ＮＯＴ６０５）により反転出力するようにしている。
【００４７】
すなわち、三角波発振回路１００は、発振回路２００側を優先させ、発振回路５００側が電流カットモードとなる場合の構成である。この構成により、位相検出器６００からの信号（Ｇ点信号）を、発振回路２００側の位相検出器３００に導いてモードを判別することができ、発振回路２００側も同時に電流カットモードになることを防いでいる。したがって、この構成により確実な起動が実現できる。
【００４８】
図９は本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である。なお、図９において、位相検出器３１０と位相検出器６１０以外は、図７及び図８に示すものと同様であるため、その説明は省略する。図９は、起動時等に２つの発振回路が同時に電流カットモードになった場合、位相検出器６１０に優先順位を付け、充放電電流のカットをやめるよう構成した。
【００４９】
この図において、三角波発振回路１１０は、Ｇ点信号（図２及び図３における位相検出器３０のＣ点信号相当）を、位相検出器６１０のＮＡＮＤ回路（ＮＡＮＤ６１４）へ導き、さらに位相検出器３１０のＮＯＴ回路（ＮＯＴ３１５）により反転出力するようにしている。
【００５０】
すなわち、三角波発振回路１１０は、発振回路５００側を優先させ、発振回路２００側が電流カットモードとなる場合の構成である。この構成により、位相検出器３１０からの信号（Ｇ点信号）を、発振回路５００側の位相検出器６１０に導いてモードを判別することができ、発振回路５００側も同時に電流カットモードになることを防いでいる。したがって、この構成により確実な起動が実現できる。
【００５１】
次に、位相検出のタイミングについて、三角波信号が基準電圧Ｖ１に達した時点に設定した場合の他の実施の形態を具体的に説明する。
図１０及び図１１は、本発明の三角波発振回路において、位相検出のタイミングを基準電圧Ｖ１とした場合の具体的な構成を示す回路図である。なお、図１０及び図１１は、基準電圧Ｖ１、基準電圧Ｖ２、出力信号ＯＵＴ２２０、出力信号ＯＵＴ５２０、および出力信号ＯＵＴ６２０を入出力することにより相互に接続し、１つの三角波発振回路１２０を成している。また、図１０及び図１１において、発振回路２２０（Ｅ２点接続）と発振回路５２０（Ｆ２点接続）、ならびに位相検出器３２０と位相検出器６２０以外は、図２及び図３に示すものと同様の出力を行うため、その説明は省略する。
【００５２】
この図において、三角波発振回路１２０は、図２における発振回路２０のＡ点をＡ２点に、Ｅ点をＥ２点に、ならびに図２における発振回路５０のＢ点をＢ２点に、Ｆ点をＦ２点に変更している。これにより、基準電圧をＶ２からＶ１へ変更することが可能となる。また、Ｇ点信号（図２及び図３における位相検出器６０のＤ点信号相当）を、位相検出器３２０のＮＡＮＤ回路（ＮＡＮＤ３２４）へ導き、さらに位相検出器６２０のＮＯＴ回路（ＮＯＴ６２５）により反転出力するようにしている。これにより、位相検出器６２０からの信号（Ｇ点信号）を、発振回路２２０側の位相検出器３２０に導いてモードを判別することができ、発振回路２２０側も同時に電流カットモードになることを防いでいる（図７、図８と同様の起動時対策）。
【００５３】
すなわち、三角波発振回路１２０において、位相検出器３２０は、発振回路２２０のコンデンサ電圧が基準電圧Ｖ１に達した時点、つまり充電モードから放電モードに切り替わった時点で、相手側発振回路５２０のコンデンサＣ５２１が充電モードか放電モードかを判別する。相手側コンデンサＣ５２１が未だ放電モードの場合には、出力信号（非同期）を出力し、ＮトランジスタＱ３をオンさせることで、発振回路２２０のコンデンサ充放電のための電流源１０をカットする。これにより、相手側コンデンサＣ５２１が基準電圧Ｖ２に達して放電モードから充電モードに切り替わるまで、発振回路２２０のコンデンサ電位をそのままの状態に保持する。そして、相手側コンデンサＣ５２１が充電モードに切り替わったら、出力信号（同期）を出力して、電流源１０をカットしていたＮトランジスタＱ３をオフさせることで、充放電電流を復帰してコンデンサ放電を開始するよう構成している。一方、発振回路２２０のコンデンサ電圧が基準電圧Ｖ１に達した時点で、相手側コンデンサＣ５２１が充電モードである場合には、発振回路２２０の電流カットは行わずそのままコンデンサ放電を行う。
【００５４】
図１２は、位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＜コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。ここで、図１２におけるＣＴ１電圧は、コンデンサＣ２２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５２１の電圧を示す。なお、図１２の説明は、図４の動作と同様であるため、説明は省略する。
【００５５】
図１３は、位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＞コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。ここで、図１３におけるＣＴ１電圧は、コンデンサＣ２２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５２１の電圧を示す。なお、図１３の説明は、図４の動作と同様であるため、説明は省略する。
【００５６】
以上の構成により、２つのコンデンサ間に容量差が存在しても、また２つの発振回路間のコンデンサ充放電電流値間に誤差があっても、振幅が等しく、一定な位相差の２相三角波信号を、安定して発振する三角波発振回路を提供することが可能となる。
【００５７】
なお、上記の説明では、スイッチングにＭＯＳＦＥＴを利用して説明したが、スイッチングに応用できる他の半導体素子も同様に適用できる。
【００５８】
【発明の効果】
以上説明したように、発振回路を２つにし、それぞれの振幅電圧を共有するようにしたので、振幅の等しい２相三角波信号を安定して発振させることが可能となる。
【００５９】
また、発振回路を２つにし、位相検出器により各発振回路から出力される三角波信号の一定の位相差における位相同期を検出し、発振／停止を制御するようにしたので、一定な位相差の２相三角波信号を安定して発振させることが可能となる。
【図面の簡単な説明】
【図１】本発明の三角波発振回路の原理的な構成を示す回路図である。
【図２】本発明の三角波発振回路の具体的な構成を示す回路図である（１/２）。
【図３】本発明の三角波発振回路の具体的な構成を示す回路図である（２/２）。
【図４】本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＜コンデンサＣ５１の容量”の場合におけるタイムチャートである。
【図５】本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＞コンデンサＣ５１の容量”の場合におけるタイムチャートである。
【図６】本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＝コンデンサＣ５１の容量”の場合におけるタイムチャートである。
【図７】本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である（１/２）。
【図８】本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である（２/２）。
【図９】本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である（位相検出器間）。
【図１０】本発明の三角波発振回路において、位相検出のタイミングを基準電圧Ｖ１とした場合の具体的な構成を示す回路図である（１/２）。
【図１１】本発明の三角波発振回路において、位相検出のタイミングを基準電圧Ｖ１とした場合の具体的な構成を示す回路図である（２/２）。
【図１２】位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＜コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。
【図１３】位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＞コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。
【図１４】従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。
【図１５】従来の２チャンネル出力の降圧スイッチング電源回路の各部の出力信号を示すタイムチャートである。
【図１６】逆相制御方式による従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。
【図１７】三角波の逆相制御方式各部の出力信号を示すタイムチャートである。
【図１８】従来の三角波発振回路例を示す図である。
【図１９】従来の三角波発振回路例の動作を示すタイムチャートである。
【符号の説明】
１ 三角波発振回路
１０ 電流源
２０ 発振回路
３０ 位相検出器
４０ 電流源
５０ 発振回路
６０ 位相検出器
Ｃ２１ コンデンサ
Ｃ５１ コンデンサ
ＣＯＭＰ２１ コンパレータ
ＣＯＭＰ２２ コンパレータ
ＣＯＭＰ５１ コンパレータ
ＣＯＭＰ５２ コンパレータ
ＯＵＴ２０ 出力信号
ＯＵＴ５０ 出力信号
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｑ５ トランジスタ
Ｑ６ トランジスタ
Ｓ１ 三角波信号
Ｓ２ 三角波信号
Ｖ１ 基準電圧
Ｖ２ 基準電圧
Ｖｄｄ 電源
Ｖｒｅｇ 制御電源
【発明の属する技術分野】
本発明は、スイッチング電源の三角波発振回路に関し、特に高速動作に適した三角波発振回路に関する。
【０００２】
【従来の技術】
一般に、スイッチング電源用制御ＩＣでは、三角波信号と誤差増幅器の出力信号との比較により、ＰＷＭ（Pulse Width Modulation：パルス幅変調）パルスを作成している。
【０００３】
図１４は、従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。
降圧スイッチング電源回路１０００は、ＭＯＳ（Metal Oxide Semiconductor：金属酸化膜半導体）型のＰチャネル−ＭＯＳＦＥＴ（ＭＯＳ型電解効果トランジスタ（Field-effect Transistor）：以下、単にＰトランジスタと略称する）Ｑ１００１、ＰトランジスタＱ１００２、ダイオードＤ１、ダイオードＤ２、リアクトルＬ１、リアクトルＬ２、コンデンサＣ１００１、コンデンサＣ１００２で降圧コンバータ回路を構成し、出力電圧Ｖｏｕｔ１、出力電圧Ｖｏｕｔ２は、抵抗Ｒ１００１、抵抗Ｒ１００２、抵抗Ｒ１００３、抵抗Ｒ１００４で分圧されてＩＣ１０００に帰還され、誤差増幅器ＡＭＰ１、誤差増幅器ＡＭＰ２で基準電圧Ｖｒｅｆと比較され、その出力は、コンパレータＣＰ１、コンパレータＣＰ２で三角波発振回路ＯＳＣからの三角波信号Ｓ１０００と比較されＰＷＭパルスとなり、バッファ（インバータ）ＢＵＦ１、バッファ（インバータ）ＢＵＦ２を通して各Ｐチャネル−ＭＯＳＦＥＴの制御パルスとして出力され、ＰトランジスタＱ１００１、ＰトランジスタＱ１００２のオン期間を制御してコンバータ出力電圧が得られる。ここで、降圧スイッチング電源回路１０００の各部に出力される信号について、図１５を参照して説明する。
【０００４】
図１５は、従来の２チャンネル出力の降圧スイッチング電源回路の各部の出力信号を示すタイムチャートである。図１４のように、複数チャンネルの電源制御回路を１つの三角波信号Ｓ１０００で制御すると、この図１５のタイムチャート例に示すように、複数のＰトランジスタＱ１００１、ＰトランジスタＱ１００２がほぼ同時刻にオン状態になり、電源Ｖｄｄから流れる電流は各チャンネルの電流が重なり、この図に示すようにある特定期間だけ電流が流れるパルス状電流となる。
【０００５】
このようなパルス状電流が流れると、電源Ｖｄｄにとっては負荷条件が厳しくなり、また電源にバッテリ等を使用した場合、動作時間（電池寿命）の低下などの問題があった。このため、その解決策として、図１６に示すような三角波の逆相制御方式がある。
【０００６】
図１６は、逆相制御方式による従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。なお、図１６において、ＩＣ１０１０内の反転増幅器ＩｎｖＡＭＰ１以外は、図１４に示すものと同様であるため、その説明は省略する。この図によると、反転増幅器ＩｎｖＡＭＰ１で三角波発振回路ＯＳＣの出力信号である三角波信号Ｓ１０１１を極性反転し、その出力を三角波信号Ｓ１０１２として、コンパレータＣＰ１２の反転入力に導いている。ここで、三角波の逆相制御方式の各部に出力される信号について、図１７を参照して説明する。
【０００７】
図１７は、三角波の逆相制御方式各部の出力信号を示すタイムチャートである。図１７のように、三角波信号Ｓ１０１１と三角波信号Ｓ１０１２は、振幅が等しく、お互いに１８０度位相のずれた三角波信号となる。この図で分かるように、各スイッチング用Ｐトランジスタ（Ｑ１０１１、Ｑ１０１２）がオン状態になる期間が重ならず、その結果、電源Ｖｄｄから流れる電流は平均化され、より直流に近い電流となり、電源Ｖｄｄに与える負担は軽くなる。
【０００８】
ここで、これら２チャンネル出力の降圧スイッチング電源回路に使用されている従来の三角波発振回路について、図１８を参照して具体的に説明する。
図１８は、従来の三角波発振回路例を示す図である。
【０００９】
従来の三角波発振回路２０００は、制御電源入力用のＶｒｅｇ端子、グランド接続用のＧＮＤ端子、定電流を供給する電流源２０１０、カレントミラー回路を成すＮチャネル−ＭＯＳＦＥＴ（以下、単にＮトランジスタと略称する）Ｑ２００１とＮトランジスタＱ２００２、カレントミラー回路を成すＰトランジスタＱ２００３とＰトランジスタＱ２００４とＰトランジスタＱ２００５、カレントミラー回路を成すＮトランジスタＱ２００６とＮトランジスタＱ２００７、電流ｉ２００５をオンオフ制御するＮトランジスタＱ２００８、電荷を充放電するコンデンサＣ２００１、基準電圧Ｖ１、Ｖ２を生成する抵抗Ｒ２００１と抵抗Ｒ２００２と抵抗Ｒ２００３、コンデンサＣ２００１の電圧と基準電圧Ｖ１とを比較するコンパレータＣＯＭＰ２００１、コンデンサＣ２００１の電圧と基準電圧Ｖ２とを比較するコンパレータＣＯＭＰ２００２、フリップフロップ回路を成すＮＯＲ回路（ＮＯＲ２００１）とＮＯＲ回路（ＮＯＲ２００２）から構成される。ここで、ＮトランジスタＱ２００１には電流ｉ２００１、ＮトランジスタＱ２００２には電流ｉ２００２、ＮトランジスタＱ２００６には電流ｉ２００３、ＰトランジスタＱ２００５通過後電流には電流ｉ２００４、ＮトランジスタＱ２００７には電流ｉ２００５、ＮトランジスタＱ２００８には電流ｉ２００３、コンデンサＣ２００１には電流ｉ２００６がそれぞれ流れる。
【００１０】
この構成により、電流ｉ２００６はコンデンサＣ２００１を充放電し、コンデンサ電圧は三角波信号Ｓ２０００として出力される。また、直列接続した抵抗Ｒ２００１、抵抗Ｒ２００２、抵抗Ｒ２００３で制御電源Ｖｒｅｇを分圧して基準電圧Ｖ１、Ｖ２を作る。この電圧はコンパレータＣＯＭＰ２００１、コンパレータＣＯＭＰ２００２の反転入力に導かれ、各コンパレータＣＯＭＰ２００１、ＣＯＭＰ２００２でコンデンサＣ２００１の電圧と比較される。そして、各コンパレータＣＯＭＰ２００１、ＣＯＭＰ２００２の出力信号は、ＮＯＲ回路（ＮＯＲ２００１）、ＮＯＲ回路（ＮＯＲ２００２）で構成されたフリップフロップ回路に導かれ、フリップフロップ回路の一方の出力信号（Ｈ点信号）はＮトランジスタＱ２００８のゲートへ導かれ、ＮトランジスタＱ２００８をオンオフ制御する。
【００１１】
次に、従来の三角波発振回路の動作について、図１９を参照して具体的に説明する。
図１９は、従来の三角波発振回路例の動作を示すタイムチャートである。ここで、図１９におけるＣＴ１電圧は、コンデンサＣ２００１の電圧を示す。
【００１２】
ｔ１０において、コンデンサＣ２００１の電圧が上昇して基準電圧Ｖ１に達すると、フリップフロップは反転してＮトランジスタＱ２００８はオフ状態となり、電流ｉ２００５が流れる。ここで、ｉ２００５＞ｉ２００４となるように設定しておくので、ｉ２００６＝ｉ２００４−ｉ２００５となり、ｉ２００６の電流でコンデンサＣ２００１の電荷を放電してコンデンサ電圧は降下を始める。
【００１３】
ｔ１１において、コンデンサ電圧が低下してきて基準電圧Ｖ２に達すると、フリップフロップが反転してＮトランジスタＱ２００８はオン状態となり、電流ｉ２００５＝０となる。その結果、ｉ２００６＝ｉ２００４となることで、コンデンサＣ２００１は電流ｉ２００４と同じ電流値で充電され、コンデンサ電圧は上昇を始める。
【００１４】
ｔ１２において、コンデンサＣ２００１のコンデンサ電圧が再び基準電圧Ｖ１に達すると、フリップフロップは反転して再びＮトランジスタＱ２００８はオフ状態となり、電流ｉ２００５が流れる。その結果、コンデンサＣ２００１は、再び放電モードとなり、コンデンサ電圧は降下を始める。
【００１５】
以上の動作を繰り返すことで、コンデンサ電圧は、基準電圧Ｖ１とＶ２との間を変化する三角波信号となる（図１９のＣＴ１電圧波形）。
【００１６】
【発明が解決しようとする課題】
しかしながら、このような制御方式において、反転増幅器で振幅が等しく、位相が１８０度ずれた三角波信号を作ることは、三角波の周波数が数百ｋＨｚ以上になると、反転増幅器の周波数特性のため、振幅ずれや位相ずれが生じて所望する特性の三角波信号が得られないという問題があった。
【００１７】
本発明の目的は、上記のような点に鑑みてなされたものであり、振幅の等しい２相三角波信号を安定して発振させる三角波発振回路を提供することを目的とする。
【００１８】
また、本発明の他の目的は、一定な位相差の２相三角波信号を安定して発振させる三角波発振回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明では上記課題を解決するために、２つの三角波信号を出力する三角波発振回路において、第１の三角波信号を出力する第１の発振回路と、第１の三角波信号とは位相の異なる、第２の三角波信号を出力する第２の発振回路と、第１の発振回路と第２の発振回路との間で使用する振幅電圧を共有する信号線と、第１の三角波信号と第２の三角波信号との位相差を検出し、位相差を一定にするための切り替え信号を出力する第１の位相検出器と、第１の三角波信号と第２の三角波信号との位相差を検出し、位相差を一定にするための切り替え信号を出力する第２の位相検出器と、第１の位相検出器からの切り替え信号により第１の発振回路の発振／停止を制御する第１の切り替え器と、第２の位相検出器からの切り替え信号により第２の発振回路の発振／停止を制御する第２の切り替え器とを有することを特徴とする三角波発振回路が提供される。
【００２０】
上記構成によれば、発振回路を２つにして、それぞれの振幅電圧を共有することにより、振幅が等しい２相三角波信号を、安定して発振する三角波発振回路を提供することが可能である。
【００２１】
また、上記構成によれば、発振回路を２つにして、位相検出器により各発振回路から出力される三角波信号の一定の位相差における位相同期を検出し、発振／停止を制御することにより、一定な位相差の２相三角波信号を、安定して発振する三角波発振回路を提供することが可能である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の三角波発振回路の原理的な構成を示す回路図である。
【００２３】
三角波発振回路１は、制御電源入力用のＶｒｅｇ端子、グランド接続用のＧＮＤ端子、定電流を供給する電流源１０、三角波信号Ｓ１を出力する発振回路２０、他の発振回路との位相同期信号を検出する位相検出器３０、カレントミラー回路を構成するＮトランジスタＱ１とＮトランジスタＱ２、発振回路２０の充放電制御を行うＮトランジスタＱ３、定電流を供給する電流源４０、三角波信号Ｓ２を出力する発振回路５０、他の発振回路との位相同期信号を検出する位相検出器６０、カレントミラー回路を構成するＮトランジスタＱ４とＮトランジスタＱ５、および発振回路５０の充放電制御を行うＮトランジスタＱ６から構成される。
【００２４】
発振回路２０は、三角波信号Ｓ１を出力する。また、発振回路２０は、発振回路５０との間で、三角波信号Ｓ１と三角波信号Ｓ２との振幅を等しくするため、発振回路２０と同様の基準電圧（振幅電圧）を発振回路５０に対して出力する。
【００２５】
発振回路５０は、三角波信号Ｓ２を出力する。また、発振回路５０は、発振回路２０との間で、三角波信号Ｓ１と三角波信号Ｓ２との振幅を等しくするため、発振回路２０からの基準電圧（振幅電圧）を受信する。
【００２６】
位相検出器３０は、発振回路２０と発振回路５０との位相同期信号を検出し、ＮトランジスタＱ３へ帰還する。ここで、位相検出器３０は、発振回路２０と発振回路５０のそれぞれから出力される信号をもとに、一定の位相差における位相同期信号を検出する。そして、検出した位相同期信号をＮトランジスタＱ３のゲートへ帰還することで、発振回路２０に接続されているＮトランジスタＱ３のドレーン電流をオンオフ制御する。これにより、三角波信号Ｓ１と三角波信号Ｓ２の一定の位相差における位相同期を制御している。
【００２７】
位相検出器６０は、発振回路２０と発振回路５０との位相同期信号を検出し、ＮトランジスタＱ６へ帰還する。ここで、位相検出器６０は、発振回路２０と発振回路５０のそれぞれから出力される信号をもとに、一定の位相差における位相同期信号を検出する。そして、検出した位相同期信号をＮトランジスタＱ６のゲートへ帰還することで、発振回路５０に接続されているＮトランジスタＱ６のドレーン電流をオンオフ制御する。これにより、三角波信号Ｓ１と三角波信号Ｓ２の一定の位相差における位相同期を制御している。
【００２８】
以下に、本発明の実施の形態を具体的に説明する。なお、各図の発振回路を流れる電流は、従来の発振回路の説明図１８の電流と同じ役割である（符号の下１桁が、それぞれ対応（例えば、ｉ２００１とｉ１１が対応））ので、その動作の説明は省略する。
【００２９】
図２及び図３は、本発明の三角波発振回路の具体的な構成を示す回路図である。なお、図２及び図３は、基準電圧Ｖ１、基準電圧Ｖ２、出力信号ＯＵＴ２０、および出力信号ＯＵＴ５０を入出力することにより相互に接続し、１つの三角波発振回路１を成している。
【００３０】
三角波発振回路１は、制御電源入力用のＶｒｅｇ端子、グランド接続用のＧＮＤ端子、定電流を供給する電流源１０、三角波信号Ｓ１を出力する発振回路２０、他の発振回路との位相同期信号を検出する位相検出器３０、カレントミラー回路を構成するＮトランジスタＱ１とＮトランジスタＱ２、発振回路２０の充放電制御を行うＮトランジスタＱ３、定電流を供給する電流源４０、三角波信号Ｓ２を出力する発振回路５０、他の発振回路との位相同期信号を検出する位相検出器６０、カレントミラー回路を構成するＮトランジスタＱ４とＮトランジスタＱ５、および発振回路５０の充放電制御を行うＮトランジスタＱ６から構成される。ここで、ＮトランジスタＱ１には電流ｉ１１、ＮトランジスタＱ２には電流ｉ１２、ＮトランジスタＱ４には電流ｉ２１、およびＮトランジスタＱ５には電流ｉ２２がそれぞれ流れる。
【００３１】
発振回路２０は、カレントミラー回路を成すＰトランジスタＱ２１とＰトランジスタＱ２２とＰトランジスタＱ２３、カレントミラー回路を成すＮトランジスタＱ２４とＮトランジスタＱ２５、電流ｉ１５をオンオフ制御するＮトランジスタＱ２６、電荷を充放電するコンデンサＣ２１、基準電圧Ｖ１と基準電圧Ｖ２を生成する抵抗Ｒ２１と抵抗Ｒ２２と抵抗Ｒ２３、コンデンサＣ２１の電圧と基準電圧Ｖ１とを比較するコンパレータＣＯＭＰ２１、コンデンサＣ２１の電圧と基準電圧Ｖ２とを比較するコンパレータＣＯＭＰ２２、フリップフロップ回路を成すＮＯＲ回路（ＮＯＲ２１）とＮＯＲ回路（ＮＯＲ２２）から構成される。ここで、ＰトランジスタＱ２３通過後電流には電流ｉ１４、ＮトランジスタＱ２４には電流ｉ１３、ＮトランジスタＱ２５には電流ｉ１５、ＮトランジスタＱ２６には電流ｉ１３、およびコンデンサＣ２１には電流ｉ１６がそれぞれ流れる。ここで、基準電圧Ｖ１と基準電圧Ｖ２は、発振回路５０へ出力される。これは、振幅の等しい２相三角波信号を作るために、コンパレータＣＯＭＰ２１とコンパレータＣＯＭＰ２２の基準電圧となるＶ１とＶ２とを、発振回路５０と共用にしている。
【００３２】
位相検出器３０は、ＮＡＮＤ回路（ＮＡＮＤ３１）、フリップフロップ回路を成すＮＡＮＤ回路（ＮＡＮＤ３２）とＮＡＮＤ回路（ＮＡＮＤ３３）、およびＮＡＮＤ回路（ＮＡＮＤ３４）から構成される。ここで、位相検出器３０は、一定の位相差、すなわち１８０度位相のずれた２相三角波信号を作るために、出力信号（位相同期）をＮトランジスタＱ３のゲートへ出力する。これにより、ＮトランジスタＱ３は、位相検出器３０の出力信号（位相同期）に応じてコンデンサＣ２１の充放電電流をオンオフ制御する。すなわち、ＮトランジスタＱ３をオンすることで、電流源からの電流ｉ１１をＧＮＤに短絡して、発振回路２０内部を流れる電流（ｉ１２、ｉ１３、ｉ１４、ｉ１５、ｉ１６）をゼロにする。
【００３３】
発振回路５０は、カレントミラー回路を成すＰトランジスタＱ５１とＰトランジスタＱ５２とＰトランジスタＱ５３、カレントミラー回路を成すＮトランジスタＱ５４とＮトランジスタＱ５５、電流ｉ２５をオンオフ制御するＮトランジスタＱ５６、電荷を充放電するコンデンサＣ５１、コンデンサＣ５１の電圧と基準電圧Ｖ１とを比較するコンパレータＣＯＭＰ５１、コンデンサＣ５１の電圧と基準電圧Ｖ２とを比較するコンパレータＣＯＭＰ５２、およびフリップフロップ回路を成すＮＯＲ回路（ＮＯＲ５１）とＮＯＲ回路（ＮＯＲ５２）から構成される。ここで、ＮトランジスタＱ５３通過後電流には電流ｉ２４、ＮトランジスタＱ５４には電流ｉ２３、ＮトランジスタＱ５５には電流ｉ２５、ＮトランジスタＱ５６には電流ｉ２３、およびコンデンサＣ５１には電流ｉ２６がそれぞれ流れる。なお、振幅の等しい２相三角波信号を作るために、コンパレータＣＯＭＰ５１とコンパレータＣＯＭＰ５２の基準電圧となるＶ１とＶ２とを、発振回路２０と共用にしている。
【００３４】
位相検出器６０は、ＮＡＮＤ回路（ＮＡＮＤ６１）、フリップフロップ回路を成すＮＡＮＤ回路（ＮＡＮＤ６２）とＮＡＮＤ回路（ＮＡＮＤ６３）、およびＮＡＮＤ回路（ＮＡＮＤ６４）から構成される。ここで、位相検出器６０は、一定の位相差、すなわち１８０度位相のずれた２相三角波信号を作るために、出力信号（位相同期）をＮトランジスタＱ６のゲートへ出力する。これにより、ＮトランジスタＱ６は、位相検出器６０の出力信号（位相同期）に応じてコンデンサＣ５１の充放電電流をオンオフ制御する。すなわち、ＮトランジスタＱ６をオンすることで、電流源からの電流ｉ２１をＧＮＤに短絡して、発振回路５０内部を流れる電流（ｉ２２、ｉ２３、ｉ２４、ｉ２５、ｉ２６）をゼロにする。
【００３５】
一般に三角波発振回路は、発振周波数を可変設定できるように、コンデンサＣ２１やコンデンサＣ５１をＩＣの外付けとしているが、２つのコンデンサ容量値をピッタリ等しくすることは不可能に近く、コスト等の観点から一般に±５％程度の精度のコンデンサが使用される。これにより、三角波発振回路において、２つのコンデンサに容量差があったり、２つのコンデンサ充放電電流値の間に差があったりすると、三角波信号の発振周波数が等しくならず、振幅や位相にずれが生じるという新たな問題がある。
【００３６】
しかしながら、このような三角波発振回路１によれば、２つのコンデンサＣ２１、Ｃ５１間に容量差が存在しても、また２つの発振回路２０、５０間のコンデンサ充放電電流値に誤差があっても、振幅が等しく、位相の１８０度ずれた２相三角波信号を、安定して発することが可能となる。
【００３７】
次に、本発明の三角波発振回路の基本的な動作について説明する。なお、本発明の三角波発振回路におけるコンデンサ充放電電流値の差は、全てコンデンサ容量値の差に代表して説明する。
【００３８】
本発明の三角波発振回路１は、２つの発振回路２０、５０において、コンデンサ容量の小さい方の三角波が早く基準電圧Ｖ１またはＶ２に達しコンデンサＣ２１、Ｃ５１の充電／放電モードが切り替わることに着目している。例えば、自分のコンデンサのモードが切り替わった瞬間に、相手側コンデンサの動作モードをチェックする。このチェックにより、相手側が同じモードである場合は、自分のコンデンサ充放電を、相手側コンデンサの動作モードが切り替わるまで停止して待つように構成し、２つのコンデンサの充放電モードが互いに逆モードとなるように動作モードの同期をとるようにしている。この同期をとるための回路が、位相検出器３０と位相検出器６０と、その位相検出器３０、６０の出力信号（位相同期）に応じて各コンデンサＣ２１、Ｃ５１の充放電電流を止めるためのＮトランジスタＱ３とＮトランジスタＱ６とである。そして、その位相検出のタイミングで、三角波信号を出力する。ここで、本発明の三角波発振回路１は、位相検出のタイミングを、三角波信号が基準電圧Ｖ２に達したときに設定している。
【００３９】
さらに、本発明の三角波発振回路の具体的な動作について説明する。
三角波発振回路１において、位相検出器３０は、発振回路２０のコンデンサＣ２１の電圧が基準電圧Ｖ２に達した時点、つまり放電モードから充電モードに切り替わった時点において、相手側の発振回路５０内にあるコンデンサＣ５１が充電モードか放電モードかを判別する。コンデンサＣ５１が未だ充電モードの場合には、出力信号（非同期）を出力し、ＮトランジスタＱ３をオンさせることで、発振回路２０のコンデンサ充放電のための電流源１０をカットする。これにより、コンデンサＣ５１が基準電圧Ｖ１に達して充電モードから放電モードに切り替わるまで、発振回路２０のコンデンサ電位をそのままの状態に保持する。そして、コンデンサＣ５１が充電モードに切り替わったら、出力信号（同期）を出力して、電流源１０をカットしていたＮトランジスタＱ３をオフさせることで、充放電電流を復帰してコンデンサ充電を開始する。一方、自分のコンデンサ電圧が基準電圧Ｖ２に達した時点で、相手側のコンデンサＣ５１が放電モードである場合には、発振回路２０の電流カットは行わずそのままコンデンサ充電を行う。ここで、このモードの切り替えについて、発振回路２０と発振回路５０のコンデンサ容量に差が存在する場合を例にしたタイムチャート（図４）を参照し、具体的に説明する。
【００４０】
図４は本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＜コンデンサＣ５１の容量”の場合におけるタイムチャートである。ここで、図４におけるＣＴ１電圧は、コンデンサＣ２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５１の電圧を示す。
【００４１】
時刻ｔ０において、発振回路２０側コンデンサＣ２１は充電、発振回路５０側コンデンサＣ５１は放電が、同時にスタートする。時刻ｔ１において、“コンデンサＣ２１の容量＜コンデンサＣ５１の容量”であるから、発振回路２０側のコンデンサＣ２１の電圧が早く基準電圧Ｖ２に達し、充電モードに切り替わる。このとき、発振回路５０側コンデンサＣ５１はまだ充電モードであるから、コンデンサＣ５１が放電モードに切り替わる時刻ｔ２まで、位相検出器３０の出力信号であるＣ点信号はＨｉｇｈとなりＮトランジスタＱ３をオンしてコンデンサＣ２１の充電電流である電流ｉ１６をゼロにして待つ。この間（ｔ１〜ｔ２）、コンデンサＣ２１の電圧は、充電電流がゼロであるから基準電圧Ｖ２の状態を維持する。そして、コンデンサＣ５１が放電モードに切り替わる時刻ｔ２以降は、ＮトランジスタＱ３はオフとなり、コンデンサＣ２１に充電電流が流れコンデンサＣ２１電圧は上昇を始める。一方、発振回路５０側については、コンデンサＣ５１が充電モードに切り替わる時刻ｔ３において、コンデンサＣ２１は既に放電モードに切り替わっているので、位相検出器６０の出力信号であるＤ点信号はＬｏｗのままであり、ＮトランジスタＱ６による電流カットは行われない。
【００４２】
図５は本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＞コンデンサＣ５１の容量”の場合におけるタイムチャートである。ここで、図５におけるＣＴ１電圧は、コンデンサＣ２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５１の電圧を示す。なお、図５の説明は、図４の動作と同様であるため、説明は省略する。
【００４３】
図６は本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＝コンデンサＣ５１の容量”の場合におけるタイムチャートである。ここで、図６におけるＣＴ１電圧は、コンデンサＣ２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５１の電圧を示す。なお、図６の説明は、図４の動作と同様であるため、説明は省略する。
【００４４】
また、本発明の三角波発振回路１は、制御電源投入直後の起動時は、２つのコンデンサＣ２１、コンデンサＣ５１の電圧は０Ｖであるので、発振回路２０、発振回路５０の何れも同時に充電モードとなる。したがって、位相検出器３０と位相検出器６０は同じモードであるから電流カットモードと判断し、両コンデンサＣ２１、Ｃ５１の充放電電流はカットされるので、コンデンサＣ２１、コンデンサＣ５１には、共に充電電流が流れず永久に起動できないという場合がある。
【００４５】
そのため、以下に起動対策を行った三角波発振回路の他の実施の形態を、図７及び図８を参照して具体的に説明する。
図７及び図８は、本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である。ここで、図７及び図８は、起動時等に２つの発振回路２００、５００が同時に電流カットモードになった場合、位相検出器３００に優先順位を付け、充放電電流のカットをやめるよう構成した。なお、図７及び図８は、基準電圧Ｖ１、基準電圧Ｖ２、出力信号ＯＵＴ２００、出力信号ＯＵＴ５００、および出力信号ＯＵＴ６００を入出力することにより相互に接続し、１つの三角波発振回路１００を成している。また、図７及び図８において、位相検出器３００と位相検出器６００以外は、図２及び図３に示すものと同様であるため、その説明は省略する。
【００４６】
この図において、三角波発振回路１００は、Ｇ点信号（図２及び図３における位相検出器６０のＤ点信号相当）を、位相検出器３００のＮＡＮＤ回路（ＮＡＮＤ３０４）へ導き、さらに位相検出器６００のＮＯＴ回路（ＮＯＴ６０５）により反転出力するようにしている。
【００４７】
すなわち、三角波発振回路１００は、発振回路２００側を優先させ、発振回路５００側が電流カットモードとなる場合の構成である。この構成により、位相検出器６００からの信号（Ｇ点信号）を、発振回路２００側の位相検出器３００に導いてモードを判別することができ、発振回路２００側も同時に電流カットモードになることを防いでいる。したがって、この構成により確実な起動が実現できる。
【００４８】
図９は本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である。なお、図９において、位相検出器３１０と位相検出器６１０以外は、図７及び図８に示すものと同様であるため、その説明は省略する。図９は、起動時等に２つの発振回路が同時に電流カットモードになった場合、位相検出器６１０に優先順位を付け、充放電電流のカットをやめるよう構成した。
【００４９】
この図において、三角波発振回路１１０は、Ｇ点信号（図２及び図３における位相検出器３０のＣ点信号相当）を、位相検出器６１０のＮＡＮＤ回路（ＮＡＮＤ６１４）へ導き、さらに位相検出器３１０のＮＯＴ回路（ＮＯＴ３１５）により反転出力するようにしている。
【００５０】
すなわち、三角波発振回路１１０は、発振回路５００側を優先させ、発振回路２００側が電流カットモードとなる場合の構成である。この構成により、位相検出器３１０からの信号（Ｇ点信号）を、発振回路５００側の位相検出器６１０に導いてモードを判別することができ、発振回路５００側も同時に電流カットモードになることを防いでいる。したがって、この構成により確実な起動が実現できる。
【００５１】
次に、位相検出のタイミングについて、三角波信号が基準電圧Ｖ１に達した時点に設定した場合の他の実施の形態を具体的に説明する。
図１０及び図１１は、本発明の三角波発振回路において、位相検出のタイミングを基準電圧Ｖ１とした場合の具体的な構成を示す回路図である。なお、図１０及び図１１は、基準電圧Ｖ１、基準電圧Ｖ２、出力信号ＯＵＴ２２０、出力信号ＯＵＴ５２０、および出力信号ＯＵＴ６２０を入出力することにより相互に接続し、１つの三角波発振回路１２０を成している。また、図１０及び図１１において、発振回路２２０（Ｅ２点接続）と発振回路５２０（Ｆ２点接続）、ならびに位相検出器３２０と位相検出器６２０以外は、図２及び図３に示すものと同様の出力を行うため、その説明は省略する。
【００５２】
この図において、三角波発振回路１２０は、図２における発振回路２０のＡ点をＡ２点に、Ｅ点をＥ２点に、ならびに図２における発振回路５０のＢ点をＢ２点に、Ｆ点をＦ２点に変更している。これにより、基準電圧をＶ２からＶ１へ変更することが可能となる。また、Ｇ点信号（図２及び図３における位相検出器６０のＤ点信号相当）を、位相検出器３２０のＮＡＮＤ回路（ＮＡＮＤ３２４）へ導き、さらに位相検出器６２０のＮＯＴ回路（ＮＯＴ６２５）により反転出力するようにしている。これにより、位相検出器６２０からの信号（Ｇ点信号）を、発振回路２２０側の位相検出器３２０に導いてモードを判別することができ、発振回路２２０側も同時に電流カットモードになることを防いでいる（図７、図８と同様の起動時対策）。
【００５３】
すなわち、三角波発振回路１２０において、位相検出器３２０は、発振回路２２０のコンデンサ電圧が基準電圧Ｖ１に達した時点、つまり充電モードから放電モードに切り替わった時点で、相手側発振回路５２０のコンデンサＣ５２１が充電モードか放電モードかを判別する。相手側コンデンサＣ５２１が未だ放電モードの場合には、出力信号（非同期）を出力し、ＮトランジスタＱ３をオンさせることで、発振回路２２０のコンデンサ充放電のための電流源１０をカットする。これにより、相手側コンデンサＣ５２１が基準電圧Ｖ２に達して放電モードから充電モードに切り替わるまで、発振回路２２０のコンデンサ電位をそのままの状態に保持する。そして、相手側コンデンサＣ５２１が充電モードに切り替わったら、出力信号（同期）を出力して、電流源１０をカットしていたＮトランジスタＱ３をオフさせることで、充放電電流を復帰してコンデンサ放電を開始するよう構成している。一方、発振回路２２０のコンデンサ電圧が基準電圧Ｖ１に達した時点で、相手側コンデンサＣ５２１が充電モードである場合には、発振回路２２０の電流カットは行わずそのままコンデンサ放電を行う。
【００５４】
図１２は、位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＜コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。ここで、図１２におけるＣＴ１電圧は、コンデンサＣ２２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５２１の電圧を示す。なお、図１２の説明は、図４の動作と同様であるため、説明は省略する。
【００５５】
図１３は、位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＞コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。ここで、図１３におけるＣＴ１電圧は、コンデンサＣ２２１の電圧を示し、ＣＴ２電圧は、コンデンサＣ５２１の電圧を示す。なお、図１３の説明は、図４の動作と同様であるため、説明は省略する。
【００５６】
以上の構成により、２つのコンデンサ間に容量差が存在しても、また２つの発振回路間のコンデンサ充放電電流値間に誤差があっても、振幅が等しく、一定な位相差の２相三角波信号を、安定して発振する三角波発振回路を提供することが可能となる。
【００５７】
なお、上記の説明では、スイッチングにＭＯＳＦＥＴを利用して説明したが、スイッチングに応用できる他の半導体素子も同様に適用できる。
【００５８】
【発明の効果】
以上説明したように、発振回路を２つにし、それぞれの振幅電圧を共有するようにしたので、振幅の等しい２相三角波信号を安定して発振させることが可能となる。
【００５９】
また、発振回路を２つにし、位相検出器により各発振回路から出力される三角波信号の一定の位相差における位相同期を検出し、発振／停止を制御するようにしたので、一定な位相差の２相三角波信号を安定して発振させることが可能となる。
【図面の簡単な説明】
【図１】本発明の三角波発振回路の原理的な構成を示す回路図である。
【図２】本発明の三角波発振回路の具体的な構成を示す回路図である（１/２）。
【図３】本発明の三角波発振回路の具体的な構成を示す回路図である（２/２）。
【図４】本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＜コンデンサＣ５１の容量”の場合におけるタイムチャートである。
【図５】本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＞コンデンサＣ５１の容量”の場合におけるタイムチャートである。
【図６】本発明の三角波発振回路の動作を示す“コンデンサＣ２１の容量＝コンデンサＣ５１の容量”の場合におけるタイムチャートである。
【図７】本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である（１/２）。
【図８】本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である（２/２）。
【図９】本発明の他の実施の形態における三角波発振回路の具体的な構成を示す回路図である（位相検出器間）。
【図１０】本発明の三角波発振回路において、位相検出のタイミングを基準電圧Ｖ１とした場合の具体的な構成を示す回路図である（１/２）。
【図１１】本発明の三角波発振回路において、位相検出のタイミングを基準電圧Ｖ１とした場合の具体的な構成を示す回路図である（２/２）。
【図１２】位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＜コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。
【図１３】位相検出のタイミングを基準電圧Ｖ１、および“コンデンサＣ２２１の容量＞コンデンサＣ５２１の容量”とした場合の三角波発振回路の動作を示すタイムチャートである。
【図１４】従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。
【図１５】従来の２チャンネル出力の降圧スイッチング電源回路の各部の出力信号を示すタイムチャートである。
【図１６】逆相制御方式による従来の２チャンネル出力の降圧スイッチング電源回路例を示す図である。
【図１７】三角波の逆相制御方式各部の出力信号を示すタイムチャートである。
【図１８】従来の三角波発振回路例を示す図である。
【図１９】従来の三角波発振回路例の動作を示すタイムチャートである。
【符号の説明】
１ 三角波発振回路
１０ 電流源
２０ 発振回路
３０ 位相検出器
４０ 電流源
５０ 発振回路
６０ 位相検出器
Ｃ２１ コンデンサ
Ｃ５１ コンデンサ
ＣＯＭＰ２１ コンパレータ
ＣＯＭＰ２２ コンパレータ
ＣＯＭＰ５１ コンパレータ
ＣＯＭＰ５２ コンパレータ
ＯＵＴ２０ 出力信号
ＯＵＴ５０ 出力信号
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｑ５ トランジスタ
Ｑ６ トランジスタ
Ｓ１ 三角波信号
Ｓ２ 三角波信号
Ｖ１ 基準電圧
Ｖ２ 基準電圧
Ｖｄｄ 電源
Ｖｒｅｇ 制御電源
Claims (10)
- ２つの三角波信号を出力する三角波発振回路において、
第１の三角波信号を出力する第１の発振回路と、
前記第１の三角波信号とは位相の異なる、第２の三角波信号を出力する第２の発振回路と、
前記第１の発振回路と前記第２の発振回路との間で使用する振幅電圧を共有する信号線と、
前記第１の三角波信号と前記第２の三角波信号との位相差を検出し、前記位相差を一定にするための第１の切り替え信号を出力する第１の位相検出器と、
前記第１の三角波信号と前記第２の三角波信号との前記位相差を検出し、前記位相差を一定にするための第２の切り替え信号を出力する第２の位相検出器と、
前記第１の位相検出器からの前記第１の切り替え信号により前記第１の発振回路の発振／停止を制御する第１の切り替え器と、
前記第２の位相検出器からの前記第２の切り替え信号により前記第２の発振回路の発振／停止を制御する第２の切り替え器と、
を有することを特徴とする三角波発振回路。 - 前記第１の位相検出器は、前記第１の発振回路に内蔵されているコンデンサが放電モードから充電モードに切り替わった時点で、前記第２の発振回路に内蔵されているコンデンサが充電モードである場合に、前記第２の発振回路に内蔵されているコンデンサが放電モードに切り替わるまで、前記第１の切り替え信号を出力しないことを特徴とする請求項１記載の三角波発振回路。
- 前記第１の位相検出器は、前記第１の発振回路に内蔵されているコンデンサが充電モードから放電モードに切り替わった時点で、前記第２の発振回路に内蔵されているコンデンサが放電モードである場合に、前記第２の発振回路に内蔵されているコンデンサが充電モードに切り替わるまで、前記第１の切り替え信号を出力しないことを特徴とする請求項１記載の三角波発振回路。
- 前記第２の位相検出器は、前記第２の発振回路に内蔵されているコンデンサが放電モードから充電モードに切り替わった時点で、前記第１の発振回路に内蔵されているコンデンサが充電モードである場合に、前記第１の発振回路に内蔵されているコンデンサが放電モードに切り替わるまで、前記第２の切り替え信号を出力しないことを特徴とする請求項１記載の三角波発振回路。
- 前記第２の位相検出器は、前記第２の発振回路に内蔵されているコンデンサが充電モードから放電モードに切り替わった時点で、前記第１の発振回路に内蔵されているコンデンサが放電モードである場合に、前記第１の発振回路に内蔵されているコンデンサが充電モードに切り替わるまで、前記第２の切り替え信号を出力しないことを特徴とする請求項１記載の三角波発振回路。
- 前記第１の切り替え器は、前記第１の切り替え信号を受けて前記第１の発振回路を流れる充放電電流をカットすることを特徴とする請求項１記載の三角波発振回路。
- 前記第１の切り替え器は、トランジスタであることを特徴とする請求項１記載の三角波発振回路。
- 前記第２の切り替え器は、前記第２の切り替え信号を受けて前記第２の発振回路を流れる充放電電流をカットすることを特徴とする請求項１記載の三角波発振回路。
- 前記第２の切り替え器は、トランジスタであることを特徴とする請求項１記載の三角波発振回路。
- 前記第１の位相検出器と前記第２の位相検出器は、前記第１の発振回路と前記第２の発振回路への充放電電流を、同時にカットしない信号を出力する信号線により互いに接続されていることを特徴とする請求項１記載の三角波発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345564A JP3951674B2 (ja) | 2001-11-12 | 2001-11-12 | 三角波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345564A JP3951674B2 (ja) | 2001-11-12 | 2001-11-12 | 三角波発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152508A JP2003152508A (ja) | 2003-05-23 |
| JP3951674B2 true JP3951674B2 (ja) | 2007-08-01 |
Family
ID=19158879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001345564A Expired - Fee Related JP3951674B2 (ja) | 2001-11-12 | 2001-11-12 | 三角波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951674B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11601037B2 (en) | 2019-09-19 | 2023-03-07 | Kabushiki Kaisha Toshiba | Rectangular-wave-signal generating circuit and switching power supply |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4835009B2 (ja) * | 2005-03-15 | 2011-12-14 | ミツミ電機株式会社 | 発振回路及び発振制御方法 |
| US7557622B2 (en) * | 2005-10-17 | 2009-07-07 | Harman International Industries, Incorporated | Precision triangle waveform generator |
| JP5344502B2 (ja) * | 2005-11-08 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 電源装置 |
| JP4645591B2 (ja) * | 2006-12-28 | 2011-03-09 | 株式会社デンソー | 電源装置 |
| JP2008206291A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | 補助電源回路 |
| JP4824599B2 (ja) * | 2007-02-21 | 2011-11-30 | セイコーインスツル株式会社 | 三角波生成回路 |
| JP2008306356A (ja) * | 2007-06-06 | 2008-12-18 | Nec Electronics Corp | 三角波生成装置 |
| JP4970153B2 (ja) * | 2007-06-06 | 2012-07-04 | 新日本無線株式会社 | スイッチング電源装置 |
| JP5239360B2 (ja) * | 2008-01-31 | 2013-07-17 | 株式会社リコー | スイッチング電源回路 |
-
2001
- 2001-11-12 JP JP2001345564A patent/JP3951674B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11601037B2 (en) | 2019-09-19 | 2023-03-07 | Kabushiki Kaisha Toshiba | Rectangular-wave-signal generating circuit and switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152508A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
| US7777467B2 (en) | Voltage rising/falling type switching regulator and operation control method thereof | |
| US20030001552A1 (en) | Stabilized power unit | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US10826471B2 (en) | Switch mode power supply with ramp generator for wide frequency range pulse width modulator or the like | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US20210152124A1 (en) | Oscillator circuit, chip and electronic device | |
| US7129684B2 (en) | Variable start-up circuit for switching regulators | |
| US9184658B2 (en) | DC-DC converting circuit | |
| JP3951674B2 (ja) | 三角波発振回路 | |
| JP2006086997A (ja) | 発振回路及びこの発振回路を有する半導体装置 | |
| JP2017200115A (ja) | 自動調整発振器及びそれを用いたスイッチング電源 | |
| KR20010014133A (ko) | 위상 동기 회로, 정보 처리 장치 및 정보 처리 시스템 | |
| JPH0731133A (ja) | 半導体チップ用の電圧変換装置および方法 | |
| JP2005261011A (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御方法 | |
| JPS62119A (ja) | 発振器 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JP2006352384A (ja) | 集積回路内蔵発振器 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| US7522009B2 (en) | Oscillation stabilization circuit | |
| JP2002171165A (ja) | Ｐｌｌ回路 | |
| JP2897706B2 (ja) | 基準電圧発生回路 | |
| JP4830238B2 (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| WO2024018927A1 (ja) | リニア電源装置、および電源システム | |
| JP5294690B2 (ja) | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3951674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |