JP5239360B2

JP5239360B2 - スイッチング電源回路

Info

Publication number: JP5239360B2
Application number: JP2008020320A
Authority: JP
Inventors: 勝久古瀬; 保弘石坂; 千太関戸
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-01-31
Filing date: 2008-01-31
Publication date: 2013-07-17
Anticipated expiration: 2028-01-31
Also published as: JP2009183076A; US20090195071A1; US7923860B2

Description

本発明は、スイッチング電源回路に関し、特に、ＤＶＤレコーダ用電源回路や、デジタルカメラ用電源回路等に使用されるスイッチング電源回路に関する。

１つの半導体チップに複数のＤＣ−ＤＣコンバータを搭載している多チャンネルＤＣ−ＤＣコンバータにおいては、各ＤＣ−ＤＣコンバータから発生するノイズにより、他のＤＣ−ＤＣコンバータ又はデジタル回路に与える影響がしばしば問題となっていた。特に、各ＤＣ−ＤＣコンバータのスイッチングのタイミングが重なる場合において、このようなノイズの影響が大きくなり問題となっていた。ＤＣ−ＤＣコンバータのスイッチング素子がオン／オフする場合、電源から大きな電流がひかれ、接地電圧に大量の電流が流れ込む。各ＤＣ−ＤＣコンバータのスイッチングのタイミングが重なると、このような電流は重畳され、更に大きな電源電圧と接地電圧の揺れ（ノイズ）となる。

このような現象は、デジタル回路部の誤動作を招いたり、他のＤＣ−ＤＣコンバータのジッタ等の特性に影響を及ぼすことが知られており、特性劣化の原因となり問題になっていた。そこで従来技術として、例えば４チャンネルのＤＣ−ＤＣコンバータにおけるスイッチングのタイミング図を図１１に示す（例えば、特許文献１参照。）。
図１１で示しているように、各ＤＣ−ＤＣコンバータＣＨ１〜ＣＨ４のハイレベル（オン）のタイミングがそれぞれずれるように、最初にスイッチング位相設計を行っていた。このようにすることにより、各ＤＣ−ＤＣコンバータのスイッチングにおいて、オン状態が重なることを回避でき、ノイズの影響を防ぐことができる。

また、図１２は、従来の３チャンネルのＤＣ−ＤＣコンバータの回路例を示した図である。
図１２では、３チャンネルの降圧型スイッチングレギュレータ１０１〜１０３で構成されている。スイッチングレギュレータ１０１は、出力電圧Ｖｏ１を分圧抵抗回路１１１で分圧した分圧電圧Ｖｆａと基準電圧Ｖｒａとの差電圧を誤差増幅回路１１３で増幅して出力する。三角波発生回路１１４は、図１３に示すように、クロック発生回路１０４から出力されたクロック信号ＣＬＫａから三角波信号ＴＷａを生成する。該三角波信号ＴＷａは、クロック信号ＣＬＫａに応じた周波数と位相になる。また、図１４に示すように、誤差増幅回路１１３から出力された誤差信号Ｓａと、三角波発生回路１１４から出力された三角波信号ＴＷａの各電圧を比較回路１１５で比較し、比較回路１１５は、ＰＷＭ制御を行うためのスイッチングパルス信号Ｓｐａを生成してスイッチ回路１１６に出力する。

図１４に示しているように、スイッチングパルス信号Ｓｐａがハイレベルになると、スイッチ回路１１６はオンして導通状態になり、スイッチングパルス信号Ｓｐａがローレベルになるとスイッチ回路１１６はオフして遮断状態になる。スイッチ回路１１６がオンすると、コイルＬ１１１の電流値が上昇し、スイッチ回路１１６がオフすると、ダイオードＤ１１１がオンしてコイルＬ１１１の電流値が減少し、スイッチ回路１１６のオン時とオフ時で発生するリプル電圧を平滑コンデンサＣ１１１で平滑した電圧が出力電圧Ｖｏ１として出力される。他のスイッチングレギュレータ１０２及び１０３においてもスイッチングレギュレータ１０１と同様の動作が行われる。

クロック発生回路１０４から出力されたクロック信号ＣＬＫａ〜ＣＬＫｃが、スイッチングレギュレータ１０１〜１０３の各三角波発生回路１１４、１２４及び１３４に対応して入力される。
三角波発生回路へ入力されるクロック信号と、負荷変動がなく、ある一定の負荷１１０、１２０及び１３０で出力電圧Ｖｏ１〜Ｖｏ３がそれぞれ安定している場合のスイッチングパルス信号Ｓｐａ〜Ｓｐｃとの関係例を示したタイミングチャートを図１５に示す。各クロック信号ＣＬＫａ〜ＣＬＫｃは、図１５に示すように位相がずれている。図１５は一例であり、クロック信号の立ち下がりでスイッチオンのタイミングを制御しているが、クロック信号の立ち上がりでスイッチオンさせるようにしてもよい。また、図１５では、スイッチングパルス信号がハイレベルのときにスイッチオンとなるようにしているが、スイッチングパルス信号がローレベルのときにスイッチオンとなるようにしてもよい。

図１５に示すように、前記各クロック信号ＣＬＫａ〜ＣＬＫｃの位相をずらして、各スイッチ回路１１６、１２６及び１３６のスイッチングの位相を制御することにより、各スイッチ回路１１６、１２６及び１３６が同時にスイッチオンすることを回避でき、該スイッチオンの重なりで発生するノイズに対して効果的であった。
実公昭４９−０１７２０３号公報

しかし、前記各スイッチオンの重なりはクロック信号の位相を制御することによって回避することができるが、負荷の変動や、出力電圧設定等の要因により、前記各スイッチオンの期間がそれぞれ変わる。すなわち、各スイッチ回路１１６、１２６及び１３６のオンデューティサイクルがそれぞれ変化し、スイッチオフの重なりが発生するという問題があった。
また、図１６は、一定負荷で、出力電圧が安定しているときの各スイッチングパルス信号Ｓｐａ〜Ｓｐｃの例を示した図であり、一定負荷時の場合を実線で、負荷変動又は出力電圧変動時によるスイッチングパルス信号のオフ時の変動を点線で示している。

図１６から分かるように、予めスイッチオフの変動幅を想定して各クロック信号ＣＬＫａ〜ＣＬＫｃの位相設計がなされているが、ＤＣ−ＤＣコンバータのチャンネル数が増えるか、又は変動幅が大きい等の要因によって、スイッチオフ時の重なりを回避することが困難な場合があった。図１６において、負荷変動幅により、スイッチングパルス信号Ｓｐｂと、追加されたスイッチングレギュレータのスイッチングパルス信号Ｓｐｄのオフ時のタイミングが重なる場合があった。このような、スイッチオフ時の重なりで発生する大電流が引き起こすノイズにより、誤動作が発生する可能性があった。

本発明は、このような問題を解決するためになされたものであり、複数のスイッチングレギュレータのスイッチオフを決めるスイッチングパルス信号をそれぞれモニターし、スイッチオフが重なるタイミングになる前に、どちらかのスイッチオフとなる前記スイッチングパルス信号の位相をずらすことによって、スイッチオフの重なりによって発生する電源電圧又は接地電圧へのノイズの重畳を防ぐことができるスイッチング電源回路を得ることを目的とする。

この発明に係るスイッチング電源回路は、入力端子に入力された入力電圧を、複数の所定の定電圧に変換して対応する出力端子からそれぞれ出力するスイッチング電源回路において、
入力された制御信号に応じてスイッチングを行うスイッチ回路と、該スイッチ回路のスイッチングによって前記入力電圧による充電が行われるコイルと、対応する前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との差電圧を増幅して得られた信号と三角波信号との電圧比較を行い、該比較結果を示すパルス信号を出力して前記スイッチ回路のスイッチング制御を行う制御回路とを備え、前記入力電圧を前記所定の定電圧に変換して対応する前記出力端子から出力する複数のスイッチングレギュレータと、
該各スイッチングレギュレータで生成された前記各パルス信号の位相がすべて異なるように該各パルス信号の位相調整を行って、対応する前記スイッチングレギュレータの前記スイッチ回路に出力するタイミング調整回路部と、
を備え、
前記タイミング調整回路部は、前記各スイッチ回路がオフして遮断状態になる前記各パルス信号のエッジを検出し、該各パルス信号のエッジのタイミングがそれぞれ所定時間以上異なるように、前記各パルス信号のエッジのタイミングを調整して対応する前記スイッチ回路に出力し、入力された前記各パルス信号のエッジのタイミング調整を行う場合、該タイミング調整を行う各パルス信号の内、検出を行っている前記エッジが最も早く入力されたパルス信号の後に前記エッジが入力されたパルス信号に対して前記タイミング調整を行うものである。

また、前記タイミング調整回路部は、前記タイミング調整を行ったパルス信号に対して、前記各スイッチ回路がオンして導通状態になるエッジのタイミングを調整して前記タイミング調整を行って生じたデューティサイクルの変動を補正するようにした。

また、前記タイミング調整回路部は、前記所定時間の値が可変設定されるようにしてもよい。

また、前記タイミング調整回路部は、前記各パルス信号のエッジのずらし量が可変設定されるようにしてもよい。

本発明のスイッチング電源回路によれば、前記各スイッチングレギュレータで生成された前記各パルス信号の位相がすべて異なるように該各パルス信号の位相調整を行って対応する前記各スイッチ回路に出力するようにした。このことから、各スイッチ回路のスイッチオフの重なりによって発生する電源電圧又は接地電圧へのノイズの重畳を防ぐことができ、該ノイズによる回路の誤動作、又は周辺回路への影響を防ぐことができる。

また、前記各パルス信号のエッジの重なりを判定する検出範囲をなす前記所定時間の値を調整することにより、最適な位相回避範囲を定めることができる。

更に、検出を行う前記パルス信号のエッジが、立ち上がりエッジ又は立ち下がりエッジのいずれの場合であっても検出することができ、汎用性を高めることができる。

また、前記タイミング調整を行ったパルス信号に対して、該タイミング調整を行って生じたデューティサイクルの変動を補正するようにしたことから、出力電圧の変動を低減させることができる。

また、前記所定時間の値及び／又は前記タイミング調整量を可変設定するようにしたことから、タイミング調整の自由度を高めることができ、様々なスイッチングレギュレータの組み合わせに対応することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチング電源回路の回路構成例を示した図である。
図１において、スイッチング電源回路１は、２つのスイッチングレギュレータを備えた２チャンネルのＤＣ−ＤＣコンバータをなしており、直流電源３０から入力端子ＩＮに入力された入力電圧Ｖｉｎを２つの所定の定電圧に変換して出力電圧Ｖｏｕｔ１及びＶｏｕｔ２として対応する出力端子ＯＵＴ１及びＯＵＴ２からそれぞれ出力する。

スイッチング電源回路１は、第１スイッチングレギュレータ２と、第２スイッチングレギュレータ３と、所定のクロック信号ＣＬＫ１を生成して第１スイッチングレギュレータ２に出力すると共に所定のクロック信号ＣＬＫ２を生成して第２スイッチングレギュレータ３に出力するクロック発生回路４と、タイミング調整回路５とを備えている。第１スイッチングレギュレータ２は、入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏｕｔ１として出力端子ＯＵＴ１から出力すると共に負荷１０に出力する。第２スイッチングレギュレータ３は、入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏｕｔ２として出力端子ＯＵＴ２から出力すると共に負荷２０に出力する。

第１スイッチングレギュレータ２は、出力電圧Ｖｏｕｔ１を分圧して分圧電圧Ｖｆｂ１を生成し出力する分圧抵抗回路１１と、所定の基準電圧Ｖｒｅｆ１を生成して出力する基準電圧発生回路１２と、分圧電圧Ｖｆｂ１と基準電圧Ｖｒｅｆ１との電圧差を増幅して誤差信号ＥＡｏ１を生成し出力する誤差増幅回路１３と、クロック信号ＣＬＫ１から所定の三角波信号ＴＷ１を生成して出力する三角波発生回路１４と、誤差信号ＥＡｏ１と三角波信号ＴＷ１の電圧比較を行い、該比較結果を示すパルス信号ＥＸＴｉ１を生成して出力する比較回路１５とを備えている。更に、第１スイッチングレギュレータ２は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うスイッチ回路１６と、整流ダイオードＤ１１と、コイルＬ１１と、平滑用のコンデンサＣ１１とを備えている。

同様に、第２スイッチングレギュレータ３は、出力電圧Ｖｏｕｔ２を分圧して分圧電圧Ｖｆｂ２を生成し出力する分圧抵抗回路２１と、所定の基準電圧Ｖｒｅｆ２を生成して出力する基準電圧発生回路２２と、分圧電圧Ｖｆｂ２と基準電圧Ｖｒｅｆ２との電圧差を増幅して誤差信号ＥＡｏ２を生成し出力する誤差増幅回路２３と、クロック信号ＣＬＫ２から所定の三角波信号ＴＷ２を生成して出力する三角波発生回路２４と、誤差信号ＥＡｏ２と三角波信号ＴＷ２との電圧比較を行い、該比較結果を示すパルス信号ＥＸＴｉ２を生成して出力する比較回路２５とを備えている

更に、第２スイッチングレギュレータ３は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うスイッチ回路２６と、整流ダイオードＤ２１と、コイルＬ２１と、平滑用のコンデンサＣ２１とを備えている。なお、タイミング調整回路５はタイミング調整回路部をなし、分圧電圧Ｖｆｂ１及びＶｆｂ２はそれぞれ比例電圧をなす。また、分圧抵抗回路１１、基準電圧発生回路１２、誤差増幅回路１３、三角波発生回路１４及び比較回路１５は制御回路をなし、同様に分圧抵抗回路２１、基準電圧発生回路２２、誤差増幅回路２３、三角波発生回路２４及び比較回路２５は制御回路をなす。

タイミング調整回路５には、比較回路１５及び２５からパルス信号ＥＸＴｉ１及びＥＸＴｉ２がそれぞれ入力され、タイミング調整回路５は、パルス信号ＥＸＴｉ１とＥＸＴｉ２の位相制御を行ってパルス信号ＥＸＴｏ１及びＥＸＴｏ２として対応するスイッチ回路１６及び２６に出力する。スイッチ回路１６及び２６は、対応して入力されたパルス信号ＥＸＴｏ１及びＥＸＴｏ２に応じてオン／オフし、オンすると導通状態になりオフすると遮断状態になる。

第１スイッチングレギュレータ２において、入力電圧Ｖｉｎと整流ダイオードＤ１１のカソードとの間にはスイッチ回路１６が接続され、整流ダイオードＤ１１のアノードは接地電圧ＧＮＤに接続されている。スイッチ回路１６と整流ダイオードＤ１１との接続部と、出力端子ＯＵＴ１との間にはコイルＬ１１が接続され、出力端子ＯＵＴ１と接地電圧ＧＮＤとの間にコンデンサＣ１１が接続されている。
同様に、第２スイッチングレギュレータ３において、入力電圧Ｖｉｎと整流ダイオードＤ２１のカソードとの間にはスイッチ回路２６が接続され、整流ダイオードＤ２１のアノードは接地電圧ＧＮＤに接続されている。スイッチ回路２６と整流ダイオードＤ２１との接続部と、出力端子ＯＵＴ２との間にはコイルＬ２１が接続され、出力端子ＯＵＴ２と接地電圧ＧＮＤとの間にコンデンサＣ２１が接続されている。

このような構成において、第１スイッチングレギュレータ２では、出力電圧Ｖｏｕｔ１が大きくなると、誤差増幅回路１３からの誤差信号ＥＡｏ１の電圧が低下し、比較回路１５からのパルス信号ＥＸＴｉ１のパルス幅が変化する。この結果、スイッチ回路１６がオンする時間が短くなって、出力電圧Ｖｏｕｔ１が低下するように制御される。また、出力電圧Ｖｏｕｔ１が小さくなると、誤差増幅回路１３からの誤差信号ＥＡｏ１の電圧が上昇し、比較回路１５からのパルス信号ＥＸＴｉ１のパルス幅が変化する。この結果、スイッチ回路１６がオンする時間が長くなって、出力電圧Ｖｏｕｔ１が上昇するように制御される。第１スイッチングレギュレータ２は、このような動作を繰り返して、出力電圧Ｖｏｕｔ１を所定の電圧で一定になるように制御する。

同様に、第２スイッチングレギュレータ３では、出力電圧Ｖｏｕｔ２が大きくなると、誤差増幅回路２３からの誤差信号ＥＡｏ２の電圧が低下し、比較回路２５からのパルス信号ＥＸＴｉ２のパルス幅が変化する。この結果、スイッチ回路２６がオンする時間が短くなって、出力電圧Ｖｏｕｔ２が低下するように制御される。また、出力電圧Ｖｏｕｔ２が小さくなると、誤差増幅回路２３からの誤差信号ＥＡｏ２の電圧が上昇し、比較回路２５からのパルス信号ＥＸＴｉ２のパルス幅が変化する。この結果、スイッチ回路２６がオンする時間が長くなって、出力電圧Ｖｏｕｔ２が上昇するように制御される。第２スイッチングレギュレータ３は、このような動作を繰り返して、出力電圧Ｖｏｕｔ２を所定の電圧で一定になるように制御する。

図２は、第１スイッチングレギュレータ２の各信号の例を示したタイミングチャートであり、図２では、負荷１０に流れる電流が一定の値で安定している場合を示している。
クロック信号ＣＬＫ１の立ち下がりエッジで三角波発生回路１４が制御され、三角波信号ＴＷ１を生成する。また、比較回路１５には、三角波信号ＴＷ１と誤差増幅回路１３から出力された誤差信号ＥＡｏ１がそれぞれ入力され、誤差信号ＥＡｏ１が三角波信号ＴＷ１よりも電圧が大きい場合は、パルス信号ＥＸＴｉ１はハイレベルになり、誤差信号ＥＡｏ１が三角波信号ＴＷ１よりも電圧が小さい場合は、パルス信号ＥＸＴｉ１はローレベルになる。

次に、負荷１０に流れる電流が小さくなる軽負荷時には、図２のパルス信号ＥＸＴｉ１のデューティサイクルでは出力電圧Ｖｏｕｔ１が上昇する。このため、出力電圧Ｖｏｕｔ１が大きくなると、図３で示すように、誤差信号ＥＡｏ１の電圧が低下してパルス信号ＥＸＴｉ１のデューティサイクルが小さくなり、出力電圧Ｖｏｕｔ１が一定の電圧になるように制御が行われる。
また、負荷１０に流れる電流が大きくなる重負荷時には、図２のパルス信号ＥＸＴｉ１のデューティサイクルでは出力電圧Ｖｏｕｔ１が低下する。このため、出力電圧Ｖｏｕｔ１が小さくなると、図４で示すように、誤差信号ＥＡｏ１の電圧が上昇してパルス信号ＥＸＴｉ１のデューティサイクルが大きくなり、出力電圧Ｖｏｕｔ１が一定の電圧になるように制御が行われる。

このように、パルス信号ＥＸＴｉ１の立ち下がりエッジは、図５に示すように負荷の状態に応じて変動する。なお、このような動作は、第２スイッチングレギュレータ３の場合も第１スイッチングレギュレータ２と同様であるのでその説明を省略する。
次に、図６は、図１の各信号の例を示したタイミングチャートである。
図６から分かるように、クロック発生回路４から出力されるクロック信号ＣＬＫ１とＣＬＫ２は位相が異なっているため、三角波発生回路１４及び２４からそれぞれ出力される三角波信号ＴＷ１とＴＷ２の位相が異なる。

また、図６では、負荷の変動による誤差増幅回路１３及び２３からの各誤差信号ＥＡｏ１及びＥＡｏ２の変動を示しており、該変動による比較回路１５及び２５からの各パルス信号ＥＸＴｉ１及びＥＸＴｉ２の変動を示している。負荷１０及び２０の状態は独立して変動し、各負荷１０及び２０の変動によって、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の各立ち上がりエッジは変動しないが、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の各立ち下がりエッジはそれぞれ変動する。このため、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の各立ち下がりエッジの変動幅に重なりが生じ、立ち下がりエッジが重なる可能性がある。このような立ち下がりエッジの重なりが生じないように、タイミング調整回路５は、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の立ち下がりエッジのタイミングを調整し、パルス信号ＥＸＴｏ１及びＥＸＴｏ２として対応するスイッチ回路１６及び２６に出力する。スイッチ回路１６及び２６は、入力されたパルス信号ＥＸＴｏ１及びＥＸＴｏ２に応じてオン／オフする。

ここで、図１のタイミング調整回路５の動作についてもう少し詳細に説明する。
図７は、タイミング調整回路５に入力されたパルス信号ＥＸＴｉ１及びＥＸＴｉ２と、タイミング調整回路５から出力されるパルス信号ＥＸＴｏ１及びＥＸＴｏ２の立ち下がりエッジの例を示したタイミングチャートである。
タイミング調整回路５は、入力されたパルス信号ＥＸＴｉ１及びＥＸＴｉ２の各位相をモニターし、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の各立ち下がりエッジが重ならないように位相調整したパルス信号ＥＸＴｏ１及びＥＸＴｏ２をそれぞれ生成して出力する。

図７では、パルス信号ＥＸＴｉ２の立ち下がりエッジがパルス信号ＥＸＴｉ１の立ち下がりエッジよりも先にタイミング調整回路５に入力された場合を示している。図７の点線で示した検出範囲は、タイミング調整回路５により設定された検出範囲であり、タイミング調整回路５は、パルス信号ＥＸＴｉ１の立ち下がりエッジとパルス信号ＥＸＴｉ２の立ち下がりエッジの位相差をモニターし、該位相差が前記検出範囲以上であると、位相制御は行わずにパルス信号ＥＸＴｉ１及びＥＸＴｉ２をそのままスルーしてパルス信号ＥＸＴｏ１及びＥＸＴｏ２として出力する。タイミング調整回路５による前記検出範囲は、任意に調整することができるようにしてもよい。

図８は、パルス信号ＥＸＴｉ１の立ち下がりエッジとパルス信号ＥＸＴｉ２の立ち下がりエッジの位相差が前記検出範囲内にある場合を示しており、図８では、パルス信号ＥＸＴｉ２の立ち下がりエッジが先に入力される場合を示している。
図８に示すように、タイミング調整回路５は、パルス信号ＥＸＴｉ１の立ち下がりエッジとパルス信号ＥＸＴｉ２の立ち下がりエッジの位相差が前記検出範囲にあることを検出すると、後に入力されたパルス信号、例えば図８ではパルス信号ＥＸＴｉ１の立ち下がりエッジをずらしてパルス信号ＥＸＴｏ１を生成し、パルス信号ＥＸＴｏ１とＥＸＴｏ２の各立ち下がりエッジのタイミング差が前記検出範囲以上になるようにする。タイミング調整回路５による前記ずらし量は、任意に設定することができるようにしてもよい。

次に、図９は、パルス信号ＥＸＴｉ１の立ち下がりエッジとパルス信号ＥＸＴｉ２の立ち下がりエッジの位相差が前記検出範囲内にある場合を示しており、図９では、パルス信号ＥＸＴｉ１の立ち下がりエッジが先に入力される場合を示している。
この場合、タイミング調整回路５は、図９で示すように、後に入力されたパルス信号ＥＸＴｉ２の立ち下がりエッジをずらしてパルス信号ＥＸＴｏ２を生成し、パルス信号ＥＸＴｏ１とＥＸＴｏ２の立ち下がりエッジが前記検出範囲以上になるようにする。

このように、タイミング調整回路５は、入力されたパルス信号ＥＸＴｉ１及びＥＸＴｉ２の立ち下がりエッジの検出を行い、該立ち下がりエッジのタイミング調整を行ったパルス信号ＥＸＴｏ１及びＥＸＴｏ２を生成して対応するスイッチ回路１６及び２６に出力し、第１スイッチングレギュレータ２及び第２スイッチングレギュレータ３の各スイッチ回路１６及び２６のスイッチングの位相が重ならない、特に各スイッチ回路１６及び２６がオフして遮断状態になるタイミングが重ならないようにする。

また、図１０は、パルス信号ＥＸＴｉ１とパルス信号ＥＸＴｉ２の立ち下がりエッジの位相差が前記検出範囲にあり、パルス信号ＥＸＴｉ２の立ち上がりエッジが先にタイミング調整回路５に入力される場合を示している。
図１０から分かるように、タイミング調整回路５は、パルス信号ＥＸＴｏ１の立ち下がりエッジを点線から実線にずらすと共に、パルス信号ＥＸＴｏ１の立ち上がりエッジも該ずらし量だけずらしてパルス信号ＥＸＴｏ１のデューティサイクルがパルス信号ＥＸＴｉ１と同じになるように補正する。このようにすることにより、第１スイッチングレギュレータ２及び第２スイッチングレギュレータ３の各スイッチ回路１６及び２６のスイッチングの位相が重ならないようにすると共に、該タイミング調整による出力電圧Ｖｏｕｔ１及びＶｏｕｔ２の変動を抑制することができる。

なお、前記説明では、タイミング調整回路５は、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の立ち下がりエッジを検出するようにしたが、これは一例であり、パルス信号ＥＸＴｉ１及びＥＸＴｉ２の立ち上がりエッジの検出を行い、該立ち上がりエッジのタイミングを調整するようにしてもよい。
また、前記説明では、２つのスイッチングレギュレータを有する場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、複数のスイッチングレギュレータを有する場合に適用するものである。
また、前記説明では、降圧型スイッチングレギュレータの場合を例にして説明したが、本発明はこれに限定するものではなく、昇圧型スイッチングレギュレータにも適用することができる。この場合も、タイミング調整回路５の動作は同様であるのでその説明を省略する。

本発明の第１の実施の形態におけるスイッチング電源回路の回路構成例を示した図である。図１の第１スイッチングレギュレータ２における各信号の例を示したタイミングチャートである。図１の第１スイッチングレギュレータ２における各信号の他の例を示したタイミングチャートである。図１の第１スイッチングレギュレータ２における各信号の他の例を示したタイミングチャートである。パルス信号ＥＸＴｉ１の例を示した図である。図１のスイッチング電源回路１における各信号の例を示したタイミングチャートである。図１のパルス信号ＥＸＴｉ１、ＥＸＴｉ２、ＥＸＴｏ１及びＥＸＴｏ２の例を示した図である。図１のパルス信号ＥＸＴｉ１、ＥＸＴｉ２、ＥＸＴｏ１及びＥＸＴｏ２の他の例を示した図である。図１のパルス信号ＥＸＴｉ１、ＥＸＴｉ２、ＥＸＴｏ１及びＥＸＴｏ２の他の例を示した図である。図１のパルス信号ＥＸＴｉ１、ＥＸＴｉ２、ＥＸＴｏ１及びＥＸＴｏ２の他の例を示した図である。従来の４チャンネルのＤＣ−ＤＣコンバータにおけるスイッチングのタイミング例を示した図である従来のスイッチング電源回路の回路構成例を示した図である。図１２のクロック信号ＣＬＫａと三角波信号ＴＷａとの関係例を示したタイミングチャートである。図１２の誤差信号Ｓａ、三角波信号ＴＷａ及びパルス信号Ｓｐａの例を示したタイミングチャートである。図１２の各信号の例を示したタイミングチャートである。従来のスイッチング電源回路におけるパルス信号Ｓｐａ〜Ｓｐｄの例を示したタイミングチャートである。

符号の説明

１スイッチング電源回路
２第１スイッチングレギュレータ
３第２スイッチングレギュレータ
４クロック発生回路
５タイミング調整回路
１０，２０負荷
１１，２１分圧抵抗回路
１２，２２基準電圧発生回路
１３，２３誤差増幅回路
１４，２４三角波発生回路
１５，２５比較回路
１６，２６スイッチ回路
３０直流電源
Ｄ１１，Ｄ２１整流ダイオード
Ｌ１１，Ｌ２１コイル
Ｃ１１，Ｃ２１コンデンサ

Claims

入力端子に入力された入力電圧を、複数の所定の定電圧に変換して対応する出力端子からそれぞれ出力するスイッチング電源回路において、
入力された制御信号に応じてスイッチングを行うスイッチ回路と、該スイッチ回路のスイッチングによって前記入力電圧による充電が行われるコイルと、対応する前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との差電圧を増幅して得られた信号と三角波信号との電圧比較を行い、該比較結果を示すパルス信号を出力して前記スイッチ回路のスイッチング制御を行う制御回路とを備え、前記入力電圧を前記所定の定電圧に変換して対応する前記出力端子から出力する複数のスイッチングレギュレータと、
該各スイッチングレギュレータで生成された前記各パルス信号の位相がすべて異なるように該各パルス信号の位相調整を行って、対応する前記スイッチングレギュレータの前記スイッチ回路に出力するタイミング調整回路部と、
を備え、
前記タイミング調整回路部は、前記各スイッチ回路がオフして遮断状態になる前記各パルス信号のエッジを検出し、該各パルス信号のエッジのタイミングがそれぞれ所定時間以上異なるように、前記各パルス信号のエッジのタイミングを調整して対応する前記スイッチ回路に出力し、入力された前記各パルス信号のエッジのタイミング調整を行う場合、該タイミング調整を行う各パルス信号の内、検出を行っている前記エッジが最も早く入力されたパルス信号の後に前記エッジが入力されたパルス信号に対して前記タイミング調整を行うことを特徴とするスイッチング電源回路。
前記タイミング調整回路部は、前記タイミング調整を行ったパルス信号に対して、前記各スイッチ回路がオンして導通状態になるエッジのタイミングを調整して前記タイミング調整を行って生じたデューティサイクルの変動を補正することを特徴とする請求項１記載のスイッチング電源回路。
前記タイミング調整回路部は、前記所定時間の値が可変設定されることを特徴とする請求項１又は２記載のスイッチング電源回路。
前記タイミング調整回路部は、前記各パルス信号のエッジのずらし量が可変設定されることを特徴とする請求項１、２又は３記載のスイッチング電源回路。