JP5067014B2 - 並列多重チョッパの制御装置 - Google Patents

Description

この発明は、チョッパ回路（直流電圧変換回路）の制御において、特に複数のチョッパ回路を並列接続して動作させる並列多重チョッパの制御に関する。

パワートランジスタなどの半導体素子のスイッチング動作により、直流電源の電圧を所定の電圧に昇圧または降圧する回路としてチョッパ回路があるが、このチョッパ回路では半導体素子のスイッチング動作に伴ってリプルが発生する。このリプルを軽減するために、複数のチョッパ回路を並列接続し各スイッチングのタイミングをずらす方式をとることがある。この方式を適用した回路のことをチョッパの並列多重回路と呼び、図６にその一般的な例を概略的に示す。

図６に示すような並列多重チョッパ回路では、変流器による電流検出の誤差やインピーダンスのばらつきによって、それぞれの電流がアンバランスになることがある。電流がアンバランスになると、過大な電流が流れた回路では回路の損失が大きくなり、極端な場合は焼損するなどの不具合を生じる。この電流アンバランスを解消するためには、各チョッパ回路の電流偏差を検出し、個別に制御すればよい。図７に、この考え方を適用した制御装置の一例を示す。

図７において、１は演算器、２Ａ〜２ＤはＡＤ変換器、３Ａ〜３ＣはＰＷＭ（パルス幅変調）カウンタ、４Ａ，４Ｂは遅延回路で、演算器１は電圧制御回路（ＡＶＲ）としてのＰＩ調節器１１、除算器１２Ａ〜１２Ｃ、電流制御回路（ＡＣＲ）としてのＰ調節器１３Ａ〜１３Ｃなどから構成されている。すなわち、
（a）電圧制御回路（ＡＶＲ）１１の後段に、電流制御回路（ＡＣＲ）１３Ａ〜１３Ｃのマイナループを加えた構成となっている。

（b）ＡＶＲ）１１の出力を、除算器１２Ａ〜１２Ｃ によりｎ(図では３)等分したものを各チョッパ回路の電流指令とし、各チョッパ電流がこの電流指令に一致するようにする。
（c）以上にような構成により、電流アンバランスを解消する。
このように各チョッパの電流を個別に制御するという技術思想は、例えば特許文献１に開示されている。

特開平０９−２１５３２２号公報

ところで、上記特許文献１ではアナログ制御回路を用いている。これに対し、デジタル制御回路を用いた場合、電流検出のサンプリングのタイミングによって検出誤差が発生すると言う問題がある。このことを、図２を参照して説明する。
チョッパ回路の電流には、半導体素子のスイッチング動作によって、三角波状のリプル電流が重畳する。並列多重チョッパの場合、リプル電流の位相は意図的にずらしてあり、図２（ａ）では１２０°（１／３周期）ずつ位相が遅れている。

ここで、各チョッパ電流を同じタイミングでサンプリングすると、図２（ａ）のように各チョッパ毎にオフセット誤差が生じる。この誤差を内包した電流検出値が一致するように制御するため、実際には電流にアンバランスが生じる（図２（ｂ）参照）。
したがって、この発明の課題は、電流アンバランスが生じないように制御することにある。

このような課題を解決するため、請求項１の発明では、パワートランジスタを含む半導体素子のスイッチング動作によって、直流電源の電圧を所定の電圧に昇圧または降圧するチョッパ回路を複数台並列に接続し、各チョッパ回路のスイッチング位相をずらすことでリプルの低減を図る並列多重チョッパの制御装置において、
前記各チョッパ回路の電流を同一のタイミングでサンプリングして検出した電流検出値が与えられた電流指令値と一致するように各チョッパ回路を制御する手段と、各チョッパ回路のスイッチング位相と電流のサンプリングタイミングとの差に起因する電流検出誤差を算出する手段と、算出した誤差に基づいて前記電流検出値を補正し、前記電流検出値にサンプリングに伴うオフセット誤差が重畳するのを抑制する手段とを設け、各チョッパ回路の電流が互いにバランスするように制御することを特徴とする。

上記請求項１の発明においては、前記検出誤差を算出するに当たり、各チョッパ回路のインピーダンス（特にインダクタンス）、前記電流サンプリング時の各チョッパ回路の位相、または、昇降圧比もしくは、前記スイッチング素子のＤｕｔｙ比を検出または設定し、これに基づき算出することができる（請求項２の発明）。
また、請求項１または２の発明においては、前記電流検出値からチョッパ回路が電流連続モードか電流断続モードかを判断する手段と、判断したモードに応じて補正量を調整する手段とを有することができる（請求項３の発明）。

この発明によれば、電流サンプリングの誤差に起因する電流のアンバランスを緩和することができる。また、負荷が変動し、回路動作が電流断続モードから電流連続モードに切り替わった場合においても、補正量を連続的に調整し、安定した回路動作を実現することが可能となる。

図１はこの発明の実施の形態を示す制御装置のブロック図である。なお、チョッパの並列多重構成は図６と同じである。
図１は電池電圧を所定値に昇圧する場合の回路で、昇圧比は「３」である。また、電池電圧は既知で一定である。チョッパ回路はここでは３つを並列多重にしており、スイッチングの位相を１２０°ずつずらしている（ＰＷＭカウンタ３A〜３Ｃのリセット信号を、遅延回路４Ａ，４Ｂにより１／３周期（１２０°）ずつ遅らせている）。

チョッパの電流は、電流検出器（図６では変流器）でそれぞれ検出する。この検出信号をＡＤ変換器２Ａ〜２Ｃでデジタルデータに変換（サンプリング）した後、演算器１に取り込み制御演算を行なう。この例では、ＡＤ変換器２Ａ〜２Ｃのサンプリングは、チョッパのＰＷＭカウンタ３Ａ〜３Ｃのリセットのタイミングと同期させており、このタイミングで３つのチョッパ回路の電流検出信号を同時にサンプリングしている。

図２は、上記の条件の場合を示すタイミングチャートである。このケースでは、図２（ａ）から明らかなように、
チョッパ回路１の電流（Ｉｃｈ１）:リプル電流の最小値（谷部分）でサンプリング
チョッパ回路２の電流（Ｉｃｈ２）:リプル電流の最大値（山部分）でサンプリング
チョッパ回路３の電流（Ｉｃｈ３）:リプル電流の中間値でサンプリング
となっており、Ｉｃｈ１，Ｉｃｈ２にはオフセット誤差が重畳する。

そこで、この発明では、図１のようにそれぞれの検出値Ｉｃｈ１〜Ｉｃｈ３に補正値Ｉｃｍｐ１〜Ｉｃｍｐ３を足している。すなわち、電流連続モードでは、電池電圧が一定で昇圧比が変わらない限り、上記オフセット誤差は一定であるため、補正値も固定の値を使う。この補正によって、サンプリングに伴う検出オフセット誤差が是正されるため、この誤差に起因する電流アンバランスも緩和される。

ところで、“電流検出におけるオフセット誤差”は、次のような要因で決まるものと考えられる。
ａ）各チョッパ回路のインピーダンス（特にインダクタンス）
ｂ）電流検出のサンプリング時における各チョッパの位相
ｃ）昇降圧比またはスイッチング素子のＤｕｔｙ（デューティ）比
そこで、これらの要因を制御器１で検出または設定しておき、これらに基づき電流誤差を算出し、これに応じた値を補正値として検出値に加えることで、“電流検出におけるオフセット誤差”を低減して各チョッパの電流制御を行なうものである。

一方、負荷が軽い場合（電流が小さい）場合、チョッパ回路の動作は電流が断続的に零になる、所謂“電流断続モード”になる。負荷が軽くなるほど電流は零になって行き、図３のようにオフセット誤差も小さくなってくる。したがって、この電流断続モードでは、上述のような固定の補正値を用いていると補正が過剰になる。

そこで、負荷が軽くなったときには補正値が小さくするように、補正値に重み付け係数Ｋｃｍｐをかける。この係数は３つのチョッパの合計値Ｉｃｈに基づいて計算され、例えば図４（ａ）に示すように電流連続モードでは“１”であり、電流断続モードになると１から徐々に小さくなり、電流０で補正係数も０になるようにする。
これによって、負荷が変動し回路動作が電流断続モードから電流連続モードに切り替わった場合においても、補正量を連続的に調整し、安定した回路動作を実現することができる。各チョッパに対する電流検出補正量は、図４（ｂ）のようになる。

図５にこの発明の別の実施の形態としての制御装置を示す。図１ではチョッパ回路の入力電圧と出力電圧が一定であったが、この例では、入力電圧が変動する場合にも対応可能としている。
すなわち、入力電圧または出力電圧が変動する場合は、電圧変動に伴いスイッチングパルス幅が変動するため、サンプリングのオフセットの誤差の値が変わる。そのため、補正値も調整する必要がある。ここでは、ルックアップテーブル５を付加し、ＡＤ変換器２Ｄを介して得られる入力電圧検出値と出力電圧指令値Ｖｏ*とに基づきルックアップテーブル５から適切な補正値を参照し、ＡＤ変換器２Ａ〜２Ｃからの検出値に加えて対処するようにしている。

この発明による制御回路例を示すブロック図 電流連続時の電流サンプリング動作を示すタイミングチャート 電流断続時の電流サンプリング動作を示すタイミングチャート 補正量の重み付け係数と補正結果との関係を示す特性図 この発明による制御回路の別の例を示すブロック図 一般的な並列多重チョッパ回路を示す概要図 図６の制御回路例を示すブロック図

符号の説明

１…演算器、２Ａ〜２Ｄ…ＡＤ変換器、３Ａ〜３Ｃ…ＰＷＭカウンタ、４Ａ，４Ｂ…遅延回路、１１…ＰＩ調節器（ＡＶＲ）、１２Ａ〜１２Ｃ…除算器、１３Ａ〜１３Ｃ…Ｐ調節器（ＡＣＲ）、１４…ゲイン回路、１５…リミッタ、１６Ａ〜１６Ｃ…乗算器。

Claims (3)

1. パワートランジスタを含む半導体素子のスイッチング動作によって、直流電源の電圧を所定の電圧に昇圧または降圧するチョッパ回路を複数台並列に接続し、各チョッパ回路のスイッチング位相をずらすことでリプルの低減を図る並列多重チョッパの制御装置において、
   前記各チョッパ回路の電流を同一のタイミングでサンプリングして検出した電流検出値が与えられた電流指令値と一致するように各チョッパ回路を制御する手段と、各チョッパ回路のスイッチング位相と電流のサンプリングタイミングとの差に起因する電流検出誤差を算出する手段と、算出した誤差に基づいて前記電流検出値を補正し、前記電流検出値にサンプリングに伴うオフセット誤差が重畳するのを抑制する手段とを設け、各チョッパ回路の電流が互いにバランスするように制御することを特徴とする並列多重チョッパの制御装置。
2. 前記検出誤差を算出するに当たり、各チョッパ回路のインピーダンス（特にインダクタンス）、前記電流サンプリング時の各チョッパ回路の位相、または、昇降圧比もしくは、前記スイッチング素子のＤｕｔｙ比を検出または設定し、これに基づいて算出することを特徴とする請求項１に記載の並列多重チョッパの制御装置。
3. 前記電流検出値からチョッパ回路が電流連続モードか電流断続モードかを判断する手段と、判断したモードに応じて補正量を調整する手段とを有することを特徴とする請求項１または２に記載の並列多重チョッパの制御装置。

Images