JP4098868B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4098868B2 JP4098868B2 JP00721798A JP721798A JP4098868B2 JP 4098868 B2 JP4098868 B2 JP 4098868B2 JP 00721798 A JP00721798 A JP 00721798A JP 721798 A JP721798 A JP 721798A JP 4098868 B2 JP4098868 B2 JP 4098868B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- switching
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上に利用分野】
本発明は，スイッチング電源装置に関する。特に本発明は，入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路を備え，該スイッチ回路により形成されたパルス状の出力を直流に変換して出力するとともに，直流出力を制御回路によって監視して，この直流出力が一定となるようにスイッチング動作を制御するスイッチング電源装置に関する。より詳細に述べると，本発明は，制御回路としてディジタル回路を用いるスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源装置では，制御回路はアナログ回路によって構成されるのが普通である。この場合，出力電圧または出力電流を表す信号は，アナログ信号の形態であり，このアナログ信号がアナログ量として処理され，その処理結果に基づいて，スイッチング動作を制御するのに必要な制御信号が得られる。
一般に，スイッチング電源装置においては，制御の最適化のために，入力電圧や負荷電流の変動に応じて，電力変換回路の動作モードを変える場合がある。このような場合には，それぞれの動作モードに応じた複数の制御アルゴリズムをあらかじめ用意しておき，それらを適宜切り換えて使用することにより最適制御を行う必要がある。しかし，従来のアナログ制御回路を用いたスイッチング電源装置においては，制御回路における信号処理は，すべてハードウェアとしての回路構成により行われるため，電力変換回路の動作モードの変化に対応して制御アルゴリズムを切り換えて最適制御を実現するには，各制御アルゴリズムに対応した制御回路すなわちハードウェアをあらかじめ用意し，動作モードに応じてそれらを切り換えて使用するようにしなければならない。これは，ハードウェアとしての制御回路を複数種類用意しなければならないことを意味する。従って，この構成は，回路構成が著しく複雑になり，現実的とはいえない。
【０００３】
出力回路をチョークインプット方式平滑回路で構成した一般的なスイッチング電源装置においては，負荷電流の大きさに応じて，インダクタを流れる電流に関して，連続状態と不連続状態の２つの動作モードが存在する。従来のアナログ制御回路を用いたスイッチング電源装置においては，インダクタ電流の不連続状態においても，連続状態における制御モデルを用いた信号処理の方法や手順を採用するのが普通である。その理由は，負荷状態に応じて信号処理の方法や手順を変えることが困難であるか，または複雑で経済的でないためである。従って，インダクタ電流が不連続状態になると，制御モデルが不適当となり，出力電圧安定度や制御系安定度において満足できなくなる。
スイッチング電源装置において，制御回路をディジタル回路で構成すると，アナログ回路で構成した場合と比べて出力信号を検出してから制御信号を出力するまでの信号処理時間が長くなる傾向にある。このことは，負荷電流や入力電圧が急変した時や異常状態が発生した時の追随性が，アナログ回路で構成した場合よりも悪くなる傾向にあることを意味している。
【０００４】
特開昭62-225163 号公報には，スイッチング電源装置において，スイッチ回路にディジタル制御装置を使用する技術が開示されている。この公開特許公報に開示されたスイッチング電源装置は，入力電力をスイッチングするチョッパ回路と負荷変動を検知する検知回路とを備え，該チョッパ回路の制御のためにディジタル・コントローラが設けられる。このディジタル・コントローラは，検出回路により検出された信号に基づいて所定のデューティ比の制御パルスを生成し，この制御信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
この公開特許公報は，この種のディジタル制御装置を備えたスイッチング電源装置において，該スイッチング電源装置の負荷変動に対応して，適切なスイッチング制御ができるようにする技術を教示する。すなわち，この公開特許公報が推奨する構成は，スイッチ回路の制御のために，あらかじめ負荷に応じて設定されるべき制御量が記憶されている記憶回路を備えており、この記憶回路から負荷に応じた制御量を読み出して所定のデューティ比の制御パルスを生成するものである。この場合，記憶回路にはスイッチング電源装置の動作範囲内すべての制御データを記憶させておく必要がある。
【０００５】
【発明が解決しようとする課題】
本発明の課題は，動作モードにインダクタ電流連続状態・不連続状態が存在する場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することである。
本発明のもう一つの課題は，記憶しているべき指令値情報を装置の起動時または動作中のいずれか一方或いは両方において記憶・修正可能なスイッチング電源装置を提供することである。
【０００６】
【問題点を解決するための手段】
上述した課題解決のため，本発明に係るスイッチング電源は，入力された電力をスイッチングして断続するパルス状の波形を形成するスイッチ回路と，スイッチング出力を直流に変換して出力する出力回路と，ディジタル制御部とを含む。このディジタル制御部は，出力回路から出力される電圧及び／または電流のアナログ信号が入力され該アナログ信号をディジタル信号に変換し，得られた出力電圧ディジタル信号及び／または出力電流ディジタル信号に基づいて，スイッチ回路のスイッチング周波数，オン時間またはオフ時間の少なくとも一つを定める指令値を演算し，この指令値に基づいてパルスを生成し，このパルスをスイッチ回路に供給してそのスイッチ動作を制御する。
【０００７】
特に、本発明によるスイッチング電源装置は、出力回路の出力電流の検出部が負荷条件によって電流不連続を生じる部位に設けられており，検出電流に不連続を生じる低負荷領域における出力電流ディジタル信号に対応する指令値補償情報が記憶手段に記憶され，検出電流に不連続を生じる負荷条件では，該指令値補償情報と出力電圧ディジタル信号に基づいてスイッチ回路に与えられる指令値を演算するようになったことを特徴とする。ここで、負荷条件によって電流不連続を生じる部位とは、出力回路にインダクタが設けられた構成では、インダクタ電流を検出する部位であり、出力回路にインダクタを備えていない構成では、例えば出力回路の平滑用コンデンサとスイッチ回路の間の部位である。
本発明の一態様においては，出力電圧アナログ信号及び／または出力電流アナログ信号は，スイッチ回路のスイッチング周期に同期して，スイッチング周期の同位相において取り込まれ，このアナログ信号に基づいて出力電圧ディジタル信号及び／または出力電流ディジタル信号が得られる。出力電流アナログ信号は，出力回路のどの部分を流れる電流でも良い。例えば，出力回路に出力を整流し平滑化するための平滑化回路が設けられ，この回路にインダクタが備えられる場合には，該インダクタを流れるインダクタ電流を検出し，出力電流アナログ信号を得ることができる。
【０００８】
指令値演算の周期はスイッチング周期の整数倍とし，アナログ信号の取込みは指令値演算の周期ごとに少なくとも１回ずつ行われる。スイッチング電源装置においては，出力回路で平滑化された出力もスイッチ回路のスイッチング周期に対応してある程度の周期的変動を伴っているが，スイッチング周期の同位相において取り込んだアナログ信号に基づいてディジタル信号を生成し，指令値の演算に使用することにより，この周期的変動の影響を抑制することができる。従って，本発明のこの態様においては，データの平均化のようなデータ前処理を省略することができる。
指令値演算において，記憶手段に記憶されている情報を利用する本発明の一態様においては，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶されている情報とを照合することで得られる。このようにして得られた情報を利用することにより，制御アルゴリズムに基づく複雑な指令値演算を必要とすることなく，容易に指令値を求めることができるので，信号処理（演算）時間の短縮が可能となる。さらに，この態様においては，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に記憶していく，または記憶していた情報を修正することも可能である。記憶しているべき情報を適宜記憶・修正可能にすることにより，事前に制御アルゴリズム（演算結果）に対する補正を必要に応じて行えるため，最適な制御を容易に実現することができる。
【０００９】
【発明の実施の形態】
図１は本発明に係るスイッチング電源装置の電気回路図を示す。本発明に係るスイッチング電源は，入力された電力をスイッチングしてパルス状の波形を形成するスイッチ回路40と，スイッチングされたパルス状波形の出力を直流に変換して出力する出力回路50と，ディジタル制御部70とを含む。
この実施例において，スイッチング電源装置は，交流電力を入力する入力端子IN1, IN2を有しており，該入力端子IN1, IN2に供給された交流電力は，入力フィルタ10を通して，整流平滑化回路20に印加される。整流平滑化回路20は全波整流ダイオード21と平滑コンデンサ22とを含んでいる。整流平滑化回路20の出力はスイッチ回路40に供給される。
【００１０】
スイッチ回路40は，整流平滑化回路20から供給される電力をオン・オフ制御するように働く。 スイッチ回路40は，電界効果トランジスタ(FET）で構成されたスイッチング素子42と，そのオン・オフ出力を出力回路50に結合する主トランス41を備える。スイッチング素子42のドレインは主トランス41の一次側コイル411 の一方の端子に直列に接続されている。主トランス41の一次側コイル411 の他方は，整流平滑化回路20に接続されている。
出力回路50は，整流平滑化回路であり，スイッチ回路40から供給されたスイッチング出力を直流に変換して出力する。直流出力Voは出力端子OUT1, OUT2から負荷Z に供給される。出力回路50の電源供給ラインには，出力電流Ｉを検出する出力電流検出回路60が結合されている。出力回路50は、安定化出力を得るため，チョークインプット方式平滑化回路で構成される。図示された平滑化回路は，ダイオード51, 52と，インダクタ53と，コンデンサ54とを含んでいる。一方のダイオード51は，アノードが主トランス41の２次側コイル412 の一方の端子に直列に接続されている。他方のダイオード52は，主トランス41の２次側コイル412 に並列で，カソードがダイオード51のカソードに接続されている。インダクタ53は，ダイオード51とダイオード52の接続点に接続されている。コンデンサ54は，インダクタ53の出力端に接続されている。
【００１１】
出力回路50からの出力は電圧アナログ信号AS1 として取り出され，出力電流検出回路60からの出力は電流アナログ信号AS2 として取り出され，これらのアナログ信号はディジタル制御部70に供給される。そして，このディジタル制御部70からの制御出力がスイッチ回路40を構成するスイッチング素子42に供給される。スイッチング素子42は，オン時間とオフ時間の和として定義できるスイッチング周期における該オン時間とオフ時間の比，すなわちデューティ比を定めるように作動する。
ディジタル制御部70は，出力回路50から出力される電圧アナログ信号AS1 と出力電流検出回路60から出力される電流アナログ信号AS2 を入力として受け，これらアナログ信号AS1, AS2をディジタル信号にそれぞれ変換する。ディジタル制御部70は，得られた出力電圧ディジタル信号及び出力電流ディジタル信号とに基づいて，スイッチ回路40のオン時間及びオフ時間を定める指令値演算する。スイッチ回路40のオン時間及びオフ時間を定める代わりに，あるいはそれに加えて，スイッチング周期を定めるようにしても良い。指令値演算のサイクル時間（以下，「制御周期」と呼ぶこともある）はスイッチング周期の整数倍とし，複数回のスイッチング周期ごとに一回の指令値演算が行われる場合もある。
【００１２】
指令値演算において，記憶手段に記憶されている情報を利用する態様においては，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶手段に記憶されている情報とを照合することで得られる。更に，この態様においては，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に記憶していくか，または記憶していた情報を修正していくことも可能である。
次に，ディジタル制御部70は，演算により得られた指令値に基づいてパルスを生成し，このパルスをスイッチ回路40に供給してそのスイッチ動作を制御する。これにより，出力端子OUT1, OUT2に現れる直流出力電圧Voおよび直流出力電流I が制御される。
【００１３】
上述したように，本発明によるスイッチング電源装置は，ディジタル制御部70を有するディジタル制御方式を採用するので，動作モードごとの制御アルゴリズムを，ソフトウェアで容易に切り換えて実行することが可能になる。また，制御アルゴリズムの数の増加にはソフトウェアによって対応できるので，回路が複雑化することはない。更に，必要な制御アルゴリズムはソフトウェアによって実行することができるので，ディジタル制御部70のハードウェアを標準化することができる。
図２は，本発明に係るスイッチング電源装置の更に具体的な電気回路図を示すものである。図２において，図１と同一の構成部分は，同一の参照符号を付し，説明は省略する。この実施例において，整流平滑化回路20には起動回路30が接続されている。起動回路30は，交流電源投入後の立ち上げ時に，ディジタル制御部70を動作させる電力を発生させる。起動回路30の出力側には，駆動回路90が接続されている。
【００１４】
主トランス41には，補助電源回路80が接続されている。この補助電源回路80はディジタル制御部70の電源を構成するものであって，主トランス41に設けられた補助巻線81に，整流平滑化回路を含む回路82が接続されている。補助電源回路80は，ディジタル制御部70に供給される電源電圧を生成し，この電源電圧はディジタル制御部70に備えられた電源端子T5〜T7に供給される。
出力電流検出回路60は，インダクタ電流I を検出する電流センサ61と電流値を電圧値に変換する抵抗62とを備える。電流センサ61はインダクタ53と直列となるように接続される場合もある。本実施例においては，出力回路50がチョークインプット方式整流平滑化回路となっているので，出力電流検出回路60は出力回路50に含まれるインダクタ53のインダクタ電流を電圧値として検出することになる。以下，出力電流検出回路60をインダクタ電流検出回路60と称することとする。
【００１５】
次に，ディジタル制御部70は,AD 変換部72，ディジタル信号処理部71及びパルス生成部73を備える。ディジタル制御部70は，主要素として,DSPと称されているディジタル・シグナル・プロセッサを含む。 DSPとしては,AD 変換部72をその構成に含むものもある。ディジタル制御部70として,DSPを用いる場合，パルス生成部73はDSP の内部要素として備えても良いし，その一部または全部を外部要素としてDSP に外付けしても良い。
AD変換部72は，出力電圧アナログ信号AS1,インダクタ電流アナログ信号AS2 を，ディジタル信号DS1, DS2にそれぞれ変換する。 AD 変換部72は,AD 変換部721 及びAD変換部722 を含むこともできる。ここで,AD 変換部721 には端子T1を通して出力電圧アナログ信号AS1 が供給され,AD 変換部722 には端子T2を通してインダクタ電流アナログ信号AS2 が供給される。
【００１６】
ディジタル制御部70のディジタル信号処理部71は，プログラム・メモリ７１３と，データ・メモリ 714，715, 716と，主演算部（以下CPU と称する)711とを備える。データ・メモリ714, 715は,AD 変換部72から供給される各ディジタル信号DS1, DS2のデータを一時格納する。 AD 変換部72からのディジタル信号の供給は，各スイッチング周期ごとに行っても良いが，指令値演算のサイクル時間，すなわち制御周期ごとに行っても良い。いずれにしても，スイッチング周期または制御周期に同期して，同位相におけるデータを供給することが好ましい。同位相のデータに基づいて指令値の演算を行うことにより，データの平均化のようなデータ前処理を省略することができる。 CPU711 は，バス712 を経由して，データ・メモリ714, 715からデータを取り込み，その四則演算・ 論理演算など必要な演算を行う。
【００１７】
パルス生成部73は，カウンタ731, 732, 733 と，ラッチ回路734 と，出力回路735 とを備える。カウンタ731 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオフ・タイミングを定める。カウンタ732 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオン・タイミングを定める。カウンタ733 は，指令値演算のサイクル時間，すなわち制御周期を定める。
ラッチ回路734 は，カウンタ732 で設定されたオン・タイミングでセット（論理値1)され，カウンタ731 のオフ・タイミングでリセット（論理値0)される。この動作により，ラッチ回路734 からは主スイッチ42を駆動するパルスが出力される。
【００１８】
駆動回路90は，駆動信号をスイッチ回路40に伝送するパルストランス91と抵抗92を備える。ディジタル制御部70からの駆動信号は抵抗92を通して主スイッチ42に伝送される。
次に，図示された実施例の回路の動作について説明する。図３は，本発明に係るスイッチング電源装置の動作についてのフローチャートである。このフローチャートは，電源投入時の動作と，定常時の動作との両者を含んでいる。
1. 電源投入時の動作
電源を投入すると,1次側整流ダイオード・ブリッジ21を通りコンデンサ22に充電電流が流れる。コンデンサ22の電圧が所定値に達すると，起動回路30及び補助電源回路80が順次動作を開始し，装置の各部に電力が供給される。ここで，デジタル信号処理部71のCPU711は，制御プログラムにより，電源の起動動作を開始する。すなわち，ディジタル制御部70に供給される電圧が所定値になると,CPU711 はプログラム・メモリ713 に記述された制御プログラムの内容を順次実行し,CPU711 内部のレジスタやパルス生成部73などの初期設定と出力信号に応じた指令値情報を順次データ・メモリ716 に記憶していく。その後,CPU711 は,AD 変換部721, 722を通して，データ・メモリ714, 715に一時記憶されている出力電圧ディジタル・ データ及びインダクタ電流ディジタル・ データを読み取る。
【００１９】
CPU711は，読み取られたディジタル・ データに基づき，装置が起動中であるか否かを判断する。 起動中であるか否かは，例えば，定常動作時に得られる出力電圧値をプログラム・メモリ713 に記憶しておき，この記憶された出力電圧値と読み取られたデータ 値とを比較することによって判断できる。
起動中である旨の判断(YES) がなされた場合，起動時の制御アルゴリズムにしたがって，主スイッチ42のオン時間を計算する。この演算結果に基づき，カウンタ731 , 732 及びラッチ回路734 により，所定のオン時間を持つパルスが生成される。生成されたパルスは，出力回路735 を通して駆動信号として送出される。そして，この駆動信号が駆動回路90のパルストランス91から抵抗92を通って主スイッチ42に送出され，１次側電力が出力回路50に伝送される。これにより，装置は負荷に電力の供給を開始する。この際，電源投入時( 起動時) の制御アルゴリズムが選択されているため，主スイッチ42のドレイン電流が過大にならないように，ソフトスタート制御されて電力が供給される。
【００２０】
CPU711は，装置が起動中ではないと判断されるまで，起動時の制御アルゴリズムに基づいて，主スイッチ42のオン時間とオフ時間の比率を制御する。
2. 定常時の動作
上述の起動動作によって，例えば出力電圧Voが定常値に達すると,CPU711 は起動動作が終わった旨の判断(No)をし，定常動作に移る。次に定常動作について説明する。
2-1. 一般的な制御動作
出力回路50の出力電圧Voのアナログ信号AS1 は，ディジタル制御部70に取り込まれ,AD 変換部721 によってディジタル信号DS1 に変換される。この変換されたディジタル信号DS1 はデータ・メモリ714 に一時的に記憶される。インダクタ電流検出回路60によって得られたインダクタ電流I のアナログ信号AS2 は，ディジタル制御部70に取り込まれ,AD 変換部722 によってディジタル信号DS2 に変換される。インダクタ電流ディジタル信号DS2 は，データ・メモリ715 に一時的に記憶される。
【００２１】
CPU711は，制御プログラムに基づいて，データ・メモリ714, 715の内容を読み取る。そして，読み取られたデータを用いて，スイッチ回路40に含まれる主スイッチ42のオン時間及びオフ時間を定める指令値を計算する。 CPU711 によって計算された指令値は，パルス生成部73に取り込まれる。
時刻t1においてパルス生成部73のカウンタ732 がオーバフローまたはアンダフローすると，それに対応した信号がラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値1 にセットされる。
次に,CPU711 によって指令されたオン時間を経過すると，カウンタ731 がオバーフローまたはアンダフローし，主スイッチ42のオフ・タイミングを設定する。カウンタ731 のリップルキャリー信号またはボロー信号は，ラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値０にリセットされる。これにより，ラッチ回路734 からは主スイッチ42を駆動するオン時間のパルスが出力される。
【００２２】
指令値演算の制御周期は，カウンタ733 によって設定される。制御周期は，スイッチング周期の整数倍m とする。こうすることにより，データ・メモリ714, 715には，制御周期ごとに，検出した各検出信号値が蓄積されることになる。 CPU711 は，データ・メモリ714, 715からデータを読み取り，定常動作時の制御アルゴリズム（例えば，定電圧動作時の制御アルゴリズムなど）により，主スイッチ42のオン時間を計算する。そして，制御周期ごとに更新された指令値をパルス生成部73に供給する。
出力回路735 は，ラッチ回路734 から供給されるパルスを，パルストランス91を介して主スイッチ42のゲートに供給する。これにより，出力回路50の出力電圧Vo及びインダクタ電流Ｉが,CPU711 の制御アルゴリズムに基づいた値に制御される。
【００２３】
2-2. 動作モード毎の制御動作
CPU711において実行される制御アルゴリズムは，制御モードが，定電圧モードであるか，定電流モードであるか，あるいは定電力モードであるかによって，異なるアルゴリズムが選択される。これらの演算手順は,CPU711 のプログラム・メモリ713 にあらかじめ記述されたプログラムの内容にしたがって実行される。
CPU711のプログラムは，定電圧動作の場合には出力電圧Voが一定となるように，また，定電流動作の場合には出力電流が一定となるように，更に，定電力動作の場合には，出力電圧Voと出力電流の積が一定となるように，オン時間及びオフ時間を計算するプログラムとなる。
本発明の図示実施例に係るスイッチング電源装置においては，出力電圧Vo，インダクタ電流Ｉの変化に追随して，出力電圧値を一定に維持するように制御アルゴリズムを変更する。すなわち，カウンタ733(図2 参照) がリセットされる度ごとに，各検出信号をCPU711に取り込み，図４に示すように，各検出信号及び／または１制御周期前の各検出信号をもとに装置の動作状態を判定し，動作状態に応じて適宜に指令値演算プログラムを選択する。例えば，出力電圧Voが異常に上昇した場合は，過電圧時の制御アルゴリズムが選択され，主スイッチ42のオン時間が短くなるように，あるいは出力を停止するように制御する。
【００２４】
一方，インダクタ電流I に対しても，過負荷状態になると，過負荷時の制御アルゴリズムが選択され，主スイッチ42のオン・ デューティが小さくなるように制御され，インダクタ電流を抑える。更に，複数のスイッチング電源装置を並列に接続して動作させている場合には，並列動作時の制御アルゴリズムが選択され，各装置の出力電流が均等となるように制御する。
一例として，図５のフローチャートを参照し，出力電圧Voを定電圧制御するための制御アルゴリズムについて説明する。この場合は，指令値演算手段として，インダクタ電流が負荷に応じて変化することに着目して，インダクタ電流連続時の演算プログラム，インダクタ電流不連続時の演算プログラムや過負荷時の演算プログラム及び負荷急変時の演算プログラムをあらかじめCPU711のプログラム・メモリ713 に格納しておく。そして，カウンタ733 から割り込みがかかる毎に，各検出信号を,CPU711 に取り込み，その検出信号及び／または１制御周期前の検出信号をもとに装置の動作状態を判定し，それぞれの動作状態に応じた演算プログラムを選択する。
【００２５】
2-2-1. インダクタ電流が連続状態の場合
指令基準電圧値Vrefと検出した出力電圧Voとにより，図６の式(a), (b)により(n+1) 番目の制御周期のインダクタの指令電流値ir(n+1) を計算する。
このインダクタ指令電流値ir(n+1) をもとに，スイッチング電源装置の等価離散値モデルに基づいて主スイッチ42のオン時間Ton(n)を計算する。
次に，等価離散値モデルに基づく演算方法について説明する。図７は図１に示したスイッチング電源装置の等価回路図である。この等価回路図より，図６の回路方程式(c-1) が得られる。
この式をディジタル信号処理に適用される離散値系に書き直すことにより，図６の式(c-2) が得られる。
【００２６】
式(c-2) において,i(n) は(n) 番目の制御周期以前に検出できないので，１制御周期前に戻してインダクタ推定電流ie(n) を図６の式(d) から求める。
更に，式(c-2) の出力電圧Vo(n) は,1制御周期間ではほとんど変化しないとして1 制御周期前の検出値Vo(n-1) で置き換え，インダクタ電流i(n+1)には式(a) で求まるインダクタ指令電流ir(n+1) を，それぞれ式(c-2) に代入すると，スイッチング周期Tsw 間の主スイッチ42のオン時間Ton(n)が図６の式(e) のように求められる。
2-2-2. インダクタ電流が不連続状態の場合
図８に，インダクタ電流が不連続状態の時のインダクタ電流Ｉの波形及びダイオード52の両端電圧viの波形を示す。この時のインダクタ電流Ｉ及びダイオード52の両端電圧viはそれぞれ図９の式(1), (2), (3) で表される。
【００２７】
これらの関係より，インダクタ電流Ｉが不連続状態の場合，ダイオード52の両端電圧viの平均値は常に出力電圧Voに等しくなるので，上述したインダクタ電流Ｉが連続状態の場合の制御方法では出力電圧を安定化することができなくなる。そこで、 インダクタ電流I が不連続状態の場合は，スイッチング周期Tsw 間の最大電流値iTを利用することで制御することが可能になる。すなわち，式(2) より,V, Vo, L を定数と考えるとiTは主スイッチ42のオン時間Ton によってのみ決まる値となる。また，インダクタ電流不連続時に必要なダイオード52の両端電圧指令値vir 及び補正量ΔV(iT) は，図１０に示すようになる。これより，インダクタ指令電流値ir(n+1) をもとに次式(f) から主スイッチ42のオン時間Ton(n)を計算する。
【００２８】
なお，ΔV(iT) は図９の式(4) から求める。
本発明の他の実施例として，インダクタ電流が零から連続・ 不連続の臨界点電流までのインダクタ指令電流値irに対応したダイオード52の両端電圧viの補正量ΔV(iT) を，データ・テーブルとして記憶手段であるデータ・メモリ716 にあらかじめ記憶させておくこともできる。これにより，補正量ΔV(iT) を得るための割り算を含む複雑な演算が割愛できるので，演算時間を短縮でき，更に演算プログラムを簡素化することができる。
更に，本発明の他の実施例として，インダクタ電流が零から連続・ 不連続の臨界点電流までのインダクタ指令電流値irに対応した前記補正量ΔV(iT) は式(4) で示される１次函数で求まるので，例えば，スイッチング電源装置が起動しCPU711内部のレジスタやパルス生成部73などの初期設定を行うのと並行して，式(4) を演算して，記憶手段であるデータ・メモリ716 にその演算結果をデータ・テーブルとして記憶させることも可能である。加えて，必要に応じて記憶しているデータを修正することもできる。これにより，例えば出力電圧VoやインダクタンスＬやスイッチング周期Tsw などの回路定数が変わっても，式(4) を演算するに必要な定数を変更するだけで，前記補正量ΔV(iT) のデータ・テーブルが得られるので，制御プログラムを標準化することができる。
【００２９】
本発明の更に他の実施例として，制御周期毎の電圧平均値及び電流平均値を算出し，これを用いて，回路状態を記述する状態平均化手段により，主スイッチ42のオン時間Ton を計算することもできる。
【００３０】
2-2-3. インダクタ電流が過負荷状態の場合
過負荷状態では,Vref > Voとなるため，インダクタ指令電流値irは，常に,CPU711 のプログラム・メモリ713 に格納されている最大電流値Imaxとなる。出力電圧Voの検出値及びインダクタ電流I の検出値がスイッチング・リップルの最大値であれば，この最大電流値Imaxは出力電圧Voの函数になるので，過負荷時のインダクタ電流Ｉは図９の式(g) に基づいて制御することができる。
また，出力電流の平均値iLを出力電圧Voの函数とすることで，過負荷時の出力電圧Vo垂下特性を図１１に示すように適宜に変更することもできる。
【００３１】
上述した式(a) から式(g) をCPU711のプログラム・メモリ713 に制御プログラムとして格納しておくことにより，負荷電流に係らず，電源出力を安定化することができる。
ここで，上述の式(a) の係数Kvp, Kviを変更することにより，制御系の利得特性を変更することができる。係数Kvp, Kviの変更はキーボードなどを用いて，データ を入力することにより，実行することが可能である。また，カウンタ733 の制御周期の変更により制御系の位相特性を変更することも可能である。したがって，動作状態が変化しても制御系の安定性を確保することができる。
【００３２】
図１２に、本発明を適用できる別のスイッチング電源装置の例を示す。この実施例のスイッチング電源装置は、出力回路50にインダクタを備えない点で先に述べた実施例とは異なるが、他の部分の構成は先に述べた実施例におけると全く同様である。この実施例における出力回路50は、ダイオード51とコンデンサ54から構成される。ダイオード51は、アノードが主トランス41の２次側コイル412 の一方の端子に直列に接続され、コンデンサ54は、主トランス41の２次側コイル412 の他方の端子とダイオード51に接続されている。
出力回路50からの直流出力Voは、出力端子OUT1，OUT 2 から負荷Ｚに加えられる。この出力回路50からの出力電圧Voは、電圧アナログ信号AS1 として取り出される。出力回路の電流を検出するために，出力電流検出回路６０が、主トランス41の２次側コイル412 をコンデンサ54に接続する部位に設けられる。先に述べた実施例と同様に、この出力電流検出回路60は、電流センサ61と電流値を電圧値に変換する抵抗62とから構成される。そして、電流センサ61が、主トランス41の２次側コイル412 をコンデンサ54に接続する部位に配置される。出力電流は、該出力電流を表す電圧値AS2 として制御回路70に供給される。この電流検出回路60が配置される出力回路50内の部位は、負荷条件によって電流に不連続を生じる部位である。したがって、先に述べた実施例におけるインダクタ電流が不連続状態の場合の制御と同様な制御を適用することにより、安定した制御が可能である。
【００３３】
以上，本発明を特定の実施例について詳細に説明したが，本発明は，これら実施例の細部に限定されるものではなく，請求の範囲に記載された範囲内で幾多の変更や修正が可能である。したがって，本発明は，請求の範囲の記載によってのみ限定されるものである。
【００３４】
【発明の効果】
以上のように本発明によれば，次のような効果を得ることができる。
(a) 動作モードにインダクタ電流連続状態／不連続状態が存在する場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することができる。
(b) 記憶しているべき指令値情報を装置の起動時及び／または動作中に記憶・ 修正可能なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明によるスイッチング電源装置の一実施例の概要を示すブロック図である。
【図２】 本発明によるスイッチング電源装置の更に詳細な一構成の例を示すブロック図である。
【図３】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図４】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図５】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図６】 本発明のスイッチ電源装置の実施例における制御を説明するための数式を示すチャートである。
【図７】 図１に示したスイッチング電源装置の等価回路図である。
【図８】 インダクタ電流が不連続時の動作波形である。
【図９】 本発明のスイッチ電源装置の実施例における制御を説明するための数式を示すチャートである。
【図１０】 インダクタ電流が不連続時に必要な制御量の一例を示すグラフである。
【図１１】 過負荷時の出力電圧垂下特性を示すグラフである。
【図１２】 本発明の他の実施例を示すスイッチ電源装置の図１と同様なブロック図である。
【符号の説明】
20 １次側の整流平滑回路
40 スイッチ回路
41 主トランス
42 主スイッチ
50 出力回路
60 出力電流検出回路（インダクタ電流検出回路)
70 ディジタル制御部
71 ディジタル信号処理部
72 AD変換部
73 パルス生成部
90 駆動回路
【産業上に利用分野】
本発明は，スイッチング電源装置に関する。特に本発明は，入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路を備え，該スイッチ回路により形成されたパルス状の出力を直流に変換して出力するとともに，直流出力を制御回路によって監視して，この直流出力が一定となるようにスイッチング動作を制御するスイッチング電源装置に関する。より詳細に述べると，本発明は，制御回路としてディジタル回路を用いるスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源装置では，制御回路はアナログ回路によって構成されるのが普通である。この場合，出力電圧または出力電流を表す信号は，アナログ信号の形態であり，このアナログ信号がアナログ量として処理され，その処理結果に基づいて，スイッチング動作を制御するのに必要な制御信号が得られる。
一般に，スイッチング電源装置においては，制御の最適化のために，入力電圧や負荷電流の変動に応じて，電力変換回路の動作モードを変える場合がある。このような場合には，それぞれの動作モードに応じた複数の制御アルゴリズムをあらかじめ用意しておき，それらを適宜切り換えて使用することにより最適制御を行う必要がある。しかし，従来のアナログ制御回路を用いたスイッチング電源装置においては，制御回路における信号処理は，すべてハードウェアとしての回路構成により行われるため，電力変換回路の動作モードの変化に対応して制御アルゴリズムを切り換えて最適制御を実現するには，各制御アルゴリズムに対応した制御回路すなわちハードウェアをあらかじめ用意し，動作モードに応じてそれらを切り換えて使用するようにしなければならない。これは，ハードウェアとしての制御回路を複数種類用意しなければならないことを意味する。従って，この構成は，回路構成が著しく複雑になり，現実的とはいえない。
【０００３】
出力回路をチョークインプット方式平滑回路で構成した一般的なスイッチング電源装置においては，負荷電流の大きさに応じて，インダクタを流れる電流に関して，連続状態と不連続状態の２つの動作モードが存在する。従来のアナログ制御回路を用いたスイッチング電源装置においては，インダクタ電流の不連続状態においても，連続状態における制御モデルを用いた信号処理の方法や手順を採用するのが普通である。その理由は，負荷状態に応じて信号処理の方法や手順を変えることが困難であるか，または複雑で経済的でないためである。従って，インダクタ電流が不連続状態になると，制御モデルが不適当となり，出力電圧安定度や制御系安定度において満足できなくなる。
スイッチング電源装置において，制御回路をディジタル回路で構成すると，アナログ回路で構成した場合と比べて出力信号を検出してから制御信号を出力するまでの信号処理時間が長くなる傾向にある。このことは，負荷電流や入力電圧が急変した時や異常状態が発生した時の追随性が，アナログ回路で構成した場合よりも悪くなる傾向にあることを意味している。
【０００４】
特開昭62-225163 号公報には，スイッチング電源装置において，スイッチ回路にディジタル制御装置を使用する技術が開示されている。この公開特許公報に開示されたスイッチング電源装置は，入力電力をスイッチングするチョッパ回路と負荷変動を検知する検知回路とを備え，該チョッパ回路の制御のためにディジタル・コントローラが設けられる。このディジタル・コントローラは，検出回路により検出された信号に基づいて所定のデューティ比の制御パルスを生成し，この制御信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
この公開特許公報は，この種のディジタル制御装置を備えたスイッチング電源装置において，該スイッチング電源装置の負荷変動に対応して，適切なスイッチング制御ができるようにする技術を教示する。すなわち，この公開特許公報が推奨する構成は，スイッチ回路の制御のために，あらかじめ負荷に応じて設定されるべき制御量が記憶されている記憶回路を備えており、この記憶回路から負荷に応じた制御量を読み出して所定のデューティ比の制御パルスを生成するものである。この場合，記憶回路にはスイッチング電源装置の動作範囲内すべての制御データを記憶させておく必要がある。
【０００５】
【発明が解決しようとする課題】
本発明の課題は，動作モードにインダクタ電流連続状態・不連続状態が存在する場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することである。
本発明のもう一つの課題は，記憶しているべき指令値情報を装置の起動時または動作中のいずれか一方或いは両方において記憶・修正可能なスイッチング電源装置を提供することである。
【０００６】
【問題点を解決するための手段】
上述した課題解決のため，本発明に係るスイッチング電源は，入力された電力をスイッチングして断続するパルス状の波形を形成するスイッチ回路と，スイッチング出力を直流に変換して出力する出力回路と，ディジタル制御部とを含む。このディジタル制御部は，出力回路から出力される電圧及び／または電流のアナログ信号が入力され該アナログ信号をディジタル信号に変換し，得られた出力電圧ディジタル信号及び／または出力電流ディジタル信号に基づいて，スイッチ回路のスイッチング周波数，オン時間またはオフ時間の少なくとも一つを定める指令値を演算し，この指令値に基づいてパルスを生成し，このパルスをスイッチ回路に供給してそのスイッチ動作を制御する。
【０００７】
特に、本発明によるスイッチング電源装置は、出力回路の出力電流の検出部が負荷条件によって電流不連続を生じる部位に設けられており，検出電流に不連続を生じる低負荷領域における出力電流ディジタル信号に対応する指令値補償情報が記憶手段に記憶され，検出電流に不連続を生じる負荷条件では，該指令値補償情報と出力電圧ディジタル信号に基づいてスイッチ回路に与えられる指令値を演算するようになったことを特徴とする。ここで、負荷条件によって電流不連続を生じる部位とは、出力回路にインダクタが設けられた構成では、インダクタ電流を検出する部位であり、出力回路にインダクタを備えていない構成では、例えば出力回路の平滑用コンデンサとスイッチ回路の間の部位である。
本発明の一態様においては，出力電圧アナログ信号及び／または出力電流アナログ信号は，スイッチ回路のスイッチング周期に同期して，スイッチング周期の同位相において取り込まれ，このアナログ信号に基づいて出力電圧ディジタル信号及び／または出力電流ディジタル信号が得られる。出力電流アナログ信号は，出力回路のどの部分を流れる電流でも良い。例えば，出力回路に出力を整流し平滑化するための平滑化回路が設けられ，この回路にインダクタが備えられる場合には，該インダクタを流れるインダクタ電流を検出し，出力電流アナログ信号を得ることができる。
【０００８】
指令値演算の周期はスイッチング周期の整数倍とし，アナログ信号の取込みは指令値演算の周期ごとに少なくとも１回ずつ行われる。スイッチング電源装置においては，出力回路で平滑化された出力もスイッチ回路のスイッチング周期に対応してある程度の周期的変動を伴っているが，スイッチング周期の同位相において取り込んだアナログ信号に基づいてディジタル信号を生成し，指令値の演算に使用することにより，この周期的変動の影響を抑制することができる。従って，本発明のこの態様においては，データの平均化のようなデータ前処理を省略することができる。
指令値演算において，記憶手段に記憶されている情報を利用する本発明の一態様においては，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶されている情報とを照合することで得られる。このようにして得られた情報を利用することにより，制御アルゴリズムに基づく複雑な指令値演算を必要とすることなく，容易に指令値を求めることができるので，信号処理（演算）時間の短縮が可能となる。さらに，この態様においては，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に記憶していく，または記憶していた情報を修正することも可能である。記憶しているべき情報を適宜記憶・修正可能にすることにより，事前に制御アルゴリズム（演算結果）に対する補正を必要に応じて行えるため，最適な制御を容易に実現することができる。
【０００９】
【発明の実施の形態】
図１は本発明に係るスイッチング電源装置の電気回路図を示す。本発明に係るスイッチング電源は，入力された電力をスイッチングしてパルス状の波形を形成するスイッチ回路40と，スイッチングされたパルス状波形の出力を直流に変換して出力する出力回路50と，ディジタル制御部70とを含む。
この実施例において，スイッチング電源装置は，交流電力を入力する入力端子IN1, IN2を有しており，該入力端子IN1, IN2に供給された交流電力は，入力フィルタ10を通して，整流平滑化回路20に印加される。整流平滑化回路20は全波整流ダイオード21と平滑コンデンサ22とを含んでいる。整流平滑化回路20の出力はスイッチ回路40に供給される。
【００１０】
スイッチ回路40は，整流平滑化回路20から供給される電力をオン・オフ制御するように働く。 スイッチ回路40は，電界効果トランジスタ(FET）で構成されたスイッチング素子42と，そのオン・オフ出力を出力回路50に結合する主トランス41を備える。スイッチング素子42のドレインは主トランス41の一次側コイル411 の一方の端子に直列に接続されている。主トランス41の一次側コイル411 の他方は，整流平滑化回路20に接続されている。
出力回路50は，整流平滑化回路であり，スイッチ回路40から供給されたスイッチング出力を直流に変換して出力する。直流出力Voは出力端子OUT1, OUT2から負荷Z に供給される。出力回路50の電源供給ラインには，出力電流Ｉを検出する出力電流検出回路60が結合されている。出力回路50は、安定化出力を得るため，チョークインプット方式平滑化回路で構成される。図示された平滑化回路は，ダイオード51, 52と，インダクタ53と，コンデンサ54とを含んでいる。一方のダイオード51は，アノードが主トランス41の２次側コイル412 の一方の端子に直列に接続されている。他方のダイオード52は，主トランス41の２次側コイル412 に並列で，カソードがダイオード51のカソードに接続されている。インダクタ53は，ダイオード51とダイオード52の接続点に接続されている。コンデンサ54は，インダクタ53の出力端に接続されている。
【００１１】
出力回路50からの出力は電圧アナログ信号AS1 として取り出され，出力電流検出回路60からの出力は電流アナログ信号AS2 として取り出され，これらのアナログ信号はディジタル制御部70に供給される。そして，このディジタル制御部70からの制御出力がスイッチ回路40を構成するスイッチング素子42に供給される。スイッチング素子42は，オン時間とオフ時間の和として定義できるスイッチング周期における該オン時間とオフ時間の比，すなわちデューティ比を定めるように作動する。
ディジタル制御部70は，出力回路50から出力される電圧アナログ信号AS1 と出力電流検出回路60から出力される電流アナログ信号AS2 を入力として受け，これらアナログ信号AS1, AS2をディジタル信号にそれぞれ変換する。ディジタル制御部70は，得られた出力電圧ディジタル信号及び出力電流ディジタル信号とに基づいて，スイッチ回路40のオン時間及びオフ時間を定める指令値演算する。スイッチ回路40のオン時間及びオフ時間を定める代わりに，あるいはそれに加えて，スイッチング周期を定めるようにしても良い。指令値演算のサイクル時間（以下，「制御周期」と呼ぶこともある）はスイッチング周期の整数倍とし，複数回のスイッチング周期ごとに一回の指令値演算が行われる場合もある。
【００１２】
指令値演算において，記憶手段に記憶されている情報を利用する態様においては，必要な情報は，出力電圧ディジタル信号及び／または出力電流ディジタル信号と記憶手段に記憶されている情報とを照合することで得られる。更に，この態様においては，記憶手段にあらかじめ情報を記憶させておくほかに，必要な情報を記憶手段に記憶していくか，または記憶していた情報を修正していくことも可能である。
次に，ディジタル制御部70は，演算により得られた指令値に基づいてパルスを生成し，このパルスをスイッチ回路40に供給してそのスイッチ動作を制御する。これにより，出力端子OUT1, OUT2に現れる直流出力電圧Voおよび直流出力電流I が制御される。
【００１３】
上述したように，本発明によるスイッチング電源装置は，ディジタル制御部70を有するディジタル制御方式を採用するので，動作モードごとの制御アルゴリズムを，ソフトウェアで容易に切り換えて実行することが可能になる。また，制御アルゴリズムの数の増加にはソフトウェアによって対応できるので，回路が複雑化することはない。更に，必要な制御アルゴリズムはソフトウェアによって実行することができるので，ディジタル制御部70のハードウェアを標準化することができる。
図２は，本発明に係るスイッチング電源装置の更に具体的な電気回路図を示すものである。図２において，図１と同一の構成部分は，同一の参照符号を付し，説明は省略する。この実施例において，整流平滑化回路20には起動回路30が接続されている。起動回路30は，交流電源投入後の立ち上げ時に，ディジタル制御部70を動作させる電力を発生させる。起動回路30の出力側には，駆動回路90が接続されている。
【００１４】
主トランス41には，補助電源回路80が接続されている。この補助電源回路80はディジタル制御部70の電源を構成するものであって，主トランス41に設けられた補助巻線81に，整流平滑化回路を含む回路82が接続されている。補助電源回路80は，ディジタル制御部70に供給される電源電圧を生成し，この電源電圧はディジタル制御部70に備えられた電源端子T5〜T7に供給される。
出力電流検出回路60は，インダクタ電流I を検出する電流センサ61と電流値を電圧値に変換する抵抗62とを備える。電流センサ61はインダクタ53と直列となるように接続される場合もある。本実施例においては，出力回路50がチョークインプット方式整流平滑化回路となっているので，出力電流検出回路60は出力回路50に含まれるインダクタ53のインダクタ電流を電圧値として検出することになる。以下，出力電流検出回路60をインダクタ電流検出回路60と称することとする。
【００１５】
次に，ディジタル制御部70は,AD 変換部72，ディジタル信号処理部71及びパルス生成部73を備える。ディジタル制御部70は，主要素として,DSPと称されているディジタル・シグナル・プロセッサを含む。 DSPとしては,AD 変換部72をその構成に含むものもある。ディジタル制御部70として,DSPを用いる場合，パルス生成部73はDSP の内部要素として備えても良いし，その一部または全部を外部要素としてDSP に外付けしても良い。
AD変換部72は，出力電圧アナログ信号AS1,インダクタ電流アナログ信号AS2 を，ディジタル信号DS1, DS2にそれぞれ変換する。 AD 変換部72は,AD 変換部721 及びAD変換部722 を含むこともできる。ここで,AD 変換部721 には端子T1を通して出力電圧アナログ信号AS1 が供給され,AD 変換部722 には端子T2を通してインダクタ電流アナログ信号AS2 が供給される。
【００１６】
ディジタル制御部70のディジタル信号処理部71は，プログラム・メモリ７１３と，データ・メモリ 714，715, 716と，主演算部（以下CPU と称する)711とを備える。データ・メモリ714, 715は,AD 変換部72から供給される各ディジタル信号DS1, DS2のデータを一時格納する。 AD 変換部72からのディジタル信号の供給は，各スイッチング周期ごとに行っても良いが，指令値演算のサイクル時間，すなわち制御周期ごとに行っても良い。いずれにしても，スイッチング周期または制御周期に同期して，同位相におけるデータを供給することが好ましい。同位相のデータに基づいて指令値の演算を行うことにより，データの平均化のようなデータ前処理を省略することができる。 CPU711 は，バス712 を経由して，データ・メモリ714, 715からデータを取り込み，その四則演算・ 論理演算など必要な演算を行う。
【００１７】
パルス生成部73は，カウンタ731, 732, 733 と，ラッチ回路734 と，出力回路735 とを備える。カウンタ731 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオフ・タイミングを定める。カウンタ732 は，ディジタル信号処理部71から与えられる指令値に基づいて，主スイッチ42のオン・タイミングを定める。カウンタ733 は，指令値演算のサイクル時間，すなわち制御周期を定める。
ラッチ回路734 は，カウンタ732 で設定されたオン・タイミングでセット（論理値1)され，カウンタ731 のオフ・タイミングでリセット（論理値0)される。この動作により，ラッチ回路734 からは主スイッチ42を駆動するパルスが出力される。
【００１８】
駆動回路90は，駆動信号をスイッチ回路40に伝送するパルストランス91と抵抗92を備える。ディジタル制御部70からの駆動信号は抵抗92を通して主スイッチ42に伝送される。
次に，図示された実施例の回路の動作について説明する。図３は，本発明に係るスイッチング電源装置の動作についてのフローチャートである。このフローチャートは，電源投入時の動作と，定常時の動作との両者を含んでいる。
1. 電源投入時の動作
電源を投入すると,1次側整流ダイオード・ブリッジ21を通りコンデンサ22に充電電流が流れる。コンデンサ22の電圧が所定値に達すると，起動回路30及び補助電源回路80が順次動作を開始し，装置の各部に電力が供給される。ここで，デジタル信号処理部71のCPU711は，制御プログラムにより，電源の起動動作を開始する。すなわち，ディジタル制御部70に供給される電圧が所定値になると,CPU711 はプログラム・メモリ713 に記述された制御プログラムの内容を順次実行し,CPU711 内部のレジスタやパルス生成部73などの初期設定と出力信号に応じた指令値情報を順次データ・メモリ716 に記憶していく。その後,CPU711 は,AD 変換部721, 722を通して，データ・メモリ714, 715に一時記憶されている出力電圧ディジタル・ データ及びインダクタ電流ディジタル・ データを読み取る。
【００１９】
CPU711は，読み取られたディジタル・ データに基づき，装置が起動中であるか否かを判断する。 起動中であるか否かは，例えば，定常動作時に得られる出力電圧値をプログラム・メモリ713 に記憶しておき，この記憶された出力電圧値と読み取られたデータ 値とを比較することによって判断できる。
起動中である旨の判断(YES) がなされた場合，起動時の制御アルゴリズムにしたがって，主スイッチ42のオン時間を計算する。この演算結果に基づき，カウンタ731 , 732 及びラッチ回路734 により，所定のオン時間を持つパルスが生成される。生成されたパルスは，出力回路735 を通して駆動信号として送出される。そして，この駆動信号が駆動回路90のパルストランス91から抵抗92を通って主スイッチ42に送出され，１次側電力が出力回路50に伝送される。これにより，装置は負荷に電力の供給を開始する。この際，電源投入時( 起動時) の制御アルゴリズムが選択されているため，主スイッチ42のドレイン電流が過大にならないように，ソフトスタート制御されて電力が供給される。
【００２０】
CPU711は，装置が起動中ではないと判断されるまで，起動時の制御アルゴリズムに基づいて，主スイッチ42のオン時間とオフ時間の比率を制御する。
2. 定常時の動作
上述の起動動作によって，例えば出力電圧Voが定常値に達すると,CPU711 は起動動作が終わった旨の判断(No)をし，定常動作に移る。次に定常動作について説明する。
2-1. 一般的な制御動作
出力回路50の出力電圧Voのアナログ信号AS1 は，ディジタル制御部70に取り込まれ,AD 変換部721 によってディジタル信号DS1 に変換される。この変換されたディジタル信号DS1 はデータ・メモリ714 に一時的に記憶される。インダクタ電流検出回路60によって得られたインダクタ電流I のアナログ信号AS2 は，ディジタル制御部70に取り込まれ,AD 変換部722 によってディジタル信号DS2 に変換される。インダクタ電流ディジタル信号DS2 は，データ・メモリ715 に一時的に記憶される。
【００２１】
CPU711は，制御プログラムに基づいて，データ・メモリ714, 715の内容を読み取る。そして，読み取られたデータを用いて，スイッチ回路40に含まれる主スイッチ42のオン時間及びオフ時間を定める指令値を計算する。 CPU711 によって計算された指令値は，パルス生成部73に取り込まれる。
時刻t1においてパルス生成部73のカウンタ732 がオーバフローまたはアンダフローすると，それに対応した信号がラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値1 にセットされる。
次に,CPU711 によって指令されたオン時間を経過すると，カウンタ731 がオバーフローまたはアンダフローし，主スイッチ42のオフ・タイミングを設定する。カウンタ731 のリップルキャリー信号またはボロー信号は，ラッチ回路734 に供給される。ラッチ回路734 は，この信号によって出力が論理値０にリセットされる。これにより，ラッチ回路734 からは主スイッチ42を駆動するオン時間のパルスが出力される。
【００２２】
指令値演算の制御周期は，カウンタ733 によって設定される。制御周期は，スイッチング周期の整数倍m とする。こうすることにより，データ・メモリ714, 715には，制御周期ごとに，検出した各検出信号値が蓄積されることになる。 CPU711 は，データ・メモリ714, 715からデータを読み取り，定常動作時の制御アルゴリズム（例えば，定電圧動作時の制御アルゴリズムなど）により，主スイッチ42のオン時間を計算する。そして，制御周期ごとに更新された指令値をパルス生成部73に供給する。
出力回路735 は，ラッチ回路734 から供給されるパルスを，パルストランス91を介して主スイッチ42のゲートに供給する。これにより，出力回路50の出力電圧Vo及びインダクタ電流Ｉが,CPU711 の制御アルゴリズムに基づいた値に制御される。
【００２３】
2-2. 動作モード毎の制御動作
CPU711において実行される制御アルゴリズムは，制御モードが，定電圧モードであるか，定電流モードであるか，あるいは定電力モードであるかによって，異なるアルゴリズムが選択される。これらの演算手順は,CPU711 のプログラム・メモリ713 にあらかじめ記述されたプログラムの内容にしたがって実行される。
CPU711のプログラムは，定電圧動作の場合には出力電圧Voが一定となるように，また，定電流動作の場合には出力電流が一定となるように，更に，定電力動作の場合には，出力電圧Voと出力電流の積が一定となるように，オン時間及びオフ時間を計算するプログラムとなる。
本発明の図示実施例に係るスイッチング電源装置においては，出力電圧Vo，インダクタ電流Ｉの変化に追随して，出力電圧値を一定に維持するように制御アルゴリズムを変更する。すなわち，カウンタ733(図2 参照) がリセットされる度ごとに，各検出信号をCPU711に取り込み，図４に示すように，各検出信号及び／または１制御周期前の各検出信号をもとに装置の動作状態を判定し，動作状態に応じて適宜に指令値演算プログラムを選択する。例えば，出力電圧Voが異常に上昇した場合は，過電圧時の制御アルゴリズムが選択され，主スイッチ42のオン時間が短くなるように，あるいは出力を停止するように制御する。
【００２４】
一方，インダクタ電流I に対しても，過負荷状態になると，過負荷時の制御アルゴリズムが選択され，主スイッチ42のオン・ デューティが小さくなるように制御され，インダクタ電流を抑える。更に，複数のスイッチング電源装置を並列に接続して動作させている場合には，並列動作時の制御アルゴリズムが選択され，各装置の出力電流が均等となるように制御する。
一例として，図５のフローチャートを参照し，出力電圧Voを定電圧制御するための制御アルゴリズムについて説明する。この場合は，指令値演算手段として，インダクタ電流が負荷に応じて変化することに着目して，インダクタ電流連続時の演算プログラム，インダクタ電流不連続時の演算プログラムや過負荷時の演算プログラム及び負荷急変時の演算プログラムをあらかじめCPU711のプログラム・メモリ713 に格納しておく。そして，カウンタ733 から割り込みがかかる毎に，各検出信号を,CPU711 に取り込み，その検出信号及び／または１制御周期前の検出信号をもとに装置の動作状態を判定し，それぞれの動作状態に応じた演算プログラムを選択する。
【００２５】
2-2-1. インダクタ電流が連続状態の場合
指令基準電圧値Vrefと検出した出力電圧Voとにより，図６の式(a), (b)により(n+1) 番目の制御周期のインダクタの指令電流値ir(n+1) を計算する。
このインダクタ指令電流値ir(n+1) をもとに，スイッチング電源装置の等価離散値モデルに基づいて主スイッチ42のオン時間Ton(n)を計算する。
次に，等価離散値モデルに基づく演算方法について説明する。図７は図１に示したスイッチング電源装置の等価回路図である。この等価回路図より，図６の回路方程式(c-1) が得られる。
この式をディジタル信号処理に適用される離散値系に書き直すことにより，図６の式(c-2) が得られる。
【００２６】
式(c-2) において,i(n) は(n) 番目の制御周期以前に検出できないので，１制御周期前に戻してインダクタ推定電流ie(n) を図６の式(d) から求める。
更に，式(c-2) の出力電圧Vo(n) は,1制御周期間ではほとんど変化しないとして1 制御周期前の検出値Vo(n-1) で置き換え，インダクタ電流i(n+1)には式(a) で求まるインダクタ指令電流ir(n+1) を，それぞれ式(c-2) に代入すると，スイッチング周期Tsw 間の主スイッチ42のオン時間Ton(n)が図６の式(e) のように求められる。
2-2-2. インダクタ電流が不連続状態の場合
図８に，インダクタ電流が不連続状態の時のインダクタ電流Ｉの波形及びダイオード52の両端電圧viの波形を示す。この時のインダクタ電流Ｉ及びダイオード52の両端電圧viはそれぞれ図９の式(1), (2), (3) で表される。
【００２７】
これらの関係より，インダクタ電流Ｉが不連続状態の場合，ダイオード52の両端電圧viの平均値は常に出力電圧Voに等しくなるので，上述したインダクタ電流Ｉが連続状態の場合の制御方法では出力電圧を安定化することができなくなる。そこで、 インダクタ電流I が不連続状態の場合は，スイッチング周期Tsw 間の最大電流値iTを利用することで制御することが可能になる。すなわち，式(2) より,V, Vo, L を定数と考えるとiTは主スイッチ42のオン時間Ton によってのみ決まる値となる。また，インダクタ電流不連続時に必要なダイオード52の両端電圧指令値vir 及び補正量ΔV(iT) は，図１０に示すようになる。これより，インダクタ指令電流値ir(n+1) をもとに次式(f) から主スイッチ42のオン時間Ton(n)を計算する。
【００２８】
なお，ΔV(iT) は図９の式(4) から求める。
本発明の他の実施例として，インダクタ電流が零から連続・ 不連続の臨界点電流までのインダクタ指令電流値irに対応したダイオード52の両端電圧viの補正量ΔV(iT) を，データ・テーブルとして記憶手段であるデータ・メモリ716 にあらかじめ記憶させておくこともできる。これにより，補正量ΔV(iT) を得るための割り算を含む複雑な演算が割愛できるので，演算時間を短縮でき，更に演算プログラムを簡素化することができる。
更に，本発明の他の実施例として，インダクタ電流が零から連続・ 不連続の臨界点電流までのインダクタ指令電流値irに対応した前記補正量ΔV(iT) は式(4) で示される１次函数で求まるので，例えば，スイッチング電源装置が起動しCPU711内部のレジスタやパルス生成部73などの初期設定を行うのと並行して，式(4) を演算して，記憶手段であるデータ・メモリ716 にその演算結果をデータ・テーブルとして記憶させることも可能である。加えて，必要に応じて記憶しているデータを修正することもできる。これにより，例えば出力電圧VoやインダクタンスＬやスイッチング周期Tsw などの回路定数が変わっても，式(4) を演算するに必要な定数を変更するだけで，前記補正量ΔV(iT) のデータ・テーブルが得られるので，制御プログラムを標準化することができる。
【００２９】
本発明の更に他の実施例として，制御周期毎の電圧平均値及び電流平均値を算出し，これを用いて，回路状態を記述する状態平均化手段により，主スイッチ42のオン時間Ton を計算することもできる。
【００３０】
2-2-3. インダクタ電流が過負荷状態の場合
過負荷状態では,Vref > Voとなるため，インダクタ指令電流値irは，常に,CPU711 のプログラム・メモリ713 に格納されている最大電流値Imaxとなる。出力電圧Voの検出値及びインダクタ電流I の検出値がスイッチング・リップルの最大値であれば，この最大電流値Imaxは出力電圧Voの函数になるので，過負荷時のインダクタ電流Ｉは図９の式(g) に基づいて制御することができる。
また，出力電流の平均値iLを出力電圧Voの函数とすることで，過負荷時の出力電圧Vo垂下特性を図１１に示すように適宜に変更することもできる。
【００３１】
上述した式(a) から式(g) をCPU711のプログラム・メモリ713 に制御プログラムとして格納しておくことにより，負荷電流に係らず，電源出力を安定化することができる。
ここで，上述の式(a) の係数Kvp, Kviを変更することにより，制御系の利得特性を変更することができる。係数Kvp, Kviの変更はキーボードなどを用いて，データ を入力することにより，実行することが可能である。また，カウンタ733 の制御周期の変更により制御系の位相特性を変更することも可能である。したがって，動作状態が変化しても制御系の安定性を確保することができる。
【００３２】
図１２に、本発明を適用できる別のスイッチング電源装置の例を示す。この実施例のスイッチング電源装置は、出力回路50にインダクタを備えない点で先に述べた実施例とは異なるが、他の部分の構成は先に述べた実施例におけると全く同様である。この実施例における出力回路50は、ダイオード51とコンデンサ54から構成される。ダイオード51は、アノードが主トランス41の２次側コイル412 の一方の端子に直列に接続され、コンデンサ54は、主トランス41の２次側コイル412 の他方の端子とダイオード51に接続されている。
出力回路50からの直流出力Voは、出力端子OUT1，OUT 2 から負荷Ｚに加えられる。この出力回路50からの出力電圧Voは、電圧アナログ信号AS1 として取り出される。出力回路の電流を検出するために，出力電流検出回路６０が、主トランス41の２次側コイル412 をコンデンサ54に接続する部位に設けられる。先に述べた実施例と同様に、この出力電流検出回路60は、電流センサ61と電流値を電圧値に変換する抵抗62とから構成される。そして、電流センサ61が、主トランス41の２次側コイル412 をコンデンサ54に接続する部位に配置される。出力電流は、該出力電流を表す電圧値AS2 として制御回路70に供給される。この電流検出回路60が配置される出力回路50内の部位は、負荷条件によって電流に不連続を生じる部位である。したがって、先に述べた実施例におけるインダクタ電流が不連続状態の場合の制御と同様な制御を適用することにより、安定した制御が可能である。
【００３３】
以上，本発明を特定の実施例について詳細に説明したが，本発明は，これら実施例の細部に限定されるものではなく，請求の範囲に記載された範囲内で幾多の変更や修正が可能である。したがって，本発明は，請求の範囲の記載によってのみ限定されるものである。
【００３４】
【発明の効果】
以上のように本発明によれば，次のような効果を得ることができる。
(a) 動作モードにインダクタ電流連続状態／不連続状態が存在する場合に，制御アルゴリズムを複雑にすることなく，出力安定度が高いスイッチング電源装置を提供することができる。
(b) 記憶しているべき指令値情報を装置の起動時及び／または動作中に記憶・ 修正可能なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明によるスイッチング電源装置の一実施例の概要を示すブロック図である。
【図２】 本発明によるスイッチング電源装置の更に詳細な一構成の例を示すブロック図である。
【図３】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図４】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図５】 本発明によるスイッチング電源装置の制御手順の一例を示すフローチャートである。
【図６】 本発明のスイッチ電源装置の実施例における制御を説明するための数式を示すチャートである。
【図７】 図１に示したスイッチング電源装置の等価回路図である。
【図８】 インダクタ電流が不連続時の動作波形である。
【図９】 本発明のスイッチ電源装置の実施例における制御を説明するための数式を示すチャートである。
【図１０】 インダクタ電流が不連続時に必要な制御量の一例を示すグラフである。
【図１１】 過負荷時の出力電圧垂下特性を示すグラフである。
【図１２】 本発明の他の実施例を示すスイッチ電源装置の図１と同様なブロック図である。
【符号の説明】
20 １次側の整流平滑回路
40 スイッチ回路
41 主トランス
42 主スイッチ
50 出力回路
60 出力電流検出回路（インダクタ電流検出回路)
70 ディジタル制御部
71 ディジタル信号処理部
72 AD変換部
73 パルス生成部
90 駆動回路
Claims (2)
- 入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路と，
前記スイッチング出力を直流に変換して出力する出力回路と，
前記出力回路の出力に応じて前記スイッチ回路のスイッチング動作を制御するディジタル制御部と，
を備え，
前記ディジタル制御部は，
前記出力回路から出力される電圧の出力電圧アナログ信号及び前記出力回路から出力される電流の出力電流アナログ信号を受けて，前記出力電圧アナログ信号及び前記出力電流アナログ信号を，それぞれ出力電圧ディジタル信号及び出力電流ディジタル信号に変換し，
前記出力電圧ディジタル信号及び前記出力電流ディジタル信号の少なくとも一つに基づいて，前記スイッチ回路のスイッチング周期と，オン時間またはオフ時間の少なくとも一つを定める指令値を演算し，
前記指令値に基づいて制御パルスを生成し，前記制御パルスを前記スイッチ回路に供給してそのスイッチ動作を制御するようになった，
スイッチング電源装置であって，
前記出力回路の出力電流の検出部が負荷条件によって電流不連続を生じる部位に設けられており，
検出電流に不連続を生じる軽負荷領域における出力電流ディジタル信号に対応する指令値補償情報が記憶手段に記憶され，
検出電流に不連続を生じる負荷条件では，前記指令値補償情報と前記出力電圧ディジタル信号に基づいて前記スイッチ回路に与えられる前記指令値を演算するようになり，
電源装置の動作中に前記記憶手段に記憶されている前記指令値補償情報を適宜修正するようにした，ことを特徴とするスイッチング電源装置。 - 請求項１に記載したスイッチング電源装置であって、前記出力回路はインダクタを備え、前記出力回路の出力電流の前記検出部がインダクタ電流を検出するものであることを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00721798A JP4098868B2 (ja) | 1998-01-19 | 1998-01-19 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00721798A JP4098868B2 (ja) | 1998-01-19 | 1998-01-19 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11206119A JPH11206119A (ja) | 1999-07-30 |
| JP4098868B2 true JP4098868B2 (ja) | 2008-06-11 |
Family
ID=11659841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00721798A Expired - Lifetime JP4098868B2 (ja) | 1998-01-19 | 1998-01-19 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4098868B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4497600B2 (ja) * | 1999-10-28 | 2010-07-07 | 新電元工業株式会社 | 定電力出力直流電源装置の制御方式 |
| JP2002252974A (ja) * | 2001-02-26 | 2002-09-06 | Tdk Corp | スイッチング電源装置 |
| JP4565451B2 (ja) * | 2006-01-27 | 2010-10-20 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
| JP5067014B2 (ja) * | 2007-05-21 | 2012-11-07 | 富士電機株式会社 | 並列多重チョッパの制御装置 |
| JP5566859B2 (ja) * | 2010-11-17 | 2014-08-06 | 株式会社東芝 | 電源回路 |
| WO2013111290A1 (ja) * | 2012-01-25 | 2013-08-01 | イサハヤ電子株式会社 | スイッチングレギュレータ |
| CN105490542A (zh) * | 2014-09-19 | 2016-04-13 | 万国半导体(开曼)股份有限公司 | 固定导通时间切换式转换装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09103068A (ja) * | 1995-10-05 | 1997-04-15 | Hitachi Ltd | 電源装置 |
| CN1052586C (zh) * | 1996-06-24 | 2000-05-17 | Tdk株式会社 | 开关电源装置及其数字控制装置 |
-
1998
- 1998-01-19 JP JP00721798A patent/JP4098868B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11206119A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115266A (en) | Switching power source with a digital control circuit to maintain a constant DC output signal | |
| US7317625B2 (en) | Parallel current mode control using a direct duty cycle algorithm with low computational requirements to perform power factor correction | |
| JP5273158B2 (ja) | Ｐｆｃコンバータ | |
| JP3425960B2 (ja) | 電源電流消費が調整されるスイッチング回路網 | |
| JP2007509593A (ja) | 全体的フィードフォワードスイッチング電源制御 | |
| JP2007181362A (ja) | スイッチング電源装置 | |
| JP6336784B2 (ja) | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 | |
| JP5038841B2 (ja) | スイッチング電源装置 | |
| US6977830B2 (en) | Power supply apparatus | |
| JP2009011147A (ja) | スイッチング電源装置 | |
| JP6350305B2 (ja) | 電圧変換装置及び電圧変換方法 | |
| JP4098868B2 (ja) | スイッチング電源装置 | |
| JP2000152616A (ja) | 電源装置 | |
| WO2004064237A1 (en) | Digital state controller for a high-voltage generator using the mixed-mode modulation method | |
| JP4234808B2 (ja) | スイッチング電源装置 | |
| JP4097341B2 (ja) | スイッチング電源装置 | |
| JP6717220B2 (ja) | 電力変換装置 | |
| JPH03230759A (ja) | 電源装置および力率改善方法 | |
| JP2000014144A (ja) | スイッチング電源装置 | |
| JP6716994B2 (ja) | 電源回路 | |
| JP2002262565A (ja) | スイッチング電源装置 | |
| US10530251B1 (en) | DC-DC converter with regulator having a plurality of parameter sets | |
| JPH0549252A (ja) | インバータ | |
| JP2003259640A (ja) | スイッチング電源装置 | |
| JP2000023457A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |