JP2003259640A

JP2003259640A - スイッチング電源装置

Info

Publication number: JP2003259640A
Application number: JP2002053400A
Authority: JP
Inventors: Koichiro Miura; 幸一郎三浦; Hisanori Cho; 寿典長; Koichi Imai; 考一今井
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】動作状態が変化した場合であっても、出力電
圧Ｖｏを高精度に安定させることが可能なスイッチング
電源装置を提供する。【解決手段】入力された電力をスイッチングして断続
するパルス状の波形のスイッチング出力を形成するスイ
ッチ回路４０と、スイッチング出力を直流に変換して出
力する出力回路５０と、スイッチ回路４０のスイッチン
グ動作を制御するデジタル制御部７０とを備えるスイッ
チング電源装置であって、デジタル制御部７０は、出力
回路５０の出力電圧Ｖｏ及びインダクタ電流ＩＬに基づ
いてスイッチ回路４０のスイッチング動作を制御する指
令値（ｔ_ｏｎ（ｎ））を演算により生成するとともに、
出力回路５０の出力電圧Ｖｏ及びインダクタ電流ＩＬに
基づいて演算における制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ
_ＳＩを変更する。これにより、出力電圧Ｖｏを高精度に
安定させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、特に、デジタル制御によるスイッチング電
源装置に関する。

【０００２】

【従来の技術】従来のスイッチング電源装置では、制御
回路はアナログ回路によって構成されるのが普通であ
る。この場合、出力電圧または出力電流を表す信号は、
アナログ信号の形態であり、このアナログ信号がアナロ
グ量として処理され、その処理結果に基づいて、スイッ
チング動作を制御するのに必要な制御信号が得られる。

【０００３】一般に、スイッチング電源装置において
は、制御の最適化のために、入力電圧や負荷電流の変動
に応じて、電力変換回路の動作モードを変える場合があ
る。しかし、従来のアナログ制御回路を用いたスイッチ
ング電源装置においては、制御回路における信号処理が
すべてハードウェア回路により行われるため、電力変換
回路の動作モードの変化に対応して制御アルゴリズムを
切り換えて最適制御を実現するには、各制御アルゴリズ
ムに対応した制御回路すなわちハードウェアをあらかじ
め用意し、動作モードに応じてそれらを切り換えて使用
するようにしなければならない。これは、ハードウェア
としての制御回路を複数種類用意しなければならないこ
とを意味する。従って、この構成は、回路構成が著しく
複雑になり、現実的とはいえない。

【０００４】一方、近年、スイッチング電源装置の制御
回路として、デジタル回路が用いられることがある（特
開昭６２−２２５１６３号公報、特開平２−７４１５２
号公報、特開平１１−２７５８５８号公報参照）。

【０００５】

【発明が解決しようとする課題】しかしながら、制御回
路をデジタル回路によって構成した場合であっても、イ
ンダクタ電流連続状態、インダクタ電流不連続状態、過
負荷状態等、スイッチング電源装置の動作状態が刻々と
変化する場合には、出力電圧Ｖｏを高精度に安定させる
ことは困難である。このため、簡単な方法で出力電圧Ｖ
ｏを高精度に安定させることが可能なスイッチング電源
装置が望まれている。

【０００６】したがって、本発明の目的は、動作状態が
変化した場合であっても、出力電圧Ｖｏを高精度に安定
させることが可能なスイッチング電源装置を提供するこ
とである。

【０００７】

【課題を解決するための手段】本発明のかかる目的は、
入力された電力をスイッチングして断続するパルス状の
波形のスイッチング出力を形成するスイッチ回路と、前
記スイッチング出力を直流に変換して出力する出力回路
と、前記スイッチ回路のスイッチング動作を制御するデ
ジタル制御部とを備えるスイッチング電源装置であっ
て、前記デジタル制御部は、少なくとも前記出力回路の
出力に基づいて前記スイッチ回路のスイッチング動作を
制御する指令値を演算により生成するとともに、少なく
とも前記出力回路の出力に基づいて前記演算における制
御ゲインを変更することを特徴とするスイッチング電源
装置によって達成される。

【０００８】本発明の好ましい実施態様においては、前
記デジタル制御部は、前記制御ゲインを決定するための
データ・テーブルを有しており、少なくとも前記出力回
路の出力に基づき前記データ・テーブルを参照すること
によって前記制御ゲインを決定する。

【０００９】本発明のさらに好ましい実施態様において
は、前記デジタル制御部は、少なくとも出力電圧値及び
出力電流値に基づいて前記制御ゲインを変更する。

【００１０】本発明のさらに好ましい実施態様において
は、前記デジタル制御部は、少なくとも出力電圧の変化
及び出力電流の変化に基づいて前記制御ゲインを変更す
る。

【００１１】本発明のさらに好ましい実施態様において
は、前記デジタル制御部は、少なくとも出力電圧値及び
出力電流値に基づいて、前記指令値を演算するためのア
ルゴリズムを切り替える。

【００１２】本発明にかかるスイッチング電源装置よれ
ば、動作状態に応じて制御ゲインを最適化することがで
きることから、出力電圧を高精度に安定させることが可
能となる。

【００１３】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。

【００１４】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置の回路図である。

【００１５】図１に示すように、本実施態様にかかるス
イッチング電源装置は、入力端子ＩＮ１、ＩＮ２間に供
給される交流電力を変換し、出力端子ＯＵＴ１、ＯＵＴ
２間に接続される直流負荷Ｚに直流電力を供給する装置
であり、入力端子ＩＮ１及びＩＮ２に供給された交流電
力に含まれるノイズを除去する入力フィルタ１０と、入
力フィルタ１０の出力を整流・平滑する整流平滑化回路
２０と、整流平滑化回路２０の出力をスイッチングする
ことにより、断続するパルス状波形を有するスイッチン
グ出力を生成するスイッチ回路４０と、スイッチ回路４
０の出力を直流に変換して出力端子ＯＵＴ１、ＯＵＴ２
に出力する出力回路５０と、スイッチ回路４０の動作を
制御するデジタル制御部７０と、インダクタ電流ＩＬを
検出するインダクタ電流検出回路６０と、デジタル制御
部７０に動作電力を供給する補助電源回路８０と、デジ
タル制御部７０の出力に基づいてスイッチ回路４０を駆
動する駆動回路９０とを備えている。

【００１６】整流平滑化回路２０は、全波整流ダイオー
ド２１と平滑コンデンサ２２とを含んでおり、整流平滑
化回路２０の出力は、上述のとおりスイッチ回路４０に
供給される。

【００１７】スイッチ回路４０は、電界効果トランジス
タ（ＦＥＴ）からなるスイッチング素子４２と、そのス
イッチング出力を出力回路５０に結合する主トランス４
１とを備え、整流平滑化回路２０より供給される電力を
オン・オフ制御するように働く。スイッチング素子４２
のドレインは主トランス４１の一次側コイル４１１の一
方の端子に直列に接続されている。また、主トランス４
１の一次側コイル４１１の他方の端子は、整流平滑化回
路２０に接続されている。

【００１８】出力回路５０は、スイッチ回路４０より供
給されるスイッチング出力を直流に変換して直流である
出力電圧Ｖｏを生成する回路であり、ダイオード５１、
５２と、インダクタ５３と、コンデンサ５４とを含んで
いる。ダイオード５１は、アノードが主トランス４１の
２次側コイル４１２の一方の端子に接続されており、ダ
イオード５２は、アノードが主トランス４１の２次側コ
イル４１２の他方の端子に接続され、カソードがダイオ
ード５１のカソードに接続されている。インダクタ５３
は、ダイオード５１とダイオード５２の共通カソード接
続点に接続されている。コンデンサ５４は、出力端子Ｏ
ＵＴ１、ＯＵＴ２間に接続されている。

【００１９】インダクタ電流検出回路６０は、インダク
タ電流（出力電流）ＩＬを検出する電流センサ６１と電
流値を電圧値に変換する抵抗６２とを備える。電流セン
サ６１はインダクタ５３と直列に接続しても構わない。
インダクタ電流検出回路６０により検出されたインダク
タ電流ＩＬの量は、電流アナログ信号ＡＳ２として取り
出される。一方、出力回路５０の出力電圧Ｖｏは、電圧
アナログ信号ＡＳ１として取り出され、これらアナログ
信号ＡＳ１、ＡＳ２はデジタル制御部７０に供給され
る。

【００２０】デジタル制御部７０は、ＡＤ変換部７２、
デジタル信号処理部７１及びパルス生成部７３を備え
る。デジタル制御部７０としては、その一部及び全部を
ＤＳＰと称されているデジタル・シグナル・プロセッサ
によって構成することが可能である。デジタル制御部７
０の全部をＤＳＰによって構成した場合、デジタル制御
部７０をワンチップ化することができる。また、デジタ
ル制御部７０のうちデジタル信号処理部７１のみをＤＳ
Ｐによって構成する場合、ＡＤ変換部７２及びパルス生
成部７３をＤＳＰに外付けすればよい。

【００２１】ＡＤ変換部７２は、ＡＤ変換器７２１及び
ＡＤ変換器７２２を備えており、これらは、それぞれ入
力端子Ｔ１を介して供給される電圧アナログ信号ＡＳ１
及び入力端子Ｔ２を介して供給される電流アナログ信号
ＡＳ２をそれぞれ電圧デジタル信号ＤＳ１及び電流デジ
タル信号ＤＳ２に変換する。

【００２２】デジタル信号処理部７１は、プログラム・
メモリ７１３と、データ・メモリ７１４、７１５、７１
６と、主演算部（以下ＣＰＵと称する）７１１とを備
え、これらはバス７１２を介して相互に接続されてい
る。データ・メモリ７１４、７１５は、それぞれＡＤ変
換器７２１、７２２より供給される電圧デジタル信号Ｄ
Ｓ１及び電流デジタル信号ＤＳ２を一時的に格納するた
めに用いられる。データ・メモリ７１４への電圧デジタ
ル信号ＤＳ１の格納及びデータ・メモリ７１４への電流
デジタル信号ＤＳ２の格納は、スイッチング周期ごとに
行うのが好ましいが、ＡＤ変換器７２１、７２２や、Ｃ
ＰＵ７１１の処理能力の制約から、スイッチング周期の
整数倍の周期である「制御周期」ごとに行うことにな
る。その際、スイッチング周期に同期して、スイッチン
グ周期の同位相でデータを格納すれば、データの平均化
のようなデータ前処理を省略することができる。ＣＰＵ
７１１は、バス７１２を経由して、データ・メモリ７１
４、７１５からデータを取り込み、その四則演算・論理
演算など必要な演算を行う。ＣＰＵ７１１による演算に
必要な制御プログラムは、プログラム・メモリ７１３に
格納されている。データ・メモリ７１６に格納されてい
るデータの内容については後述する。

【００２３】パルス生成部７３は、カウンタ７３１、７
３２、７３３と、ラッチ回路７３４と、出力回路７３５
とを備える。カウンタ７３１、７３２、７３３はいずれ
もバス７１２に接続されている。カウンタ７３１は、デ
ジタル信号処理部７１から与えられる指令値に基づい
て、主スイッチ４２のオフ・タイミングを定めるために
用いられる。カウンタ７３２は、デジタル信号処理部７
１から与えられる指令値に基づいて、主スイッチ４２の
オン・タイミングを定めるために用いられる。カウンタ
７３３は、指令値演算のサイクル時間、すなわち制御周
期を定めるために用いられる。ラッチ回路７３４は、い
わゆるＲ／Ｓフリップフロップであり、カウンタ７３２
で設定されたオン・タイミングでセット（論理値１）さ
れ、カウンタ７３１のオフ・タイミングにおいてリセッ
ト（論理値０）される。この動作により、ラッチ回路７
３４からは主スイッチ４２を駆動するパルスが出力され
る。かかるパルスは出力回路７３５に供給され、これを
受ける出力回路７３５は、出力端子Ｔ３、Ｔ４に駆動信
号を供給する。

【００２４】補助電源回路８０は、平滑コンデンサ２２
の電圧を受けてデジタル制御部７０に供給される電源電
圧を生成し、この電源電圧をデジタル制御部７０に備え
られた電源端子Ｔ５、Ｔ６に供給する。

【００２５】駆動回路９０は、デジタル制御部７０の出
力端子Ｔ３、Ｔ４より供給される駆動信号をスイッチ回
路４０に伝送するパルストランス９１と抵抗９２を備え
る。デジタル制御部７０からの駆動信号は、パルストラ
ンス９１及び抵抗９２を通して主スイッチ４２に伝送さ
れる。これにより、主スイッチ４２は、出力端子Ｔ３、
Ｔ４より供給される駆動信号に連動してオン／オフする
ことになる。

【００２６】次に、図１に示すスイッチング電源装置の
動作について説明する。

【００２７】まず、上述のとおり、出力回路５０の出力
電圧Ｖｏを示す電圧アナログ信号ＡＳ１は、デジタル制
御部７０に取り込まれ、ＡＤ変換部７２１によって電圧
デジタル信号ＤＳ１に変換される。かかる電圧デジタル
信号ＤＳ１は、データ・メモリ７１４に一時的に記憶さ
れる。一方、インダクタ電流検出回路６０によって得ら
れた電流アナログ信号ＡＳ２は、デジタル制御部７０に
取り込まれ、ＡＤ変換部７２２によって電流デジタル信
号ＤＳ２に変換される。かかる電流デジタル信号ＤＳ２
は、データ・メモリ７１５に一時的に記憶される。

【００２８】次に、ＣＰＵ７１１は、プログラム・メモ
リ７１３に格納されている制御プログラムに基づいて、
データ・メモリ７１４、７１５の内容を読み取る。そし
て、、プログラム・メモリ７１３に格納されている制御
プログラムに基づき、読み取られたデータ（電圧デジタ
ル信号ＤＳ１、電流デジタル信号ＤＳ２）を用いて、ス
イッチ回路４０に含まれる主スイッチ４２のオン時間及
びオフ時間を定める指令値（ｔ_ｏｎ（ｎ））を計算す
る。ＣＰＵ７１１によって計算された指令値（ｔ
_ｏｎ（ｎ））は、パルス生成部７３内に取り込まれる。
ある時刻（時刻ｔ１）においてパルス生成部７３のカウ
ンタ７３２がオーバフローまたはアンダフローすると、
それに対応した信号（セット信号）がラッチ回路７３４
に供給される。ラッチ回路７３４は、この信号によって
出力が論理値１にセットされる。次に、ＣＰＵ７１１に
よって指令されたオン時間が経過すると、カウンタ７３
１がオバーフローまたはアンダフローし、それに対応し
た信号（リセット信号）がラッチ回路７３４に供給され
る。ラッチ回路７３４は、この信号によって出力が論理
値０にリセットされる。ラッチ回路７３４がセットされ
ている期間（出力の論理値が１である期間）は、主スイ
ッチ４２をオン状態とすべき期間であり、ラッチ回路７
３４がリセットされている期間（出力の論理値が０であ
る期間）は、主スイッチ４２をオフ状態とすべき期間で
ある。すなわち、ラッチ回路７３４からは主スイッチ４
２のオン時間を規定するパルスが出力される。

【００２９】出力回路７３５は、ラッチ回路７３４から
供給されるパルスをパルストランス９１を介して、主ス
イッチ４２のゲートに供給する。これにより、出力回路
５０の出力電圧Ｖｏ及びインダクタ電流ＩＬが、ＣＰＵ
７１１の制御アルゴリズムに基づいた値に制御される。

【００３０】指令値演算の制御周期は、カウンタ７３３
によって設定される。制御周期は、上述のとおり、スイ
ッチング周期と同一にするのが好ましいが、スイッチン
グ周期の整数倍（ｍ倍）としても構わない。これによ
り、データ・メモリ７１４、７１５にそれぞれ格納され
る電圧デジタル信号ＤＳ１、電流デジタル信号ＤＳ２の
内容は、制御周期ごとに更新され、制御周期ごとに更新
された指令値（ｔ_ｏｎ（ｎ））がパルス生成部７３に供
給される。

【００３１】指令値（ｔ_ｏｎ（ｎ））は、下記式（１）
〜式（７）により求められる。すなわち、式（１）〜式
（７）をコード化した制御プログラムがプログラム・メ
モリ７１３に格納されており、ＣＰＵ７１１はこれに基
づいて、制御周期ごとに指令値（ｔ_ｏｎ（ｎ））を算出
する。

【００３２】

【数１】式（１）〜式（７）において、Ｋ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩ
は制御ゲインであり、ｖ_ｏｕｔは出力電圧（Ｖｏ）であ
り、Ｖ_ＲＥＦは基準電圧であり、ｉ_Ｌはインダクタ電流
（ＩＬ）であり、Ｔｓｗはスイッチング周期であり、Ｔ
ｃは制御周期であり、Ｌはインダクタ５３のインダクタ
ンスである。

【００３３】本実施態様においては、出力電圧Ｖｏ（電
圧デジタル信号ＤＳ１）、インダクタ電流ＩＬ（電流デ
ジタル信号ＤＳ２）及び入力電圧推定値に基づき、上記
制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩが最適化される。制
御ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ _ＳＩは、下記式（８）〜式
（１１）により求められる。すなわち、式（８）〜式
（１１）をコード化した制御プログラムがプログラム・
メモリ７１３に格納されており、ＣＰＵ７１１はこれに
基づいて、制御周期ごとに制御ゲインＫ_ＶＰ、Ｋ _ＶＩ、
Ｋ_ＳＩを算出する。

【００３４】

【数２】式（８）〜式（１１）において、ｆ_ｎは出力回路５０の
固有周波数であり、ｆ _ＩＮは入力端子ＩＮ１、ＩＮ２間
に供給される交流電力の周波数であり、Ｃはコンデンサ
５４の容量であり、ｒはコンデンサ５４の等価直列抵抗
である。また、Ａ_１は減衰係数であり、Ａ_２はＴｃ／Ｔ
ｓｗによって表される定数である。したがって、指令値
（ｔ_ｏｎ（ｎ））を得るために必要な検出値はｖ_ｏｕｔ
及びｉ_Ｌのみであり、これらｖ_ｏｕｔ及びｉ_Ｌと各種定
数（Ｖ_ＲＥＦ、Ｔｓｗ、Ｔｃ、Ｌ、ｆ_ｎ、ｆ_ＩＮ、Ｃ、
ｒ、Ａ_１）を用いることにより、指令値（ｔ
_ｏｎ（ｎ））を算出することが可能となる。

【００３５】制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩと出力
電圧Ｖｏ等との関係は、図２（ａ）〜（ｃ）及び図３
（ａ）及び（ｂ）のように表すことができる。

【００３６】図２（ａ）〜（ｃ）及び図３（ａ）及び
（ｂ）から明らかなとおり、本実施態様においては、出
力電圧Ｖｏが大きくなると制御ゲインを低下させ、イン
ダクタ電流ＩＬが大きくなると制御ゲインを上昇させて
いることが分かる。これにより、インダクタ電流ＩＬが
連続状態である場合、インダクタ電流ＩＬが不連続状態
である場合、過負荷状態である場合及び出力電圧Ｖｏが
急変した場合のいずれの場合においても、指令値（ｔ
_ｏｎ（ｎ））として適切な値を得ることができるので、
出力電圧Ｖｏを高精度に安定させることが可能となる。

【００３７】尚、上述のように、プログラム・メモリ７
１３に格納されている制御プログラムに基づき、式
（８）〜式（１１）の演算を行うことによって制御ゲイ
ンＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩを算出するのではなく、デー
タ・メモリ７１６に予めデータ・テーブルを格納してお
き、これを参照することによって制御ゲインＫ_ＶＰ、Ｋ
_Ｖ _Ｉ、Ｋ_ＳＩを求めても構わない。この場合、出力電圧
Ｖｏ、インダクタ電流ＩＬ及び入力電圧推定値Ｖ_ＩＮに
関し、それぞれＶｏ_{（ｍｉｎ）}〜Ｖｏ_{（ｍａｘ）}、ＩＬ
_{（ｍｉｎ）}〜ＩＬ_{（ｍａｘ）}及びＶ_{ＩＮ（ｍｉｎ）}〜Ｖ
_{ＩＮ（ｍａｘ）}の範囲について、対応する制御ゲインＫ
_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩの値が用意されたデータ・テーブ
ルを用いればよい。かかる方法によれば、ＣＰＵ７１１
の処理負担が低減されることから、より高速に指令値
（ｔ_ｏｎ（ｎ））を算出することが可能となり、応答性
が高められる。

【００３８】さらに、上述のように、出力電圧Ｖｏ（電
圧デジタル信号ＤＳ１）、インダクタ電流ＩＬ（電流デ
ジタル信号ＤＳ２）及び入力電圧推定値に基づいて制御
ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩを算出するのではなく、
これらの変化量に基づいて制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、
Ｋ_ＳＩを算出することも可能である。この場合、制御ゲ
インＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩは、下記式（１２）〜式
（１６）により求められる。この場合も、式（１２）〜
式（１６）をコード化した制御プログラムをプログラム
・メモリ７１３に格納しておけばよい。

【００３９】

【数３】式（１２）〜式（１６）において、α、β、γ、Ｋ
_ＶＰ０、Ｋ_ＳＩ０、ｉｐｖ１及びａｐｖｖ１は定数であ
る。したがって、制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_Ｓ _Ｉと
出力電圧Ｖｏ等の変化量との関係は、図４（ａ）〜
（ｃ）のように表すことができる。この場合も、出力電
圧Ｖｏ、インダクタ電流ＩＬ及び入力電圧推定値Ｖ_ＩＮ
の変化量を示すパラメータｉｐｖ及びａｐｖｖについ
て、対応する制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_ＳＩの値が
用意されたデータ・テーブルをデータ・メモリ７１６に
格納しておけば、ＣＰＵ７１１の処理負担が低減される
ので、応答性を高めることが可能となる。

【００４０】次に、本発明の好ましい他の実施態様につ
いて説明する。

【００４１】本実施態様にかかるスイッチング電源装置
においては、上記実施態様のように、出力電圧Ｖｏ（電
圧デジタル信号ＤＳ１）、インダクタ電流ＩＬ（電流デ
ジタル信号ＤＳ２）及び入力電圧推定値に基づいて制御
ゲインＫ_ＶＰ、Ｋ_ＶＩ、Ｋ_Ｓ _Ｉを最適化するのみなら
ず、出力電圧Ｖｏ（電圧デジタル信号ＤＳ１）、インダ
クタ電流ＩＬ（電流デジタル信号ＤＳ２）及び入力電圧
推定値に基づいて、出力電圧値Ｖｏが一定に維持される
ように、複数用意された制御プログラムが切り替えて使
用される。

【００４２】用意される複数の制御プログラムとして
は、インダクタ電流連続時の演算プログラム、インダク
タ電流不連続時の演算プログラム、過負荷時の演算プロ
グラム及び出力電圧急変時の演算プログラムを用意して
おくことが好ましい。これは、インダクタ電流ＩＬが負
荷に応じて変化することに着目したものである。これら
プログラムはいずれもプログラム・メモリ７１３に格納
される。

【００４３】そして、カウンタ７３３がオーバフローま
たはアンダフローするごとに、データ・メモリ７１４、
７１５に格納されているデータ（電圧デジタル信号ＤＳ
１、電流デジタル信号ＤＳ２）を、ＣＰＵ７１１に取込
み、ＣＰＵ７１１は読み取られたデータに基づき、装置
の動作状態を判定する。すなわち、インダクタ電流ＩＬ
が不連続であるかどうかは、例えば、インダクタ電流の
連続・不連続の臨界電流値ｉｓをプログラム・メモリ７
１３に記憶しておき、この記憶されている臨界電流値ｉ
ｓと読み取られたデータとを比較することにより判断で
きる。また、過負荷であるかどうかは、例えば、最大電
流値Ｉｍａｘをプログラム・メモリ７１３に記憶してお
き、この記憶されている最大電流値Ｉｍａｘと読み取ら
れたデータとを比較することにより判断できる。さら
に、出力電圧が急変しているかどうかは、例えば、出力
電圧変動限界値△Ｖｏをプログラム・メモリ７１３に記
憶しておき、読み取られたデータと１制御周期前のデー
タとの差分と、記憶されている出力電圧変動限界値△Ｖ
ｏとを比較することにより判断できる。

【００４４】そして、その判断に基づいて、それぞれの
動作状態に応じた演算プログラムを選択し、指令値（ｔ
_ｏｎ（ｎ））を計算する。

【００４５】まず、インダクタ電流が連続であると判断
された時は、インダクタ電流連続時の制御アルゴリズム
が用いられ、上述した式（１）〜式（７）にしたがって
スイッチング素子４２のオン時間Ｔ_ＯＮ（ｎ）が計算さ
れる。

【００４６】また、インダクタ電流が不連続であると判
断された時は、インダクタ電流不連続時の制御アルゴリ
ズムが用いられ、上述した式（１）〜式（４）及び式
（７）と、下記式（１７）及び（１８）にしたがってス
イッチング素子４２のオン時間Ｔ_ＯＮ（ｎ）が計算され
る。

【００４７】

【数４】式（１７）において、△Ｖ（ｉ_Ｔ）とは、軽負荷時の補
正量である。

【００４８】さらに、過負荷状態であると判断された時
は、過負荷時の制御アルゴリズムが用いられ、上述した
式（１）〜式（７）と下記式（１９）にしたがってスイ
ッチング素子４２のオン時間Ｔ_ＯＮ（ｎ）が計算され
る。

【００４９】

【数５】そして、出力電圧が急変中であると判断された時は、急
変時の制御アルゴリズムが用いられ、（ｎ−１）番目の
制御周期における出力電圧データＶｏ（ｎ−１）と
（ｎ）番目の制御周期における出力電圧データＶｏ
（ｎ）との差分△Ｖｏ（ｎ）＝Ｖｏ（ｎ）−Ｖｏ（ｎ−
１）と、これに対応する制御ゲインＫ_ＶＰ、Ｋ_Ｖ _Ｉとの
関係を示すデータ・テーブルを参照することにより、ス
イッチング素子４２のオン時間Ｔ_ＯＮ（ｎ）が計算され
る。

【００５０】出力電圧データの差分量△Ｖｏ（ｎ）に対
応する制御ゲインＫ_ＶＰ、Ｋ_ＶＩは、例えば、出荷検査
時に出力電圧急変試験を行い、出力電圧データの差分値
△Ｖｏ（ｎ）が最小になる値を測定してこれをデータ・
メモリ７１６に記憶させておけばよい。

【００５１】また、入力電圧が急変すると、それに応じ
て出力電圧Ｖｏ及びインダクタ電流ＩＬも変化する。こ
の場合も常時出力電圧Ｖｏ及びインダクタ電流ＩＬを監
視しているので、上述した出力電圧Ｖｏの急変に対応す
る制御アルゴリズムを使用することにより対応できる。

【００５２】このように、本実施態様にかかるスイッチ
ング電源装置においては、制御ゲインＫ_ＶＰ、Ｋ_ＶＩ、
Ｋ_ＳＩが最適化されるのみならず、動作状態に応じて複
数用意された制御プログラムが切り替えて使用されるこ
とから、出力電圧Ｖｏをより高精度に安定させることが
可能となる。

【００５３】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。

【００５４】例えば、上記実施態様において示したスイ
ッチング電源装置の回路図は、本発明の適用が可能なス
イッチング電源装置の一例を示したものであり、これと
は異なる回路構成を有するスイッチング電源装置に本発
明を適用することも可能である。

【００５５】また、本発明において、手段とは、必ずし
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。

【００５６】

【発明の効果】以上説明したように、本発明によるスイ
ッチング電源装置は、動作状態に応じて制御ゲインが最
適化されることから、出力電圧Ｖｏを高精度に安定させ
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の回路図である。

【図２】（ａ）は制御ゲインＫ_ＶＰと出力電圧Ｖｏとの
関係を示すグラフであり、（ｂ）は制御ゲインＫ_ＶＰと
インダクタ電流ＩＬとの関係を示すグラフであり、
（ｃ）は制御ゲインＫ_ＶＰと制御ゲインＫ_ＶＩとの関係
を示すグラフである。

【図３】（ａ）は制御ゲインＫ_ＳＩと出力電圧Ｖｏとの
関係を示すグラフであり、（ｂ）は制御ゲインＫ_ＳＩと
入力電流推定値Ｖ_ＩＮとの関係を示すグラフである。

【図４】（ａ）は制御ゲインＫ_ＶＰとパラメータｉｐｖ
との関係を示すグラフであり、（ｂ）は制御ゲインＫ
_ＶＩとパラメータｉｐｖとの関係を示すグラフであり、
（ｃ）は制御ゲインＫ_ＳＩとパラメータａｐｖｖとの関
係を示すグラフである。

【符号の説明】

１０入力フィルタ２０整流平滑化回路２１全波整流ダイオード２２平滑コンデンサ４０スイッチ回路４１主トランス４２スイッチング素子５０出力回路５１、５２ダイオード５３インダクタ５４コンデンサ６０インダクタ電流検出回路６１電流センサ６２抵抗７０デジタル制御部７１デジタル信号処理部７２ＡＤ変換部７３パルス生成部８０補助電源回路９０駆動回路９１パルストランス９２抵抗４１１一次側コイル４１２二次側コイル７１１主演算部７１２バス７１３プログラム・メモリ７１４、７１５、７１６データ・メモリ７２１、７２２ＡＤ変換器７３１、７３２、７３３カウンタ７３４ラッチ回路７３５出力回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者今井考一東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内Ｆターム(参考） 5H730 AA04 AS01 BB23 CC01 DD04 EE02 EE08 EE59 FD01 FD38 FF06 FF07 FF09 FG02 FG11 FG21 FG25 FG26 FV09

Claims

【特許請求の範囲】

【請求項１】入力された電力をスイッチングすること
によりパルス状のスイッチング出力を生成するスイッチ
回路と、前記スイッチング出力を直流に変換して出力す
る出力回路と、前記スイッチ回路のスイッチング動作を
制御するデジタル制御部とを備えるスイッチング電源装
置であって、前記デジタル制御部は、少なくとも前記出
力回路の出力に基づいて前記スイッチ回路のスイッチン
グ動作を決める指令値を演算により生成するとともに、
少なくとも前記出力回路の出力に基づいて前記演算にお
ける制御ゲインを変更することを特徴とするスイッチン
グ電源装置。
【請求項２】前記デジタル制御部は、前記制御ゲイン
を決定するためのデータ・テーブルを有しており、少な
くとも前記出力回路の出力に基づき前記データ・テーブ
ルを参照することによって前記制御ゲインを決定するこ
とを特徴とする請求項１に記載のスイッチング電源装
置。
【請求項３】前記デジタル制御部は、少なくとも出力
電圧値及び出力電流値に基づいて前記制御ゲインを変更
することを特徴とする請求項１または２に記載のスイッ
チング電源装置。
【請求項４】前記デジタル制御部は、少なくとも出力
電圧の変化及び出力電流の変化に基づいて前記制御ゲイ
ンを変更することを特徴とする請求項１または２に記載
のスイッチング電源装置。
【請求項５】前記デジタル制御部は、少なくとも出力
電圧値及び出力電流値に基づいて、前記指令値を演算す
るためのアルゴリズムを切り替えることを特徴とする請
求項１乃至４のいずれか１項に記載のスイッチング電源
装置。