JP2004248396A

JP2004248396A - Ｄｃ／ｄｃコンバータ制御装置

Info

Publication number: JP2004248396A
Application number: JP2003034913A
Authority: JP
Inventors: Noriyasu Nakayama; 典保中山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-02-13
Filing date: 2003-02-13
Publication date: 2004-09-02

Abstract

【課題】本発明はＤＣ／ＤＣコンバータに関し、プロセッサの負荷を軽減すると共に負荷の変化に高速に追従でき、またＤＣ／ＤＣコンバータの１次側電源投入時の突入電流を外付け回路なしに抑制することができるＤＣ／ＤＣコンバータ制御装置を提供することを目的としている。
【解決手段】直流電圧をスイッチング動作により昇降圧変換するＤＣ／ＤＣコンバータ装置で、出力電圧又は出力電流をディジタルデータに変換するＡ／Ｄ変換器５と、該Ａ／Ｄ変換器５の出力を受けて出力電圧又は出力電流を監視して出力電圧又は出力電流を制御するプロセッサ６とを具備するものにおいて、アナログフィードバックの経路を電圧／電流とで切り替える切替手段ＳＷ２と、該切替手段ＳＷ２の切替信号と前記プロセッサ６からの基準データを受けて定電圧／定電流特性を作り出す定電圧／定電流特性作成手段と、を有して構成される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明はＤＣ／ＤＣコンバータ制御装置に関し、更に詳しくはプロセッサで出力電圧／出力電流を任意の値に制御するＤＣ／ＤＣコンバータにおいて、離散時間制御であっても安定した出力電圧／出力電流を作り出すことができ、離散値制御によるノイズが低く抑えられ、更に電源投入時の突入電流を抑制することができるＤＣ／ＤＣコンバータ制御装置に関する。
【０００２】
近年、部品の集積度が著しく向上しており、ＤＣ／ＤＣコンバータにおいては、出力制御部をＬＳＩに内蔵して部品点数を減らすことが求められている。また、プログラムにより給電特性を任意に設定できるため、ＤＣ／ＤＣコンバータ装置を共通化でき、製品のコストダウンの要求にも応えることができる。
【０００３】
【従来の技術】
プロセッサを用いて所望の給電特性を実現する従来のＤＣ／ＤＣコンバータは、出力電圧或いは出力電流をＡ／Ｄ変換器によりディジタルデータに変換した後、目標値との誤差の大きさを考慮して離散値制御でスイッチ駆動パルスを作るＤＣ／ＤＣコンバータ、又は基準電圧をＤ／Ａ変換器により出力し、負帰還（ネガティブフィードバック）のあるアナログ回路で駆動パルスのデューティを決定するＤＣ／ＤＣコンバータがある。
【０００４】
また、制御回路の電源よりも後に、ＤＣ／ＤＣコンバータの１次側電源が投入された時の突入電流に関しては、アナログ回路で駆動パルスのデューティを決定している場合、スタート時は駆動パルスが最大幅であるため、突入電流が発生する。その抑制のために外付け回路が必要である。
【０００５】
従来のこの種のＤＣ／ＤＣコンバータとしては、２次側に電流検出回路と電圧検出回路とを設け、これら検出回路の出力をディジタルデータに変換したのち、マイクロコンピュータに入力し、該マイクロコンピュータで、出力電圧又は出力電流が一定になるような１次側電圧のスイッチング制御を行なっている技術がある（例えば特許文献１参照）。
【０００６】
また、Ａ／Ｄ変換機能とパルス幅変調機能を有したマイコンを有し、外部クロックにより励磁を行なうＤＣ／ＤＣ変換器から供給する負荷電流を前記マイコンから設定したＤ／Ａ変換器の出力に応じて変化させる技術がある（例えば特許文献２参照）。
【０００７】
また、入力電圧検出部と出力電流検出部とを具備し、入力電圧上昇によりオン期間を短かく、下降によりオン時間を長く、出力電流増加によりオン期間を長く、減少によりオン期間を短かく制御するディジタル制御部を備えた技術がある（例えば特許文献３参照）。
【０００８】
【特許文献１】
特開平９−２１５３２９号公報（第４頁、第５頁、図１）
【特許文献２】
特開２００２−８４７４７号公報（第２頁、第３頁、図１）
【特許文献３】
特開平１１−１３６９３８号公報（第４頁、第５頁、図１）
【０００９】
【発明が解決しようとする課題】
スイッチ駆動パルスをプロセッサにより離散値制御した場合、負荷の変動に高速に追従するためには、サンプリング周期を小さくし、高速な演算が可能なプロセッサを採用する必要があり、コストパフォーマンスが悪いという問題があった。
【００１０】
また、アナログ回路でスイッチ駆動パルスのデューティを決定する場合、定電圧値、定電流値のどちらかしかプロセッサが制御できなかったり、両方とも制御できたとしても基準電圧を決めるＤ／Ａ変換器を２つ持つ必要があった。また、突入電流の抑制には、外付け回路が必要となっていた。
【００１１】
本発明はこのような課題に鑑みてなされたものであって、プロセッサの負荷を軽減すると共に負荷の変化に高速に追従でき、またＤＣ／ＤＣコンバータの１次側電源投入時の突入電流を外付け回路なしに抑制することができるＤＣ／ＤＣコンバータ制御装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
（１）請求項１記載の発明は、以下の通りである。図１は本発明の原理回路図である。図において、ＳＷ１は基準電圧ＥｓをＰＷＭ（パルス幅変調）パルスでオン／オフ駆動するスイッチである。Ｔは前記スイッチＳＷ１によりその１次側がオン／オフされる変換トランスである。
【００１３】
１は変換トランスＴの２次側に発生する交流電圧を整流して直流電圧に変換する整流回路、２は該整流回路１の出力に接続される負荷である。３は電源供給ラインに直列に接続され、負荷２に流れる電流を検出する電流検出部、４は電源供給ラインと並列に接続され、負荷２に印加される電圧を検出する電圧検出部である。
【００１４】
５は前記電流検出部３又は電圧検出部４の出力をディジタルデータに変換するＡ／Ｄ変換器、６は該Ａ／Ｄ変換器５の出力を受けて、出力電圧又は出力電流を監視して出力電圧又は出力電流を制御するプロセッサである。ＳＷ２は、前記電流検出部３及び電圧検出部４の出力の内、何れか一方を選択する切替器である。該切替器ＳＷ２は、プロセッサ６により切り替え制御される。
【００１５】
７は前記切替器ＳＷ２で切り替えられた切り替え信号と、前記プロセッサ６からの制御信号とを受けて前記スイッチＳＷ１をオン／オフするＰＷＭパルスを発生する駆動パルス発生回路である。該駆動パルス発生回路７は、プロセッサ６からの制御データを基準電圧に変換するＤ／Ａ変換器を内蔵している。
【００１６】
この構成によれば、負帰還の経路を定電圧／定電流で切り替え、同時に駆動パルス発生回路７に設けられているＤ／Ａ変換器の出力も定電圧／定電流用に切り替えることで、定電圧／定電流特性を共に所望の値に設定することができる。必要なＤ／Ａ変換器は１個で足りる。プロセッサ６は、所定の基準電圧発生用のデータを出力し、定電圧／定電流の切り替えのみを行えばよく、サンプリング間隔を長くすることができ、必要とされる演算時間も少なくすることができ、即ちプロセッサの負荷を軽減することができるのでプロセッサ資源を別のプログラムと共有することができる。
【００１７】
また、この発明の構成によれば、プロセッサ６は切替器ＳＷ２を定電流側又は定電圧側の何れかに切り替えると共に、この切り替えに応じて駆動パルス発生回路７が定電流又は定電圧になるようにＰＷＭパルスを発生してスイッチＳＷ１をオン／オフ制御するので、負荷の変化に高速に対応することができる。
（２）請求項２記載の発明は、電源投入時の突入電流を制御する突入電流制御手段を備えたことを特徴とする。
【００１８】
ＤＣ／ＤＣコンバータの制御部の電源が投入されており、ＤＣ／ＤＣコンバータの１次側電源断時、駆動パルスはある最大値に固定となり、この時１次側電源が投入されたら過大な突入電流が発生する。本発明はこのような突入電流に対処するために、突入電流制御手段を設けたものである。
【００１９】
このように構成すれば、突入電流制御手段を備えることにより、外部から外付け回路を与えることなく、突入電流を抑制することができる。
（３）請求項３記載の発明は、前記突入電流制御手段は、１次側電源断を検出すると、駆動パルス発生周波数を小さくすることを特徴とする。
【００２０】
このように構成すれば、前記突入電流制御手段は、１次側電源断を検出すると、駆動パルス発生周波数を小さくするため、同一のスイッチＳＷ１のオン幅でも、低周波数に下げればデューティが小さくなるので、突入電流を抑制することができる。
（４）請求項４記載の発明は、前記突入電流制御手段は、給電特性を小さくしておき、１次側電源投入後、駆動周波数を元に戻すと同時に給電特性も元に戻すことを特徴とする。
【００２１】
請求項３記載の発明の構成においても、周波数を元に戻す時に突入電流が発生するおそれがある。周波数を徐々に元に戻せれば問題はないが、例えば正規周波数と１／４周波数との２つのクロックソースしか持たない場合には周波数を元に戻す時に突入電流が発生するおそれがある。そこで、１次側電源投入前には給電特性を小さくしておき、その後、駆動周波数を元に戻すと同時に給電特性も元に戻すようにしたので、突入電流を抑制することができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。図２は本発明の一実施の形態例を示す回路図である。図１と同一のものは、同一の符号を付して示す。図において、ＳＷ１は基準電圧Ｅｓをオン／オフするスイッチであり、ここではＦＥＴが用いられている。ここで、基準電圧Ｅｓとしては、例えば−４８Ｖが用いられる。ＴはＳＷ１でオン／オフされる変換トランスである。１は該変換トランスＴの２次側に接続され、交流電圧を直流電圧に変換する整流回路であり、ダイオードＤと平滑用のコンデンサＣより構成されている。
【００２３】
３は電源ラインに直列に接続された電流検出部、４は電源ラインに並列に接続された電圧検出部である。電流検出部３としては、例えば抵抗が用いられ、電流が流れることにより該抵抗に発生する電圧降下を電流検出信号として用いる。２は電源ラインに接続される負荷である。
【００２４】
ＳＷ２は電流検出部３又は電圧検出部４の出力の内、何れか一つを選択する切替器である。該切替器ＳＷ２としては、例えばＦＥＴを用いたアナログスイッチが用いられる。ここでは、電流検出部３の出力が選択されている様子を示す。５ａは電流検出部３の出力をディジタルデータに変換するＡ／Ｄ変換器、５ｂは電圧検出部４の出力をディジタルデータに変換するＡ／Ｄ変換器である。ここでは、それぞれの検出器毎にＡ／Ｄ変換器を設けた例を示しているが、切替器を用いて切り替えることにより、１個のＡ／Ｄ変換器で済ませることが可能である。
【００２５】
６はこれらＡ／Ｄ変換器５ａ，５ｂの出力を受けて、出力電圧又は出力電流を制御するプロセッサである。７は切替器ＳＷ２の出力とプロセッサ６の制御出力を受けてスイッチＳＷ１に与えるＰＷＭパルスを発生する駆動パルス発生回路である。該駆動パルス発生回路７において、１０はプロセッサ６からの基準データを受けてアナログ基準電圧に変換するＤ／Ａ変換器、１１は電流検出部３又は電圧検出部４の出力の何れかとＤ／Ａ変換器１０の基準電圧の差分を増幅する誤差増幅アンプである。
【００２６】
１２は６０ｋＨｚと２４０ｋＨｚのクロックを受けて、何れか一方を選択するクロック選択回路である。該クロック選択回路１２は、プロセッサ６からのクロック選択信号により、使用するクロックを切り替える。１３は該クロック選択回路１２の出力を受けて鋸波を発生する鋸波発生回路である。１４はその一方の入力に前記誤差増幅アンプ１１の出力を、他方の入力に鋸波発生回路１３の出力を受けるコンパレータである。該コンパレータ１４の出力がＰＷＭパルスとなる。このように構成された回路の動作を説明すれば、以下の通りである。
【００２７】
電流検出部３又は電圧検出部４で出力の電圧／電流を検出し、そのどちらかをアナログスイッチＳＷ２で選択し、誤差増幅アンプ１１と接続する。図の例では、電流検出部３の出力が接続されている。また、プロセッサ６は、Ａ／Ｄ変換器５ａ，５ｂから得られる情報を元に出力レベルを決定する。そして、プロセッサ６はＤ／Ａ変換器１０を使用してある基準レベルを誤差増幅アンプ１１に与える。
【００２８】
Ｄ／Ａ変換器１０，誤差増幅アンプ１１，コンパレータ１４，鋸波発生回路１３，クロック選択回路１２とで構成される駆動パルス発生回路７は、これら２つの入力の差分からパルス幅を決定するアナログ回路である。故に、この回路では、定電流特性を実現する構成となっている。
【００２９】
クロック周波数は、プロセッサ６の制御により６０ｋＨｚ／２４０ｋＨｚのどちらかをクロック選択回路１２を使用して選択できるが、定常状態では２４０ｋＨｚが使用される。コンパレータ１４は、誤差増幅アンプ１１の出力と、鋸波発生回路の出力を比較することでパルスを生成する。
【００３０】
図３はＰＷＭ動作の説明図である。Ａは鋸波発生回路１３の出力、Ｂは誤差増幅アンプ１１の出力である。Ｃはコンパレータ１４の出力である。このコンパレータ１４は、ＡがＢよりも大きい範囲を“Ｈ”レベルとするＰＷＭパルスを発生する。ここで、Ｂのレベルが下がってくると、Ｃのパルス幅は大きくなり、その分基準電圧Ｅｓを与える期間が長くなり、出力電流は増大する方向に作用する。一方、Ｂのレベルが上がってくると、Ｃのパルス幅は小さくなり、その分基準電圧Ｅｓを与える期間が短くなり、出力電流は減少する方向に作用する。
【００３１】
なお、出力電圧の検出信号を駆動パルス発生回路７に接続した場合には、定電圧特性の構成となる。生成されたＰＷＭパルスはスイッチＳＷ１に入力され、１次側電源Ｅｓをオン／オフするスイッチとして機能する。変換トランスＴにおいて、エネルギーが２次側に渡され、負荷２に任意の電圧／電流を発生する。
【００３２】
定常状態では、プロセッサ６は、一定値（基準値）をＤ／Ａ変換器１０から出力するだけでよく、プロセッサ資源を大量に消費することはないため、一つのプロセッサを他のプログラムと共存させることが可能であり、追加に専用プロセッサを設置する必要はない。
【００３３】
プロセッサ６は、ＤＣ／ＤＣコンバータ装置の出力に接続された負荷の変化により定電圧／定電流特性を図４に示すように切り替える必要がある。図４は本発明の電流・電圧特性を示す図である。縦軸は電流、横軸は電圧である。図において、Ｄは電圧の如何に拘らず出力電流が一定の定電流領域、Ｅは出力電流の如何に拘らず出力電圧が一定の領域である。定電流領域では、検出電流をフィードバックし、定電圧領域では検出電圧をフィードバックする。定電流領域と定電圧領域とがぶつかる領域では、フィードバックする値を変更する。
【００３４】
以上説明した実施の形態例によれば、負帰還の経路を定電圧／定電流で切り替え、同時に駆動パルス発生回路７で設けられているＤ／Ａ変換器の出力も定電圧／定電流用に切り替えることで、定電圧／定電流特性を共に所望の値に設定することができる。必要なＤ／Ａ変換器は１個で足りる。プロセッサ６は、所定の基準電圧発生用のデータを出力し、定電圧／定電流の切り替えのみを行えばよく、サンプリング間隔を長くすることができ、必要とされる演算時間も少なくすることができ、即ちプロセッサの負荷を軽減することができるのでプロセッサ資源を別のプログラムと共有することができる。
【００３５】
また、この発明の構成によれば、プロセッサ６は切替器ＳＷ２を定電流側又は定電圧側の何れかに切り替えると共に、この切り替えに応じて駆動パルス発生回路７が定電流又は定電圧になるようにＰＷＭパルスを発生してスイッチＳＷ１をオン／オフ制御するので、負荷の変化に高速に対応することができる。
【００３６】
この実施の形態例では、プロセッサ６が動作する電圧、例えば５Ｖと、ＤＣ／ＤＣコンバータ装置の１次側の電源は−４８Ｖと別電源になっている。このため、プロセッサ電源が先に入り、ＤＣ／ＤＣコンバータの１次側電源が投入されていない間は、出力に電圧／電流も共に発生していないため、駆動パルス発生回路７は、出力を増加する向きに動作し、最大幅を出力する。この状態で１次側電源Ｅｓが投入されると、スイッチＳＷ１のＦＥＴのオン時間が長くなり過大な突入電流が１次側に流れる。
【００３７】
この１次電流抑制のために、本発明では突入電流制御手段を設けている。ＤＣ／ＤＣコンバータの制御部の電源が投入されており、ＤＣ／ＤＣコンバータの１次側電源断時、駆動パルスはある最大値に固定となり、この時１次側電源が投入されたら過大な突入電流が発生する。本発明はこのような突入電流に対処するために、突入電流制御手段を設けたものである。
【００３８】
このように構成すれば、突入電流制御手段を備えることにより、外部から外付け回路を与えることなく、突入電流を抑制することができる。
【００３９】
突入電流を抑制するため、出力の電圧／電流を監視するか、或いはその他の方法で１次側電源断を検出し、クロック選択回路１２を利用して駆動パルス発生回路７に渡すクロックを例えば１／４の６０ｋＨｚとする。パルスの最大幅は変わらないが単位時間当たりのパルスの数が１／４となるため、オン時間も１／４となり、突入電流も１／４程度に減少させることができる。
【００４０】
図５は突入電流の説明図である。１次側電源なしで２４０ｋＨｚ動作をしている場合は、デューティがかなり大きいＰＷＭパルスとなる。この状態で１次側電源Ｅｓを投入すると過大な突入電流が流れる。一方、ＰＷＭ駆動パルスを図に示すような６０ｋＨｚにすると、オン幅は同じでもそのデューティが小さくなるので、突入電流を１／４程度に抑制することができる。
【００４１】
この実施の形態例によれば、前記突入電流制御手段は、１次側電源断を検出すると、駆動パルス発生周波数を小さくするため、同一のスイッチＳＷ１のオン幅でも、低周波数に下げればデューティが小さくなるので、突入電流を抑制することができる。
【００４２】
また、前述の小さい周波数で駆動した場合、１次側電源を投入し、駆動パルス幅が安定するまでに遅延を入れた後、動作周波数を元に戻す操作が必要になる。ただし、単純に周波数を元に戻すのみではオン時間が４倍となり、ここで別の種類の突入電流が発生することになる。
【００４３】
そこで、パルス周波数が１／４の時には給電特性を図６に示すように正規特性よりも小さく設定しておいて、この状態で駆動パルス幅を安定化させてから、周波数と給電特性を同時に元に戻すことで、追加回路なしに突入電流の発生を抑制することができる。
【００４４】
図６は本発明の給電特性の説明図である。縦軸は電流、横軸は電圧である。パルス周波数が１／４の時には、図に示す１／４給電特性を用いる。そして、この状態で駆動パルス幅が安定した後、周波数と給電特性を同時に元に戻す。
【００４５】
図７は周波数を元に戻す時の本発明の動作説明図である。周波数を徐々に元に戻す時には問題はないが、選択できる周波数の種類が少ない場合には問題が発生する。通常の給電特性の状態から２４０ｋＨｚに戻すと過大な突入電流が発生する。そこで、先ず１／４の給電特性で安定化させておき、周波数を元に戻す。この結果、突入電流は抑制される。この場合において、周波数と給電特性を同時に元に戻すようにする。元に戻したら、回路は通常のフィードバック制御を行ない出力電圧又は出力電流が一定となるような制御を行なうことになる。
【００４６】
この実施の構成によれば、１次側電源投入前には、給電特性を小さくしておき、その後、駆動周波数を元に戻すと同時に給電特性も元に戻すようにしたので、外部回路を設ける必要なく、突入電流を抑制することができる。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
（１）請求項１記載の発明によれば、負帰還の経路を定電圧／定電流で切り替え、同時に駆動パルス発生回路で設けられているＤ／Ａ変換器の出力も定電圧／定電流用に切り替えることで、定電圧／定電流特性を共に所望の値に設定することができる。必要なＤ／Ａ変換器は１個で足りる。プロセッサは、所定の基準電圧発生用のデータを出力し、定電圧／定電流の切り替えのみを行えばよく、サンプリング間隔を長くすることができ、必要とされる演算時間も少なくすることができ、即ちプロセッサの負荷を軽減することができるのでプロセッサ資源を別のプログラムと共有することができる。
【００４８】
また、この発明の構成によれば、プロセッサは切替器ＳＷ２を定電流側又は定電圧側の何れかに切り替えると共に、この切り替えに応じて駆動パルス発生回路７が定電流又は定電圧になるようにＰＷＭパルスを発生してスイッチＳＷ１をオン／オフ制御するので、負荷の変化に高速に対応することができる。
（２）請求項２記載の発明によれば、突入電流制御手段を備えることにより、外部から外付け回路を与えることなく、突入電流を抑制することができる。
（３）請求項３記載の発明によれば、前記突入電流制御手段は、１次側電源断を検出すると、駆動パルス発生周波数を小さくするため、同一のスイッチＳＷ１のオン幅でも、低周波数に下げればデューティが小さくなるので、突入電流を抑制することができる。
（４）請求項４記載の発明によれば、１次側電源投入前には給電特性を小さくしておき、その後、駆動周波数を元に戻すと同時に給電特性も元に戻すようにしたので、突入電流を抑制することができる。
【００４９】
このように、本発明によれば、プロセッサの負荷を軽減すると共に負荷の変化に高速に追従でき、またＤＣ／ＤＣコンバータの１次側電源投入時の突入電流を外付け回路なしに抑制することができるＤＣ／ＤＣコンバータ制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の原理回路図である。
【図２】本発明の一実施の形態例を示す回路図である。
【図３】ＰＷＭ動作の説明図である。
【図４】本発明の電流・電圧特性を示す図である。
【図５】突入電流の説明図である。
【図６】本発明の給電特性の説明図である。
【図７】周波数を元に戻す時の本発明の動作説明図である。
【符号の説明】
１整流回路
２負荷
３電流検出部
４電圧検出部
５Ａ／Ｄ変換器
６プロセッサ
７駆動パルス発生回路
ＳＷ１スイッチ
ＳＷ２切替器

Claims

直流電圧をスイッチング動作により昇降圧変換するＤＣ／ＤＣコンバータ装置で、出力電圧又は出力電流をディジタルデータに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を受けて出力電圧又は出力電流を監視して出力電圧又は出力電流を制御するプロセッサとを具備するものにおいて、
アナログフィードバックの経路を電圧／電流とで切り替える切替手段と、
該切替手段の切替信号と前記プロセッサからの基準データを受けて定電圧／定電流特性を作り出す定電圧／定電流特性作成手段と、
を有することを特徴とするＤＣ／ＤＣコンバータ制御装置。
電源投入時の突入電流を制御する突入電流制御手段を備えたことを特徴とする請求項１記載のＤＣ／ＤＣコンバータ制御装置。
前記突入電流制御手段は、１次側電源断を検出すると、駆動パルス発生周波数を小さくすることを特徴とする請求項２記載のＤＣ／ＤＣコンバータ制御装置。
前記突入電流制御手段は、給電特性を小さくしておき、１次側電源投入後、駆動周波数を元に戻すと同時に給電特性も元に戻すことを特徴とする請求項３記載のＤＣ／ＤＣコンバータ制御装置。